JP5115467B2 - 固体撮像素子及びその駆動方法 - Google Patents

Description

本発明は固体撮像素子及びその駆動方法に係り、特にランダムアクセス時に複雑な信号処理を施さずに読み出しを行うことができる固体撮像素子及びその駆動方法に関する。

図１７は、従来の固体撮像素子の一例の概略構成図を示す。この従来の固体撮像素子は、特許文献１に記載された固体撮像素子で、図１７に示すように、画素部１と、垂直方向のブロックとして垂直シフトレジスタ２と、画素電極制御回路３と、水平方向のブロックとして水平シフトレジスタ４と、相関二重サンプリング（ＣＤＳ）回路５と、出力スイッチ６と、出力ポート７から出力されたアナログ信号をデジタル信号に変換するＡＤコンバータ８と、フレームメモリを含む画像処理回路９と、スタート信号発生回路１４とで構成されている。

画素部１は、画素敷き詰め領域にｍ行ｎ列の二次元マトリクス状に配置されたｍ×ｎ個の画素から構成されている。図１７は、ｍ行ｎ列の画素のうち、ｓ行ｔ列の一画素１０を代表として等価回路で表現している。この画素１０は、フォトダイオード１１と、リング状ゲート電極を持つＭＯＳ型電界効果トランジスタ（以下、リング状ゲートＭＯＳＦＥＴ）１２と、転送用ゲート電極を持つＭＯＳ型電界効果トランジスタ（以下、転送ゲートＭＯＳＦＥＴ）１３とからなる。フォトダイオード１１は、ｎ側端子がリング状ゲートＭＯＳＦＥＴ１２のドレインに接続され、ｐ側端子が転送ゲートＭＯＳＦＥＴ１３のソースに接続されている。転送ゲートＭＯＳＦＥＴ１３のドレインは、リング状ゲートＭＯＳＦＥＴ１２のバックゲートに接続されている。

また、ｍ行ｎ列の各画素から１フレーム分の信号を読み出すために、読み出しを始める合図を出すフレームスタート信号を発生させるスタート信号発生回路１４がある。スタート信号発生回路１４は、垂直シフトレジスタ２にフレームスタート信号を供給すると共に、水平シフトレジスタ４に水平スタート信号を供給する。

垂直シフトレジスタ２は、フレームスタート信号をシフトし、何行目（何ライン目）の画素を読み出すかを指示する。垂直シフトレジスタ２から出力された信号（シフトされたフレームスタート信号）は、画素電極制御回路３に供給される。各行の画素１０からのデータの読み出しは、画素電極制御回路３から出力される信号によって行われる。

ＣＤＳ回路５は、画素部１から読み出された映像信号（アナログ信号）に対して所定の相関二重サンプリング動作を行って映像信号のノイズを除去する。水平シフトレジスタ４は、水平方向スタート信号をシフトし、そのシフトしたスタート信号によって画素部１の画素列の選択（すなわちＣＤＳ回路５でノイズ除去を行った映像信号の選択）を行う。映像信号の選択は、出力スイッチ６をオン／オフすることで実現される。選択された映像信号は出力ポート７を通りＡＤコンバータ８に入力される。ＡＤコンバータ８は、出力ポート７から出力される映像信号をアナログ信号からデジタル信号へ変換する。画像処理回路９は、ＡＤコンバータ８で変換されたデジタル信号をフレームメモリに蓄積した後コード変換などを行う。

次に、従来の固体撮像素子の読み出しについて図１８のタイミングチャートを用いて説明する。垂直シフトレジスタ２は、図１８（Ａ）に示すフレームスタート信号を入力として受け、そのフレームスタート信号をシフトし、同図（Ｂ）に示すシフトしたフレームスタート信号を出力する。画素電極制御回路３は、垂直レジスタ２から出力されたシフトしたフレームスタート信号を入力として受け、画素部１の何行目（何ライン目）の画素１０を読み出すかを指示する。１フレーム内のフレームスタート信号のシフトの数ｍは、画素部１の垂直方向のｍ行分に相当する。ＣＤＳ回路５は、画素１０から読み出された映像信号に対してノイズ除去を行った後、ＣＤＳ回路５内のメモリに保存する。

一方、図１８（Ｃ）に示すフレームスタート信号のシフトする１行（１ライン）間、同図（Ｄ）に示す水平スタート信号が水平シフトレジスタ４によりシフトされる。図１８（Ｅ）に示す水平シフトレジスタ４から出力されるシフトしたスタート信号は、水平方向の各列の出力スイッチ６をオンする。この結果、ＣＤＳ回路５内に保存されている映像信号は、出力スイッチ６を通して出力ポート７に送り出される。水平方向スタート信号のシフトの数は画素部１の水平方向のｎ列分に相当する。これらの動作を１フレーム分行うことで画素部１に蓄積された映像信号は読み出される。

この構成の従来の固体撮像素子において、画素部１内の特定領域の各画素から映像信号を取り出すいわゆるランダムアクセスは、画素部１の全画素を読み出した後画像処理回路９において必要な領域を選択したのち画像処理を行うことで実現する。

特開２００４−４０１４８号公報

上記の従来の固体撮像素子にてランダムアクセスを行う場合には、画像処理回路９内のフレームメモリに画素部１の全画素からの映像信号を取り込んだ後、画素部１内の特定領域の各画素からの映像信号をフレームメモリから読み出し、その後、画素の並び替え等の処理を行い画像処理回路９よりランダムアクセスした特定領域の画素からの映像信号が出力される。

画像処理回路９における処理時間は、上記フレームメモリへの画素部１の全画素データの書き込みに要する時間と、フレームメモリから特定領域の画素データの読み出しに要する時間と、画像処理（並べ替え等の演算）に要する時間とからなる。この処理時間の中で処理時間の増大につながるのは、全画素データの書き込み時間である。この時間は、撮像素子のサイズ拡大に比例して長くなる。

また、撮像素子のサイズ拡大は、全画素を書き込むメモリサイズに大きく影響をもたらす。また、フレームメモリへの画素データの書き込み、ランダムに画素を読み出すためのアドレス生成の回路、画素データ処理（例えば並び替え等の演算）の回路の増大にも影響する。このように、図１７に示す従来の固体撮像素子における画像処理回路９を用いてのランダムアクセスは、画素データの信号処理に大幅な時間が必要なことや、画像処理回路９の構成が複雑になるといった問題を生じる。

この間題を解決するために図１９に概略構成を示す固体撮像素子によるカウンタを用いたランダムアクセスが考えられる。同図中、図１７と同一構成部分には同一符号を付してある。図１９において、画素部１の垂直方向に“ａ行目からｂ行目”、水平方向に“ｃ列目からｄ列目”の領域に囲まれたランダムアクセスエリア１８の読み出しを例に説明する。アクセスエリア制御回路１５は、外部からアクセス位置情報（いわゆるアクセスエリア）信号を受け取り、このアクセス位置情報をアクセスエリア制御信号（垂直制御信号と水平制御信号）に変換し、垂直制御信号は垂直アドレス回路１６に、水平制御信号は水平アドレス制御回路１７に供給する。垂直アドレス制御回路１６は、入力された垂直制御信号を基に内部のカウンタとデコード回路によって、ランダムアクセスエリア１８のみ垂直方向のスタート信号のシフト動作を実現する。同様に、水平アドレス制御回路１７は、入力された水平制御信号を基に内部のカウンタとデコード回路によって、ランダムアクセスエリア１８のみ水平方向のスタート信号のシフト動作を実現する。

垂直シフトレジスタ２は、垂直アドレス制御回路１６からの垂直方向スタート信号を入力として受け、“ａ行目からｂ行目”のエリアで垂直方向スタート信号をシフトし、そのシフトしたスタート信号を、画素電極制御回路３に入力して“ａ行目からｂ行目”ラインの選択を行う。同様に、水平シフトレジスタ４は、水平アドレス制御回路１７からの水平方向スタート信号を入力として受け、“ｃ列目からｄ列目“のエリアのみ水平方向スタート信号をシフトし、そのシフトした水平方向スタート信号を出力スイッチ６に供給し、”ｃ列目からｄ列目”に対応する出力スイッチ６をオンに制御して水平方向の画素を選択する。この時のタイミングを以下に示す。

図２０は、図１９に示したランダムアクセスエリア１８を読み出す時のタイミングチャートである。ランダムアクセス時の図２０（Ａ）に示すフレームスタート信号は、垂直シフトレジスタ２により通常は同図（Ｂ）に示すように１フレーム当たりｍ回シフトされて出力される。しかし、ランダムアクセス時には、垂直アドレス制御回路１６と垂直の位置情報（“ａ行目からｂ行目”）によってフレームスタート信号のシフトするエリア（シフトの開始位置と終了位置）が決定される。その結果、垂直シフトレジスタ２から出力される信号は、図２０（Ｃ）に示すように、ａ行目からｂ行目の間でシフトされた信号になる。

また同様に、水平方向も水平シフトレジスタ４により通常は図２０（Ｅ）に示すフレームスタート信号を同図（Ｆ）に示すように１ライン当たりｎ回シフトされて出力される。しかし、ランダムアクセス時には、水平方向アドレス回路１７と水平の位置情報“ｃ列目からｄ列目”によって水平スタート信号をシフトするエリア（シフトの開始位置と終了位置）を決定する。その結果、水平シフトレジスタ４から出力される信号は、図２０（Ｇ）に示すように、ｃ列目からｄ列目の間でシフトされた信号になる。

この読み出しエリアの限定は、（１）画像処理回路９にランダムエリア選択用のフレームメモリを搭載する必要がない、（２）従ってランダムエリアを選択するための制御回路を搭載する必要もなく、回路の削減ならびに構成が複雑にならない、（３）フレームメモリへの画素データの書き込みと読み出しが無くなる結果、信号処理時間が軽減する、等の効果が考えられる。

しかし、垂直アドレス制御回路１６及び水平アドレス制御回路１７は、垂直シフトレジスタ２及び水平シフトレジスタ４のクロックと同じクロック周波数で動作する必要がある。また、読み出しの処理を上げるために垂直シフトレジスタ２及び水平シフトレジスタ４のクロックを高速にすると、同様にカウンタのクロックも高速になる。さらにカウンタ回路は常に動作する必要がある。このクロック周波数を高くすることによって、（１）カウンタ回路周辺の消費電力の増加を生じ、撮像素子の消費電力増加に影響する、（２）撮像素子上にノイズを発生させ、画素の選択等の誤動作を生じる等の問題が生じる。更に、このカウンタ回路の制御は、全画素読み出しのフレームスタート信号を基準に行うので、ランダムアクセスのスピードは全画素読み出し時と同じになる。このためランダムアクセス読み出しの高速化は難しい。

また、従来の固体撮像素子におけるランダムアクセス読み出しは、一般的に、ランダムアクセスエリア１８の読み出し画素信号のノイズ成分除去用の基準値となるオプティカルブラックと呼ばれる遮光された複数の画素列からなる領域からの画素信号の読み出しを、ランダムアクセスエリア１８の各画素からの画素読み出しと同時に行っていない。このため、ランダムアクセスエリア１８の読み出し画素信号のノイズ成分除去は、画像処理回路９に保持された全画素読み出し時のオプティカルブラックの画素信号を使うことになる。

しかし、この方法では、（１）ノイズ成分除去に不必要なエリアを含めたオプティカルブラックの画素信号（以下、オプティカルブラック情報ともいう）をメモリ等に常時保持しなければならない、（２）ノイズ成分除去用の基準値となるオプティカルブラック情報は、メモリに保持している画素信号を用いるしかなく、リアルタイムの基準値を用いることができない、等の問題が発生し、ランダムアクセスエリアのノイズ成分除去に支障が出ると考えられる。

本発明は以上の点に鑑みなされたもので、ランダムアクセスエリアの設定時の消費電力を低減することができると共に、画像処理回路の回路規模を縮小し得る固体撮像素子及びその駆動方法を提供することを目的とする。

また、本発明の他の目的は、ランダムアクセスの高速読み出し動作を実現できる固体撮像素子及びその駆動方法を提供することにある。

更に、本発明の他の目的は、ランダムアクセスエリアの各画素の映像信号読み出しと同時にオプティカルブラック情報の読み出しをリアルタイムで行うことで、高精度のノイズ成分の除去と、オプティカルブラック情報を常時保持するためのメモリの削除を実現できる固体撮像素子及びその駆動方法を提供することにある。

上記の目的を達成するため、第１の発明の固体撮像素子は、複数の画素が二次元マトリクス状に配置された画素部に対して、行方向の各画素を選択するための信号を出力する垂直シフトレジスタと、画素部に対して、列方向の各画素を選択するための信号を出力する水平シフトレジスタと、所望のランダムアクセス領域を指示するアクセス位置情報信号に基づいて、ランダムアクセス領域の画素の読み出し開始時より少なくとも１フレーム前に、画素部のランダムアクセス領域に対応する列方向に平行な方向である垂直方向の区間を設定して保持すると共に、画素部のランダムアクセス領域に対応する行方向に平行な方向である水平方向の区間を設定して保持するアクセスエリア制御手段と、ランダムアクセス時に、アクセスエリア制御手段により設定保持された垂直方向の区間に対応した画素部の行方向の区間の各画素を、垂直シフトレジスタにおいて全画素読み出し時と同様に全段シフト動作を行って得られた垂直シフトレジスタからの信号に基づいて行単位で選択させる垂直方向制御手段と、ランダムアクセス時に、アクセスエリア制御手段により設定保持された水平方向の区間に対応した画素部の列方向の区間の各画素を、水平シフトレジスタにおいて全画素読み出し時と同様に全段シフト動作を行って得られた水平シフトレジスタからの信号に基づいて列単位で選択させる水平方向制御手段と、垂直方向制御手段及び水平方向制御手段によりそれぞれ選択された、ランダムアクセス領域の画素からの読み出し信号を、アクセス位置情報信号に基づいて並び替えて映像復元を行う画像処理手段とを有することを特徴とする。

また、上記の目的を達成するため、第２の発明の固体撮像素子は、画素部が、画像を表示するための表示エリアと、表示エリアの外側に、水平方向に配置された水平方向オプティカルブラックエリアと、垂直方向に配置された垂直方向オプティカルブラックエリアとを備えており、水平方向オプティカルブラックエリアの垂直方向の画素は、垂直方向制御手段による画素部の行方向の区間の各画素の選択開始の直前に、垂直シフトレジスタからの信号により選択され、水平方向オプティカルブラックエリアの水平方向の画素は、水平方向制御手段による画素部の列方向の区間の各画素の選択時に選択されて、水平方向オプティカルブラックエリアの各画素から水平方向オプティカルブラック情報が読み出され、垂直方向オプティカルブラックエリアの水平方向の画素は、水平方向制御手段による画素部の列方向の区間の各画素の選択開始の直前に、水平シフトレジスタからの信号により選択され、垂直方向オプティカルブラックエリアの垂直方向の画素は、垂直方向制御手段による画素部の行方向の区間の各画素の選択時に選択されて、垂直方向オプティカルブラックエリアの各画素から垂直方向オプティカルブラック情報が読み出されることを特徴とする。

また、上記の目的を達成するため、第３の発明の固体撮像素子の駆動方法は、所望のランダムアクセス領域を指示するアクセス位置情報信号に基づいて、ランダムアクセス領域の画素の読み出し開始時より少なくとも１フレーム前に、複数の画素が二次元マトリクス状に配置された画素部のランダムアクセス領域に対応する垂直方向の区間を設定保持すると共に、画素部のランダムアクセス領域に対応する水平方向の区間を設定保持する第１のステップと、第１のステップにより設定保持された垂直方向の区間に対応した画素部の行方向の区間の各画素を、全画素読み出し時と同様に全段シフト動作を行って得られた垂直シフトレジスタからの信号に基づいて行単位で選択すると共に、第１のステップにより設定保持された水平方向の区間に対応した画素部の列方向の区間の各画素を、全画素読み出し時と同様に全段シフト動作を行って得られた水平シフトレジスタからの信号に基づいて列単位で選択する第２のステップと、第２のステップによりそれぞれ選択されたランダムアクセス領域の画素の読み出し信号を、アクセス位置情報信号に基づいて並び替えて映像復元を行う第３のステップとを含むことを特徴とする。

また、上記の目的を達成するため、第４の発明の固体撮像素子の駆動方法は、画素部が、画像を表示するための表示エリアと、表示エリアの外側に、水平方向に配置された水平方向オプティカルブラックエリアと、垂直方向に配置された垂直方向オプティカルブラックエリアとを備えており、第５の発明の第２のステップは、
水平方向オプティカルブラックエリアの垂直方向の画素を垂直シフトレジスタからの信号により選択した後、第１のステップにより設定保持された垂直方向の区間に対応した画素部の行方向の区間の各画素と、同じ行位置にある垂直方向オプティカルブラックエリアの垂直方向の画素とを垂直シフトレジスタからの信号に基づいて行単位で選択する垂直方向画素選択ステップと、垂直方向オプティカルブラックエリアの水平方向の画素を水平シフトレジスタからの信号により選択した後、第１のステップにより設定保持された水平方向の区間に対応した画素部の列方向の区間の各画素と、同じ列位置にある水平方向オプティカルブラックエリアの水平方向の画素とを水平シフトレジスタからの信号に基づいて列単位で選択する水平方向画素選択ステップとを含むことを特徴とする。

本発明によれば、読み出し時の１フレーム前の期間内の画素部のランダムアクセスエリアの位置設定を行うことでクロック周波数を低くできるため、ランダムアクセスエリアの設定時の消費電力を低減することができると共に、画像処理回路の回路規模を縮小することができる。

また、本発明によれば、水平シフトレジスタ及び垂直シフトレジスタのシフト動作をランダムアクセスエリアの水平方向の区間と垂直方向の区間にそれぞれ対応したレジスタ部においてのみシフトさせることにより、ランダムアクセスの高速読み出し動作を実現できる。

更に、本発明によれば、ランダムアクセスエリアの各画素の映像信号読み出しと同時にオプティカルブラック情報の読み出しをリアルタイムで行っているので、高精度のノイズ成分除去ができ、また、従来必要であったオプティカルブラック情報を常時保持するためのメモリを不要にできる。

次に、本発明の実施の形態について、図面を参照して詳細に説明する。

（第１の実施の形態）
次に、本発明の第１の実施の形態について図面を参照して詳細に説明する。同図中、図１９と同一構成部分には同一符号を付し、その説明を省略する。図１は、本発明になる固体撮像素子の第１の実施の形態の概略図を示す。図１に示すように、本実施の形態の固体撮像素子１００は、画素部１と、垂直方向の制御ブロック（アクセスエリア制御回路３０、垂直シフトレジスタ制御回路３１、垂直シフトレジスタ２、画素電極制御回路３からなる回路部）と、水平方向の制御ブロック（ＣＤＳ回路５、水平シフトレジスタ制御回路３２、水平シフトレジスタ４、出力スイッチ６、アクセスエリア制御回路３０からなる回路部）と、ＡＤコンバータ８と、画像処理回路９と、スタート信号発生回路１４とを備えている。

図１に示す画素部１は、画像を表示するための表示エリアにｍ行ｎ列の二次元マトリクス状に配置されたｍ×ｎ個の画素から構成されている。画素部１から読み出される映像信号は、ｍ行ｎ列の全画素から読み出される映像信号の場合と、ランダムアクセスエリア１８の複数の画素から読み出される映像信号の場合とがある。

また、画素部１の表示エリアの外側には、垂直方向オプティカルブラックエリアと水平方向オプティカルブラックエリアとからなるオプティカルブラックエリア２５が設けられている。オプティカルブラックエリア２５には、画素１０と同様の構成で、かつ、入力光を遮断した状態とされた複数の画素から構成されている。垂直方向オプティカルブラックエリア２６は、垂直方向オプティカルブラックエリアのうちａ行目からｂ行目の範囲にある領域を示す。また、水平方向オプティカルブラックエリア２７は、水平方向オプティカルブラックエリアのうちｃ列目からｄ列目の範囲にある領域を示す。

図１５は、画素部１、画素電極制御回路３及びＣＤＳ回路５の一例の具体的回路図を示す。図１５に示すように、画素部１の各画素は、図１７に示した従来の固体撮像素子の画素部１の画素１０と同様に、フォトダイオード１１と、リング状ゲート電極を持つリング状ゲートＭＯＳＦＥＴ１２と、転送用ゲート電極を持つ転送ゲートＭＯＳＦＥＴ１３とを備えている。また、図１の画素電極制御回路３は、図１５に示すリング状ゲート電位制御回路５０、転送ゲートＭＯＳＦＥＴ１３のゲート電位を制御する転送ゲート電位制御回路５１、リング状ゲートＭＯＳＦＥＴ１２のドレイン電位を制御するドレイン電位制御回路５２、リング状ゲートＭＯＳＦＥＴ１２のソース電位を制御するソース電位制御回路５３、スイッチＳＷ１及びＳＷ２からなる。更に、画素部１のｓ行ｔ列目の画素１０に接続されたＣＤＳ回路５の回路部分は、電流源５５、差動アンプ５６、スイッチｓｃ１、ｓｃ２、キャパシタＣ１及びＣ２を有する。

上記の回路部は全画素読み出し時には図１６に示すタイミングチャートに従って動作する。図１６（Ａ）はスタート信号発生回路１４から垂直シフトレジスタ２、転送ゲート電位制御回路５１、ドレイン電位制御回路５２、ソース電位制御回路５３へ出力されるフレームスタート信号を示す。また、図１６（Ｂ）、（Ｃ）、（Ｄ）は転送ゲート電位、リング状ゲート電位、ソース電位のタイミングチャートをそれぞれ示す。また、垂直シフトレジスタ２からは図１６（Ｅ）に示すパルスが出力され、水平下とレジスタ４からは同図（Ｆ）に示すパルスが出力される。図１６（Ｇ）は出力スイッチ６を通して出力される出力信号波形を示す。

図１６（Ｈ）〜（Ｐ）は、ｓ行ｔ列目の画素１０の読み取り時の各波形を示す。図１６（Ｈ）はｓ行目の垂直シフトレジスタ２の出力を示す。また、図１６（Ｉ）はｔ列目のスイッチＳＷ１のスイッチ動作、同図（Ｊ）はｔ列目のスイッチＳＷ２のスイッチ動作、同図（Ｍ）はスイッチｓｃ１のスイッチ動作、同図（Ｎ）はスイッチｓｃ２のスイッチ動作、同図（Ｏ）はｔ列目の出力スイッチ６のスイッチ動作を示し、いずれもハイレベルでオン、ローレベルでオフであることを模式的に示している。更に、図１６（Ｋ）、（Ｌ）は、それぞれｓ行目のリング状ゲートＭＯＳＦＥＴ１２のゲート電位とソース電位を示す。また、更に、図１６（Ｐ）は固体撮像素子の出力電圧Ｖoutを示す。

上記の図１５に示す回路部と、その回路部を図１６に示すタイミングチャートに基づいて駆動する駆動方法は、例えば本発明者の発明を開示した特開２００７−２０８３６４号公報などにて公開されており、また本発明の要旨と直接の関係はないので、その詳細な説明は省略する。

再び図１に戻って説明する。画素部１内のランダムアクセスエリア１８は“ａ行目からｂ行目”の垂直方向（行方向）の区間と、“ｃ列目からｄ列目”の水平方向（列方向）の区間とで囲まれた領域である。このランダムアクセスエリア１８は、（ｂ−ａ）×（ｄ−ｃ）個の画素で構成されている。本実施の形態では、読み出しの最小画素数を１行×１列の画素として説明する。しかし、実際は、垂直方向を係数αで割り切れる行数、水平方向を係数βで割り切れる列数で構成された“α×βの画素エリア”を最小選択領域（以下単位ブロック）としてランダムアクセスを行うことも本発明では可能である。この単位ブロックを用いたランダムアクセスの読み出しは、後に述べる回路規模の縮小に有効である。

図２は、アクセスエリア制御回路３０及びシフトレジスタ制御回路３３の一実施の形態の回路図を示す。図２に示すシフトレジスタ制御回路３３は、図１に示した垂直シフトレジスタ制御回路３１又は水平シフトレジスタ制御回路３２である。すなわち、垂直シフトレジスタ制御回路３１及び水平シフトレジスタ制御回路３２は、いずれも図２に示すシフトレジスタ制御回路３３と同様の構成である。ただし、垂直シフトレジスタ制御回路３１は、入力パラレルデータのビット幅がｍビットであるのに対し、水平シフトレジスタ制御回路３２は、入力パラレルデータのビット幅がｎビットである点で異なる。

図２に示すように、アクセスエリア制御回路３０は、“読み出す領域“であるランダムアクセスエリアを指示するアクセスエリア位置情報信号を転送するためのシフトレジスタ３０ａと、転送されたアクセスエリア位置情報信号を保持する保持レジスタ３０ｂとで構成されている。シフトレジスタ３０ａは、読み出しを行う領域の値を”１“、それ以外の領域の値を”０“と定義したシリアルデータであるアクセス位置情報信号をシフトする。保持レジスタ３０ｂはシフトレジスタ３０ａでシフトされたシリアルデータ（“１”又は“０”）を保持する。

シフトレジスタ３０ａは、複数のフリップフロップが縦続接続された構成であり、シリアルデータであるアクセス位置情報信号をシフトしてパラレルデータとして出力する。保持レジスタ３０ｂは、シフトレジスタ３０ａ内のフリップフロップと同数のフリップフロップが互いに独立して設けられた構成で、シフトレジスタ３０ａから出力されるパラレルデータ（シフトされたシリアルデータ）をスタート信号発生回路１４からのクロックＣＬＯＣＫに同期して一時保持した後、パラレルデータとして出力する。

なお、図２に示すシフトレジスタ３０ａ及び保持レジスタ３０ｂは、垂直シフトレジスタ制御回路３１及び水平シフトレジスタ制御回路３２のうちの一方のシフトレジスタ制御回路に対する回路であり、アクセスエリア制御回路３０には、図示を省略したがもう一方のシフトレジスタ制御回路用にも同じ構成のシフトレジスタ及び保持レジスタが設けられている。

シフトレジスタ制御回路３３は、保持レジスタ３０ｂを構成するフリップフロップと同数の２入力ＡＮＤ回路が互いに独立して設けられた構成である。具体的には、シフトレジスタ制御回路３３が垂直シフトレジスタ制御回路３１である場合は、シフトレジスタ制御回路３３はｍ個の２入力ＡＮＤ回路からなり、垂直シフトレジスタ２から入力されるｍビットパラレルデータを、保持レジスタ３０ｂからのｍビットパラレルデータと対応するビット同士で論理積演算し、演算結果のｍビットパラレルデータを画素電極制御回路３へ出力する。

同様に、シフトレジスタ制御回路３３が水平シフトレジスタ制御回路３２である場合は、シフトレジスタ制御回路３３はｎ個の２入力ＡＮＤ回路からなり、水平シフトレジスタ４から入力されるｎビットパラレルデータを、保持レジスタ３０ｂからのｎビットパラレルデータと対応するビット同士で論理積演算し、演算結果のｎビットパラレルデータをｎ個の出力スイッチ６へスイッチング制御信号として出力する。このようにして、シフトレジスタ制御回路３３は、保持レジスタ３０ｂからの“１”、“０”のビット値を基に画素部１の読み出す領域を制御する。

このアクセスエリア制御回路３０の動作について、図３のタイミングチャートと共に説明する。垂直方向と水平方向のランダムアクセスエリアを示す各１ビットのアクセス位置情報信号が、必要とする１フレーム前にシフトレジスタ３０ａにシリアルに入力開始されて転送される。すなわち、アクセスエリア制御回路３０の垂直シフトレジスタ制御回路３１用の回路部には、垂直方向用の１ビットのアクセス位置情報信号がシリアルに入力され、アクセスエリア制御回路３０の水平シフトレジスタ制御回路３２用の回路部には、水平方向用の１ビットのアクセス位置情報信号がシリアルに入力される。これにより、図３（Ｂ）に模式的に示すように、時刻ｔ１で入力開始されたアクセス位置情報信号により時刻ｔ１後の１フレーム内で、垂直方向ａ行目〜ｂ行目、及び水平方向ｃ列目〜ｄ列目のランダムアクセスエリア（読み出し領域）１８の位置設定が行われる。

そして、図３（Ａ）に示すように次のフレームスタート信号が入力する時刻ｔ２で、シフトレジスタ３０ａによりシフトされて出力された、ランダムアクセスエリア１８の位置情報を示すパラレルデータが、同図（Ｃ）に模式的に示すように、保持レジスタ３０ｂにより保持される。その後、図３（Ｄ）に模式的に示すように、フレームスタート信号入力終了後の時刻ｔ３から保持レジスタ３０ｂからパラレルに出力される位置情報に基づいて、ランダムアクセスエリア１８の画素の読み出しを行うランダムアクセスが開始される。

なお、シフトレジスタ３０ａは、アクセス位置情報信号が入力された時のみ動作する。また、ランダムアクセスエリア１８の設定は１フレーム期間内で終了すればよいので、システムに使われるクロック周波数は、垂直シフトレジスタ２、水平シフトレジスタ４のクロック周波数より低い値でよい。この結果、ランダムアクセスエリア１８の設定時の消費電力は、垂直シフトレジスタ２、水平シフトレジスタ４のクロック周波数がシステムのクロック周波数と同じである従来の固体撮像素子のそれより抑えることができる。

次に、垂直方向の制御ブロックについて説明する。図４は、図１中の垂直シフトレジスタ２の一例の構成を、その周辺回路部と共に示す図である。図４に示すアクセスエリア制御回路３０と、垂直シフトレジスタ制御回路３１と、垂直シフトレジスタ２と、画素電極制御回路３とは、垂直方向の制御ブロックを構成している。この垂直方向の制御ブロックは、ランダムアクセスの読み出し時において行方向のエリア制御に関係する。

垂直シフトレジスタ２は、フレームスタート信号を最初にシフトする垂直ＯＢシフトレジスタ２ａと、続いてフレームスタート信号をシフトする複数段（前述の例ではｍ段）のシフトレジスタ２ｂとからなる。

次に、この垂直方向の制御ブロックの動作について説明する。まず、外部からランダムアクセスの垂直方向の位置情報（ランダムアクセスエリア１８の垂直方向の位置に関する情報）を示すアクセス位置情報信号がアクセスエリア制御回路３０にシリアルに入力される。アクセスエリア制御回路３０は、入力されたアクセス位置情報信号を、ｍ段のシフトレジスタ３０ａによってクロックＣＬＯＣＫ１に同期してシフトし、ｍ段シフトした時点でシリアル-パラレル変換して得たデータをフレームスタート信号に同期して保持レジスタ３０ｂに保持する。読み出し領域の情報は、図３で説明したようにランダムアクセスを行う１フレーム前にシフトレジスタ３０ａで転送され、次のフレームスタート信号で保持レジスタ３０ｂに保持され有効になる。

垂直方向の読み出し領域は、垂直シフトレジスタ２から出力されるスタートパルス、アクセスエリア制御回路３０からの２値の出力信号、そして垂直シフトレジスタ制御回路３１の組み合わせ回路によって決まる。フレームスタート信号は、初めに垂直シフトレジスタ２内の垂直ＯＢシフトレジスタ２ａをシフトする。このシフト区間（垂直ＯＢシフトレジスタ２ａの段数）は、図１の画素部１におけるｈ行目からｇ行目の垂直方向オプティカルブラックエリアに相当する。

続いてフレームスタート信号はシフトレジスタ２ｂをシフトする。フレームスタート信号は、垂直ＯＢシフトレジスタ２ａ,シフトレジスタ２ｂのシフト動作を通してシリアル−パラレル変換されてスタートパルスとして出力される。そして保持レジスタ３０ｂに保持した読み出し領域情報と共に、垂直シフトレジスタ制御回路３１で対応するビット同士で論理積演算された後、画素電極制御回路３へ供給される。この結果、垂直シフトレジスタ２から出力されるスタートパルスは、ａ行目からｂ行目までの垂直方向の読み出し領域のみ画素電極制御回路３へ供給される。

上記の説明はランダムアクセスの場合であるが、全画素読み出しの場合は、保持レジスタ３０ｂ内のレジスタ値を全て“１”に設定する。また、本実施の形態は読み出しの最小画素単位を１画素として説明しているが、先に述べたようにｍ行を割り切れる値（例えばα）の基本画素単位ブロックで構成した場合、アクセスエリア制御回路３０内のレジスタ数並びにそこから垂直シフトレジスタ制御回路３１に入力する配線の数が、削減される（例えばα行の基本画素単位ブロックの場合、レジスタの数は“ｍ／α”、すなわち、シフトレジスタ３０ａ、保持レジスタ３０ｂの各１レジスタでα行分の画素を制御することができ、垂直シフトレジスタ制御回路３１と繋がる配線数も“ｍ／α”本に削減できる。）。

次に、水平方向の制御ブロックについて説明する。図５は、図１中の水平シフトレジスタ４の一例の構成を、その周辺回路部と共に示す図である。図５に示すＣＤＳ回路５と、水平シフトレジスタ制御回路３２と、水平シフトレジスタ４と、出力スイッチ６と、アクセスエリア制御回路３０とは、水平方向の制御ブロックを構成している。この水平方向の制御ブロックは、ランダムアクセスの読み出し時において列方向のエリア制御に関係する。

水平シフトレジスタ制御回路３２は、図２と共に説明したように、ｎ個（図５では６個）の２入力ＡＮＤ回路からなる。また、水平シフトレジスタ４は、図５に示すように、複数のフリップフロップからなる水平ＯＢシフトレジスタ４ａと、複数のフリップフロップからなるシフトレジスタ４ｂとが縦続接続された構成である。

この水平方向の制御ブロックの動作について説明する。まず、外部からランダムアクセスの水平方向の位置情報（ランダムアクセスエリア１８の水平方向の位置に関する情報）を示すアクセス位置情報信号がアクセスエリア制御回路３０に入力される。アクセスエリア制御回路３０は、入力されたアクセス位置情報信号を、ｎ段（図５では６段）のシフトレジスタ３０ａによってシフトし、シリアル-パラレル変換して得たデータを保持レジスタ３０ｂに保持する。読み出し領域の情報は、図３で説明したようにランダムアクセスを行う１フレーム前にシフトレジスタ３０ａで転送され、次のフレームスタート信号で保持レジスタ３０ｂに保持され有効になる。

水平方向の読み出し領域は、水平シフトレジスタ４から出力されるスタートパルス、アクセスエリア制御回路３０からの２値の出力信号、そして水平シフトレジスタ制御回路３２の組み合わせ回路によって決まる。スタート信号発生回路１４から出力した水平スタート信号は、初めに水平シフトレジスタ４内の水平ＯＢシフトレジスタ４ａをシフトする。このシフト区間（水平ＯＢシフトレジスタ４ａの段数）は、図１の画素部１におけるｅ列目からｆ列目の水平方向オプティカルブラックエリアに相当する。

続いて水平スタート信号はシフトレジスタ４ｂをシフトする。水平スタート信号は、水平ＯＢシフトレジスタ４ａ,シフトレジスタ４ｂのシフト動作を通してシリアル−パラレル変換されてスタートパルスとして出力される。そして保持レジスタ３０ｂに保持した読み出し領域情報と共に、水平シフトレジスタ制御回路３２で対応するビット同士で論理積演算された後、出力スイッチ６へスイッチング制御信号として供給される。この結果、ＣＤＳ回路５から出力される映像信号のうち、出力スイッチ６によって読み出し領域の水平方向の画素からの映像信号のみが選択され、出力ポート７に転送される。
なお、全画素読み出しの場合は、水平方向スタート信号が水平シフトレジスタ４の先頭からスイッチ６に伝達するよう、保持レジスタ３０ｂ内のレジスタ値を全て“１”に設定することで実現できる。

また、本実施の形態では読み出しの最小画素単位を１画素として説明しているが、先に述べたようｎ列を割り切れる値（例えばβ）の基本画素単位ブロックで構成した場合、アクセスエリア制御回路３０内のレジスタ数並びにそこから水平シフトレジスタ制御回路３２に入力する配線の数が、削減される（例えば、β列の基本画素単位ブロックの場合、レジスタの数は“ｎ／β”、すなわち、シフトレジスタ３０ａ、保持レジスタ３０ｂの各１レジスタでβ列分の画素を制御することができ、水平シフトレジスタ制御回路３２と繋がる配線も“ｎ／β”本に削減できる。）。

次に、本実施の形態のもう一つの特徴であるランダムアクセスに対応したオプティカルブラック情報の読み出しについて図１と共に図６及び図７を用いて説明する。画素部１の画素のばらつきに起因する映像信号のばらつきをＣＤＳ回路５で補正するには、基準値すなわち図１において破線で囲まれたオプティカルブラックエリア２５からオプティカルブラック情報を読み出す必要がある。

本実施の形態の固体撮像素子１００は、ランダムアクセス時、ランダムアクセスエリア１８に対応するオプティカルブラック情報を、ランダムアクセスエリア１８の各画素からの映像信号と同時に読み出すことができる。図６は、ランダムアクセスエリアとオプティカルブラックエリアとの関係を示す。図６において、ランダムアクセスエリア１８の読み出し時、読み出されるオプティカルブラック情報は、垂直方向オプティカルブラックエリア２６と水平方向オプティカルブラックエリア２７の各オプティカルブラックエリアからの情報である。このうち、映像信号のばらつき補正処理に必要なオプティカルブラック情報は、水平方向オプティカルブラックエリア２７のオプティカルブラック情報である。

水平方向オプティカルブラックエリア２７は、（ｇ−ｈ）行×（ｃ−ｄ）列で定義される。水平方向オプティカルブラックエリア２７の垂直方向（行方向）の区間（ｇ−ｈ）行は、垂直シフトレジスタ２内の垂直ＯＢシフトレジスタ２ａにより決まり、水平方向（列方向）の区間（ｃ−ｄ）列は、水平シフトレジスタ制御回路３２で定義された読み出し領域によって決まる。

また、垂直方向オプティカルブラックエリア２６は、（ｂ−ａ）行×（ｆ−ｅ）列で定義される。垂直方向オプティカルブラックエリア２６の垂直方向（行方向）の区間（ｂ−ａ）行は、垂直シフトレジスタ制御回路３１で定義された読み出し領域で決まり、水平方向（列方向）の区間（ｆ−ｅ）列は、水平シフトレジスタ４の水平ＯＢシフトレジスタ４ａによって決まる。以上のようにして、ランダムアクセスエリア１８が決まれば、それに対応する水平・垂直オプティカルブラックエリア２７、２６も同時に決まる。

図７は、本実施の形態の固体撮像素子１００のオプティカルブラックを含めたランダムアクセスのタイミングチャートを示す。図７（Ａ）〜（Ｄ）が垂直方向のタイミングチャート、同図（Ｅ）〜（Ｈ）が水平方向のタイミングチャートを示す。

まず、垂直方向のタイミングについて説明する。全画素読み出しの場合は、図７（Ａ）に示すフレームスタート信号は、同図（Ｂ）に示すように垂直シフトレジスタ２のすべてのレジスタをシフトする。

また、ランダムアクセスの場合、本実施の形態では、図６に示したｈ行〜ｇ行の垂直方向オプティカルブラックエリア２７と、垂直シフトレジスタ制御回路３１で定義されたａ行目〜ｂ行目の垂直読み出し有効領域のみフレームスタート信号を垂直方向にシフトする。図７（Ｃ）は、垂直方向のシフト動作を行うａ行目〜ｂ行目の垂直読み出し有効領域を示す。これにより、本実施の形態では、画素電極制御回路３は、図７（Ｄ）に示すタイミングでシフトされたフレームスタート信号を垂直方向のシフト信号入力として供給される。

水平方向のタイミングも垂直方向のタイミングと同様である。すなわち、全画素読み出しの場合、図７（Ｅ）に示す水平方向スタート信号は、同図（Ｆ）に示すように水平シフトレジスタ４のすべてのフリップフロップでシフトされる。

一方、ランダムアクセスの場合、水平シフトレジスタ制御回路３２は、水平ＯＢシフトレジスタ４ａで図６に示したｅ列〜ｆ列の水平方向のオプティカルブラックエリア２６の区間シフトした水平方向スタート信号と、図７（Ｇ）に示す水平シフトレジスタ制御回路３２によって定義されたｄ列目〜ｅ列目までの水平方向読み出し有効領域のみシフトした水平方向スタート信号とを出力する。これにより、本実施の形態では、複数の出力スイッチ６は、図７（Ｈ）に示すタイミングでシフトされた水平方向スタート信号をスイッチング信号として供給される。

再び図１に戻って説明する。ランダムアクセスで画素部１の各画素から読み出された映像信号は、ＣＤＳ回路５でノイズ低減処理を受け、更に出力スイッチ６で選択された後、ＡＤコンバータ８を通して画像処理回路９に入力される。ランダムアクセス時には、本実施の形態では従来例と異なり、ランダムアクセスエリア１８の映像信号だけを画素部１から読み出しているため、画像処理回路９において、ランダムアクセスを実現するために全画素データ保持用のフレームメモリ、及び切り出しの処理を行うための回路を用意する必要がなく、画像処理回路９の回路規模を縮小できる。

また、アクセス位置情報信号は、アクセスエリア制御回路３０に入力されるだけでなく、画像処理回路９にも入力される。画像処理回路９は、このアクセス位置情報信号を当該画像処理回路９にて読み出す画素データの並び替え（映像復元）のための情報として用いる。

このように、本実施の形態の固体撮像素子１００によれば、ランダムアクセス時には、読み出し時の１フレーム前の期間内の画素部１のランダムアクセスエリア１８の位置設定を行うようにしたため、ランダムアクセスエリア設定のためにアクセスエリア制御回路３０で使用するクロックの周波数は、垂直シフトレジスタ２及び水平シフトレジスタ４のクロック周波数より低い値でよく、ランダムアクセスエリア１８の設定時の消費電力を低減することができると共に、従来に比べて画像処理回路９の回路規模を縮小することができる。

更に、本実施の形態の固体撮像素子１００によれば、ランダムアクセスエリア１８に対応したオプティカルブラックエリア２６、２７の遮光された各画素から、ランダムアクセスエリア１８の各画素の映像信号読み出しと同時にオプティカルブラック情報の読み出しを行っているので、ノイズ成分除去のための基準値であるオプティカルブラック情報を、除去対象のノイズ成分を含む映像信号と共にリアルタイムで読み出すことができ、より高精度のノイズ成分除去ができ、また、従来必要であったオプティカルブラック情報を常時保持するためのメモリを不要にできる。

（第２の実施の形態）
図８は、本発明になる固体撮像素子の第２の実施の形態の概略図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明を省略する。図８に示すように、本実施の形態の固体撮像素子２００は、画素部１と、垂直方向の制御ブロック（アクセスエリア制御回路１５、垂直シフトレジスタ制御回路２０、垂直シフトレジスタ２、画素電極制御回路３からなる回路部）と、水平方向の制御ブロック（ＣＤＳ回路５、水平シフトレジスタ制御回路２２、水平シフトレジスタ４、出力スイッチ６、アクセスエリア制御回路１５からなる回路部）と、ＡＤコンバータ８と、画像処理回路９と、スタート信号発生回路１４とを備えている。本実施の形態の固体撮像素子２００は、第１の実施の形態の固体撮像素子１００に比べて、アクセス制御エリア制御回路１５、垂直シフトレジスタ制御回路２０、水平シフトレジスタ制御回路２２の構成が異なる。

そこで、まず、垂直シフトレジスタ制御回路２０及び水平シフト制御回路２２の構成と動作について説明する。図９は、シフトレジスタ制御回路の一実施の形態の構成図を示す。図８の垂直シフトレジスタ制御回路２０及び水平シフト制御回路２２は、いずれも図９に示すシフトレジスタ制御回路１９の構成とされている。

図９に示すように、シフトレジスタ制御回路１９は、“読み出し開始位置”と“読み出し終了位置“の情報を転送するための２ビット幅のシフトレジスタ１９ａと、シフトレジスタ１９ａから出力される情報を保持する２ビット幅の保持レジスタ１９ｂとで構成されている。シフトレジスタ１９ａは、複数の２ビット幅のフリップフロップが縦続接続された構成であり、開始位置又は終了位置を”１“、それ以外を”０“と定義した値の２ビットの入力シリアルデータを、クロックＣＬＯＣＫ１に同期して全段シフトした後、各段から２ビットのデータをパラレルに出力する。

ここで、２ビットのデータは、例えば１ビット目が”１“のときは開始位置を示し、２ビット目が”１“のときは終了位置を示す。また、１ビット目と２ビット目とが同時に”１“となることはない。なお、ＣＬＯＣＫ１の周波数は、シフトレジスタ１９ａが、入力位置情報を次のフレームの画素読み出しまでにシフトレジスタ１９ａの全段シフトする値に設定される。

保持レジスタ１９ｂは、シフトレジスタ１９ａ内のフリップフロップと同数の２ビット幅のフリップフロップが互いに独立して設けられた構成で、シフトレジスタ１９ａから出力されるパラレルデータ（シフトされたシリアルデータ）を、クロックＣＬＯＣＫ２に同期して一斉に一時保持した後、パラレルデータとして出力する。ＣＬＯＣＫ２は周波数がフレームスタート信号と同じである。また、ＣＬＯＣＫ２の位相はフレームスタート信号とずらすことが望ましい。なお、図８では図示を省略したが、ＣＬＯＣＫ１とＣＬＯＣＫ２は、スタート信号発生回路１４から供給するようにしてもよいし、図８には図示しない回路から供給するようにしてもよい。

このシフトレジスタ制御回路１９の動作について、図１０のタイミングチャートと共に説明する。ランダムアクセスエリア（読み出し開始位置ならびに終了位置の情報）を示す２ビットのアクセスエリア制御信号が、必要とする１フレーム前にシフトレジスタ１９ａにシリアルに入力開始されて転送される。これにより、図１０（Ｂ）に模式的に示すように、時刻ｔ１０で入力開始されたアクセスエリア制御信号により時刻ｔ１０後の１フレーム内でランダムアクセスエリア（読み出し領域）１８の開始位置と終了位置の位置設定が行われる。

そして、図１０（Ａ）に示すように次のフレームスタート信号が入力する時刻ｔ１１で、シフトレジスタ１９ａによりシフトされて出力された、ランダムアクセスエリア１８の位置情報を示すパラレルデータが、同図（Ｃ）に模式的に示すように、保持レジスタ１９ｂにより保持される。その後、図１０（Ｄ）に模式的に示すように、フレームスタート信号入力終了後の時刻ｔ１２から保持レジスタ１９ｂからパラレルに出力される位置情報に基づいて、ランダムアクセスエリア１８の画素の読み出しを行うランダムアクセスが開始される。

なお、シフトレジスタ１９ａは、アクセスエリア制御回路１５からの開始位置と終了位置を示すアクセスエリア制御信号が入力された時のみ動作する。また、ランダムアクセスエリア１８の設定は１フレーム期間内で終了すればよいので、システムに使われるクロック周波数は、垂直シフトレジスタ２、水平シフトレジスタ４のクロック周波数より低い値でよい。この結果、ランダムアクセスエリア１８の設定時の消費電力は、垂直シフトレジスタ２、水平シフトレジスタ４のクロック周波数がシステムのクロック周波数と同じである従来の固体撮像素子のそれより抑えることができる。

次に、垂直方向の制御ブロックについて説明する。図１１（Ａ）は、図８中の垂直シフトレジスタ２の一例の構成を、その周辺回路部と共に示す図である。図１１（Ａ）に示すアクセスエリア制御回路１５と、垂直シフトレジスタ制御回路２０と、垂直シフトレジスタ２と、画素電極制御回路３とは、垂直方向の制御ブロックを構成している。この垂直方向の制御ブロックは、ランダムアクセスの読み出し時において行方向のエリア制御に関係する。

垂直シフトレジスタ制御回路２０は、図９と共に説明したように、シフトレジスタ２０ａ（図９の１９ａに相当）と保持レジスタ２０ｂ（図９の１９ｂに相当）とからなる。また、垂直シフトレジスタ２は、図１１に示すように、複数のフリップフロップ２ａ、２ｃと複数のスイッチ２ｄからなる。

この垂直方向の制御ブロックの動作について説明する。まず、外部からランダムアクセスの位置情報（読み出しのエリアに関する情報）を示すアクセス位置情報信号がアクセスエリア制御回路１５に入力される。アクセスエリア制御回路１５は、入力されたアクセス位置情報信号を、“読み出し開始行”と“読み出し終了行”のシリアルデータ（位置の情報は“１”と“０“の２値）であるアクセスエリア制御信号に変換し、そのアクセスエリア制御信号を、垂直シフトレジスタ制御回路２０に供給する。

垂直シフトレジスタ制御回路２０は、シリアルに入力された開始位置と終了位置を示した２ビットデータをシフトレジスタ２０ａによってＣＬＯＣＫ１に同期してシフトし、更にパラレルデータとして出力して保持レジスタ２０ｂに１フレーム周期のＣＬＯＣＫ２に同期して保持する。開始位置と終了位置の情報は、図１０で述べたようにランダムアクセスを行う１フレーム前にシフトレジスタ２０ａで転送され、次のフレームのＣＬＯＣＫ２で保持レジスタ２０ｂに保持され有効になる。

垂直シフトレジスタ２は、垂直ＯＢシフトレジスタ２ａと、垂直シフトレジスタ部２ｂとからなる。垂直シフトレジスタ部２ｂは、フリップフロップ２ｃと３端子の切替スイッチ２ｄとからなり、垂直シフトレジスタ制御回路２０内の保持レジスタ２０ｂから出力されるパラレルデータの値によって切替スイッチ２ｄを切り替える動作を行う。初めにフレームスタート信号は、垂直ＯＢシフトレジスタ２ａをシフトする。この垂直ＯＢシフトレジスタ２ａの区間は、図８の画素部１におけるｈ行目からｇ行目の垂直方向オプティカルブラックエリアに相当する。

切替スイッチ２ｄは、図１１（Ｂ）に示すように、共通端子２ｄ０を、３つの切替端子２ｄ１、２ｄ２、２ｄ３のうちいずれか一の切替端子に接続する構成である。切替端子２ｄ１は、垂直ＯＢシフトレジスタ２ａの最終段から出力されたスタートパルス信号（フレームスタート信号）が入力される。切替端子２ｄ２は、前段のフリップフロップ２ｃの出力信号、すなわちシフトされた信号が入力される。切替端子２ｄ３はＧＮＤに接続されている。共通端子２ｄ０は、選択接続した一の切替端子を次段のフリップフロップ２ｃの入力端子と画素電極制御回路３にそれぞれ入力する。

図１１（Ａ）において、垂直ＯＢシフトレジスタ２ａでシフトされたフレームスタート信号は、垂直シフトレジスタ部２ｂの切替スイッチ２ｄの切替端子２ｄ２に入力される。また、保持レジスタ２０ｂから出力されるパラレルデータの値によって切替スイッチ２ｄが切り替わる。このとき、保持レジスタ２０ｂに保持された開始位置“１”のデータ（２ビットの１ビット目が“１”のデータ）が供給される切替スイッチ２ｄは、垂直ＯＢシフトレジスタ２ａの最終段から出力されたフレームスタート信号を選択するように切り替わる（図１１（Ｂ）において、共通端子２ｄ０が切替端子２ｄ１に接続される。）。この結果、垂直方向のシフト開始位置（すなわち、ランダムアクセスの開始位置で、図８の画素部１のａ行目）が決まる。

また、保持レジスタ２０ｂから出力される２ビット値“０”のデータが供給される切替スイッチ２ｄは、前段のフリップフロップ２ｃの出力信号を選択して次段のフリップフロップ２ｃへ入力するように切り替わる（図１１（Ｂ）において、共通端子２ｄ０が切替端子２ｄ２に接続される。）。このときは、前段のフリップフロップ２ｃでシフトされたフレームスタート信号が切替スイッチ２ｄを通して次段のフリップフロップ２ｃへ転送されてシフトされる。

更に、保持レジスタ２０ｂに保持された終了位置“１”のデータ（２ビットの２ビット目が“１”のデータ）が供給される切替スイッチ２ｄは、垂直シフトレジスタ部２ｂの切替スイッチ２ｄをＧＮＤと接続する（図１１（Ｂ）において、共通端子２ｄ０が切替端子２ｄ３に接続される。）。このときは、保持レジスタ２０ｂに保持された終了位置“１”でフレームスタート信号のシフトが禁止され、シフトが終了する。この垂直方向のシフト終了位置は、垂直方向のシフト終了位置（すなわち、ランダムアクセスの終了位置で、図８の画素部１のｂ行目）を決める。

なお、全画素読み出しのときは、フレームスタート信号が垂直シフトレジスタ部２ｂの先頭のフリップフロップ２ｃから入力できるよう、保持レジスタ２０ｂに保持された“開始位置”のデータが供給される切替スイッチ２ｄを垂直シフトレジスタ部２ｂの先頭の切替スイッチに設定する。また、垂直シフトレジスタ部２ｂの最後のフリップフロップまでフレームスタート信号がシフトするよう、保持レジスタ２０ｂに保持された“終了位置”のデータが供給される切替スイッチ２ｄを垂直シフトレジスタ部２ｂの最終段の切替スイッチに設定する。

また、本実施の形態は読み出しの最小画素単位を１画素として説明しているが、先に述べたようにｍ行を割り切れる値（例えばα）の基本画素単位ブロックで構成した場合、垂直レジスタ制御回路２０のレジスタ数が、削減される（例えば、α行の基本画素単位ブロックの場合、レジスタの数は“ｍ／α”となり、シフトレジスタ２０ａ、保持レジスタ２０ｂの各１レジスタでα行分の画素を制御することができる。）。

次に、水平方向の制御ブロックについて説明する。図１２（Ａ）は、図８中の水平シフトレジスタ４の一例の構成を、その周辺回路部と共に示す図である。図１２（Ａ）に示すＣＤＳ回路５と、水平シフトレジスタ制御回路２２と、水平シフトレジスタ４と、出力スイッチ６と、アクセスエリア制御回路１５とは、水平方向の制御ブロックを構成している。この水平方向の制御ブロックは、ランダムアクセスの読み出し時において列方向のエリア制御に関係する。

水平シフトレジスタ制御回路２２は、図９と共に説明したように、シフトレジスタ２２ａ（図９の１９ａに相当）と保持レジスタ２２ｂ（図９の１９ｂに相当）とからなる。また、水平シフトレジスタ４は、図１２（Ａ）に示すように、複数のフリップフロップ４ａ,４ｃと複数のスイッチ４ｄとからなる。

スイッチ４ｄは、図１２（Ｂ）に示すように、共通端子４ｄ０を、３つの切替端子４ｄ１、４ｄ２、４ｄ３のうちいずれか一の切替端子に接続する構成である。切替端子４ｄ１は、水平ＯＢシフトレジスタ４ａの最終段から出力されたスタートパルス信号である水平方向スタート信号が入力される。切替端子４ｄ２は、前段のフリップフロップ４ｃの出力信号、すなわちシフトされた信号が入力される。切替端子４ｄ３はＧＮＤに接続されている。共通端子４ｄ０は、選択接続した一の切替端子を次段のフリップフロップ４ｃの入力端子と出力スイッチ６の制御端子にそれぞれ入力する。

この水平方向の制御ブロックの動作について説明する。まず、外部からランダムアクセスの位置情報（読み出しのエリアに関する情報）を示すアクセス位置情報信号がアクセスエリア制御回路１５に入力される。アクセスエリア制御回路１５は、入力されたアクセス位置情報信号を、“読み出し開始列”と“読み出し終了列”を示す２ビット幅のシリアルデータであるアクセスエリア制御信号に変換し、そのアクセスエリア制御信号を、水平シフトレジスタ制御回路２２に供給する。

水平シフトレジスタ制御回路２２は、入力された２ビット幅のシリアルデータをシフトレジスタ２２ａによってＣＬＯＣＫ１に同期してシフトし、更にパラレルデータとして出力して保持レジスタ２２ｂにＣＬＯＣＫ２に同期して一斉に保持する。開始位置と終了位置の情報は、図１０で述べたようにランダムアクセスを行う１フレーム前にシフトレジスタ２２ａで転送され、次のフレームスタート信号で保持レジスタ２２ｂに保持され有効になる。

水平シフトレジスタ４は、水平ＯＢシフトレジスタ４ａと、水平シフトレジスタ部４ｂとからなる。水平シフトレジスタ部４ｂは、フリップフロップ４ｃと切替スイッチ４ｄとからなり、水平シフトレジスタ制御回路２２内の保持レジスタ２２ｂの各段からパラレルに出力される２ビットデータの値によって切替スイッチ４ｄを切り替える動作を行う。また、水平スタート信号は、初めに水平ＯＢシフトレジスタ４ａをシフトする。この水平ＯＢシフトレジスタ４ａの区間は、図８の画素部１におけるｅ列目からｆ列目の水平方向オプティカルブラックエリアに相当する。

水平ＯＢシフトレジスタ４ａで右から左方向へシフトされて出力された水平方向スタート信号は、水平シフトレジスタ部４ｂの複数の切替スイッチ４ｄ（図１２（Ｂ）における切替スイッチ４ｄの切替端子４ｄ１）にそれぞれ入力される。また、保持レジスタ２２ｂから出力される２ビット幅のパラレルデータの値によって切替スイッチ４ｄが切り替わる。

このとき、保持レジスタ２２ｂに保持された開始位置“１”のデータ（２ビットの１ビット目が“１”のデータ）が供給される切替スイッチ４ｄは、水平ＯＢシフトレジスタ４ａの最終段から出力された水平方向スタート信号を選択するように切り替わる（図１２（Ｂ）において、共通端子４ｄ０が切替端子４ｄ１に接続される。）。この結果、水平方向のシフト開始位置（すなわち、ランダムアクセスの開始位置で、図８の画素部１のｄ列目）が決まる。

また、保持レジスタ２２ｂから出力される２ビット値“０”のデータが供給される切替スイッチ４ｄは、前段のフリップフロップ４ｃの出力信号を選択して次段のフリップフロップ４ｃへ入力するように切り替わる（図１２（Ｂ）において、共通端子４ｄ０が切替端子４ｄ２に接続される。）。このときは、前段のフリップフロップ４ｃでシフトされた水平方向スタート信号が切替スイッチ４ｄを通して次段のフリップフロップ４ｃへ転送されてシフトされる。

更に、保持レジスタ２２ｂに保持された終了位置“１”のデータ（２ビットの２ビット目が“１”のデータ）が供給される切替スイッチ４ｄは、垂直シフトレジスタ部４ｂの切替スイッチ４ｄをＧＮＤと接続する（図１２（Ｂ）において、共通端子４ｄ０が切替端子４ｄ３に接続される。）。このときは、保持レジスタ２２ｂに保持された終了位置“１”で水平方向スタート信号のシフトが禁止され、シフトが終了する。この水平方向のシフト終了位置は、水平方向のシフト終了位置（すなわち、ランダムアクセスの終了位置で、図８の画素部１のｃ列目）を決める。

なお、全画素読み出しのときは、水平方向スタート信号が水平シフトレジスタ部４ｂの先頭のフリップフロップ４ｃから入力できるよう、保持レジスタ２２ｂに保持された“開始位置”のデータが供給される切替スイッチ４ｄを水平シフトレジスタ部４ｂの先頭の切替スイッチに設定する。また、水平シフトレジスタ部４ｂの最後のフリップフロップまで水平方向スタート信号がシフトするよう、保持レジスタ２２ｂに保持された“終了位置”のデータが供給される切替スイッチ４ｄを水平シフトレジスタ部４ｂの最終段の切替スイッチに設定する。

また、本実施の形態では、読み出しの最小画素単位を１画素として説明しているが、先に述べたようｎ列を割り切れる値（例えばβ）の基本画素単位ブロックで構成した場合、水平レジスタ制御回路２２のレジスタ数が削減される（例えば、β列の基本画素単位ブロックの場合、レジスタの数は“ｎ／β”で、シフトレジスタ２２ａ、保持レジスタ２２ｂ各１レジスタでβ個の画素を制御することができる。）。

以上のように、本実施の形態では、垂直シフトレジスタ制御回路２０及び水平シフトレジスタ制御回路２２を用いることで、複雑な画像処理回路を必要とすることなくランダムアクセスの読み出しが可能であるという効果が得られる。更に、本実施の形態では、ランダムアクセス時には、垂直シフトレジスタ２と水平シフトレジスタ４とは、いずれもランダムアクセスエリア１８を示すｄ列目からｃ列目までと、ａ行目からｂ行目までの間でのみしかシフト動作を行わないため、垂直シフトレジスタ２と水平シフトレジスタ４とが全段のシフト動作をそれぞれ行う第１の実施の形態に比べて、より一層読み出し動作を高速化できる。

次に、本実施の形態のもう一つの特徴であるランダムアクセスに対応したオプティカルブラック情報の読み出しについて説明する。固体撮像素子におけるノイズ（例えば固定パターンノイズ等）を画像処理回路９で除去するには、基準値すなわち図８において破線で囲まれたオプティカルブラックエリア２５からオプティカルブラック情報を読み出す必要がある。

本実施の形態の固体撮像素子２００は、ランダムアクセス時、ランダムアクセスエリア１８に対応するオプティカルブラック情報を、ランダムアクセスエリア１８の各画素からの映像信号と同時に読み出すことができる。図１３は、ランダムアクセスエリアとオプティカルブラックエリアとの関係を示す。図１３において、ランダムアクセスエリア１８の読み出し時、ノイズ（固定パターン）除去の処理に必要なオプティカルブラック情報は、垂直方向オプティカルブラックエリア２６と水平方向オプティカルブラックエリア２７のオプティカルブラック情報である。

水平方向オプティカルブラックエリア２７は、（ｇ−ｈ）行×（ｃ−ｄ）列で定義される。水平方向オプティカルブラックエリア２７の垂直方向（ｇ−ｈ）行は、垂直シフトレジスタ２内の垂直ＯＢシフトレジスタ２ａにより決まり、水平方向（ｃ−ｄ）列は、水平シフトレジスタ制御回路２２で定義されたランダムアクセス開始位置と終了位置を基に動作する水平シフトレジスタ４のシフトの範囲によって決まる。

また、垂直方向オプティカルブラックエリア２６は、（ｂ−ａ）行×（ｆ−ｅ）列で定義される。垂直方向オプティカルブラックエリア２６の垂直方向（ｂ−ａ）行は、垂直シフトレジスタ制御回路２０で定義されたランダムアクセス開始位置と終了位置を基に動作する垂直シフトレジスタ２のシフトの範囲で決まり、水平方向（ｆ−ｅ）列は、水平シフトレジスタ４の水平ＯＢシフトレジスタ４ａによって決まる。以上のようにして、ランダムアクセスエリア１８が決まれば、それに対応する水平方向・垂直方向オプティカルブラックエリア２７、２６も同時に決まる。

図１４は、本実施の形態の固体撮像素子２００のオプティカルブラック情報を含めたランダムアクセスのタイミングチャートを示す。図１４（Ａ）〜（Ｇ）と同図（Ｋ）、（Ｌ）が垂直方向のタイミングチャート、同図（Ｈ）〜（Ｊ）と同図（Ｍ）、（Ｎ）が水平方向のタイミングチャートを示す。

まず、垂直方向のタイミングについて説明する。全画素読み出しの場合は、図１４（Ａ）に示すフレームスタート信号は、同図（Ｂ）に示すように垂直シフトレジスタ２のすべてのレジスタをシフトする。

一方、ランダムアクセスの場合、垂直シフトレジスタ２は、図１３に示したｈ行〜ｇ行の垂直方向オプティカルブラックエリア２７のオプティカルブラック情報と、読み出し開始位置（ａ行目）と読み出し終了位置（ｂ行目）によって定義されたランダムアクセスエリア１８に対応する垂直方向の範囲でシフトしたフレームスタート信号を出力する。ここで、ランダムアクセスエリア１８に対応する垂直方向の範囲は、垂直シフトレジスタ制御回路２０から垂直シフトレジスタ２へ出力される図１４（Ｃ）に示す読み出し開始位置（ａ行目）と、同図（Ｄ）に示す読み出し終了位置（ｂ行目）とを示す信号で決まる。これにより、垂直シフトレジスタ２は、図１４（Ｅ）に示すタイミングでシフトしたオプティカルブラック情報とフレームスタート信号とを出力する。

水平方向のタイミングも垂直方向のタイミングと同様である。すなわち、全画素読み出しの場合、図１４（Ｆ）に示す水平方向スタート信号は、同図（Ｇ）に示すように水平シフトレジスタ４のすべてのレジスタをシフトする。

一方、ランダムアクセスの場合、水平シフトレジスタ４は、図１３に示したｅ列〜ｆ列の水平方向のオプティカルブラックエリア２６のオプティカルブラック情報と、読み出し開始位置（ｄ列目）と読み出し終了位置（ｃ列目）によって定義されたランダムアクセスエリア１８に対応する水平方向の範囲でシフトした水平方向スタート信号を出力する。ここで、ランダムアクセスエリア１８に対応する水平方向の範囲は、水平シフトレジスタ制御回路２２から水平シフトレジスタ４へ出力される図１４（Ｈ）に示す読み出し開始位置（ｄ列目）と、同図（Ｉ）に示す読み出し終了位置（ｃ列目）とを示す信号で決まる。これにより、水平シフトレジスタ４は、図１４（Ｊ）に示すタイミングでシフトしたオプティカルブラック情報と水平方向スタート信号とを出力する。

上記のタイミングから垂直方向の１フレームの全画素読み出しの期間は図１４（Ｋ）に示され、ランダムアクセス時に必要な１フレームの期間はランダムアクセスエリア１８の垂直方向の映像データ量に対応した図１４（Ｌ）に示す期間である。同様に、水平方向の１ラインの全画素読み出しの期間は図１４（Ｍ）に示され、ランダムアクセス時に必要な１ラインの期間はランダムアクセスエリア１８の水平方向の映像データ量に対応した図１４（Ｎ）に示す期間である。すなわち、本実施の形態によれば、垂直・水平のスタート信号の周期が、ランダムアクセス時の映像データ量に依存するため、ランダムアクセス時は従来に比べて高速に画素データを読み出すことができる。

再び図８に戻って説明する。ランダムアクセスで画素部１の各画素から読み出された映像信号は、ＣＤＳ回路５でノイズ低減処理を受け、更に出力スイッチ６で選択された後、ＡＤコンバータ８を通して画像処理回路９に入力される。ランダムアクセス時には、本実施の形態では従来例と異なり、ランダムアクセスエリア１８の映像信号だけを画素部１から読み出しているため、画像処理回路９において、ランダムアクセスを実現するために全画素データ保持用のフレームメモリ、及び切り出しの処理を行うための回路を用意する必要がなく、画像処理回路９の回路規模を縮小できる。

また、アクセス位置情報信号は、アクセスエリア制御回路１５に入力されるだけでなく、画像処理回路９にも入力される。画像処理回路９は、このアクセス位置情報信号を当該画像処理回路９にて読み出す画素データの並び替え（映像復元）のための情報として用いる。

このように、本実施の形態の固体撮像素子２００によれば、画素部１のうちランダムアクセスエリア１８の各画素からの映像信号を読み出す際に、垂直シフトレジスタ２と水平シフトレジスタ４とは、いずれもランダムアクセスエリア１８の範囲でのみしかシフト動作を行わないため、垂直シフトレジスタ２と水平シフトレジスタ４とが全段のシフト動作をそれぞれ行う第１の実施の形態に比べて、より一層読み出し動作を高速化できると共に、低消費電力を実現することができる。

更に、本実施の形態の固体撮像素子２００によれば、ランダムアクセスエリア１８に対応したオプティカルブラックエリア２６、２７の遮光された各画素から、ランダムアクセスエリア１８の各画素の映像信号読み出しと同時にオプティカルブラック情報の読み出しを行っているので、ノイズ成分除去のための基準値であるオプティカルブラック情報を、除去対象のノイズ成分を含む映像信号と共にリアルタイムで読み出すことができ、より高精度のノイズ成分除去ができ、また、従来必要であったオプティカルブラック信号を常時保持するためのメモリを不要にできる。

なお、本発明は以上の実施の形態に限定されるものではなく、例えば、画素部１を構成する複数の画素の信号出力用トランジスタは、ゲート電極がリング状でないトランジスタであってもよい。

本発明の固体撮像素子の第１の実施の形態の概略図である。 図１中のアクセスエリア制御回路及びシフトレジスタ制御回路の一実施の形態の回路図である。 図２のアクセスエリア制御回路の動作説明用タイミングチャートである。 図１中の垂直シフトレジスタの一例の構成を、その周辺回路部と共に示す図である。 図１中の水平シフトレジスタの一例の構成を、その周辺回路部と共に示す図である。 ランダムアクセスエリアとオプティカルブラックエリアとの関係の一例を示す図である。 図１の固体撮像素子のオプティカルブラックを含めたランダムアクセスのタイミングチャートである。 本発明の固体撮像素子の第２の実施の形態の概略図である。 図８中のシフトレジスタ制御回路の一実施の形態の構成図である。 図９の動作説明用タイミングチャートである。 図８中の垂直シフトレジスタの一例の構成を、その周辺回路部と共に示す図である。 図８中の水平シフトレジスタの一例の構成を、その周辺回路部と共に示す図である。 ランダムアクセスエリアとオプティカルブラックエリアとの関係の一例を示す図である。 図８の固体撮像素子のオプティカルブラックを含めたランダムアクセスのタイミングチャートである。 本発明の固体撮像素子の要部の一例の具体的回路図である。 図１５の動作説明用タイミングチャートである。 一般的な撮像素子を示す概略図である。 従来の撮像素子の動作を示すタイミングチャートである。 カウンタを用いたランダムアクセス回路である。 カウンタを用いたランダムアクセス時のタイミングチャートである。

符号の説明

１ 画素部
２ 垂直シフトレジスタ
２ａ 垂直ＯＢシフトレジスタ
２ｂ、４ｂ シフトレジスタ
２ｃ、４ｃ フリップフロップ
２ｄ、４ｄ スイッチ
３ 画素電極制御回路
４ 水平シフトレジスタ
４ａ 水平ＯＢシフトレジスタ
５ ＣＤＳ回路
６ 出力スイッチ
７ 出力ポート
８ ＡＤコンバータ
９ 画像処理回路
１４ スタート信号発生回路
１５、３０ アクセスエリア制御回路
１８ ランダムアクセスエリア
１９、３３ シフトレジスタ制御回路
１９ａ、３０ａ シフトレジスタ
１９ｂ、３０ｂ 保持レジスタ
２０、３１ 垂直シフトレジスタ制御回路
２２、３２ 水平シフトレジスタ制御回路
２６ ランダムアクセス時の垂直方向オプティカルブラックエリア
２７ ランダムアクセス時の水平方向オプティカルブラックエリア
１００、２００ 固体撮像素子

Claims (4)

1. 複数の画素が二次元マトリクス状に配置された画素部に対して、行方向の各画素を選択するための信号を出力する垂直シフトレジスタと、
   前記画素部に対して、列方向の各画素を選択するための信号を出力する水平シフトレジスタと、
   所望のランダムアクセス領域を指示するアクセス位置情報信号に基づいて、前記ランダムアクセス領域の画素の読み出し開始時より少なくとも１フレーム前に、前記画素部の前記ランダムアクセス領域に対応する前記列方向に平行な方向である垂直方向の区間を設定して保持すると共に、前記画素部の前記ランダムアクセス領域に対応する前記行方向に平行な方向である水平方向の区間を設定して保持するアクセスエリア制御手段と、
   ランダムアクセス時に、前記アクセスエリア制御手段により設定保持された前記垂直方向の区間に対応した前記画素部の行方向の区間の各画素を、前記垂直シフトレジスタにおいて全画素読み出し時と同様に全段シフト動作を行って得られた前記垂直シフトレジスタからの信号に基づいて行単位で選択させる垂直方向制御手段と、
   ランダムアクセス時に、前記アクセスエリア制御手段により設定保持された前記水平方向の区間に対応した前記画素部の列方向の区間の各画素を、前記水平シフトレジスタにおいて全画素読み出し時と同様に全段シフト動作を行って得られた前記水平シフトレジスタからの信号に基づいて列単位で選択させる水平方向制御手段と、
   前記垂直方向制御手段及び前記水平方向制御手段によりそれぞれ選択された、前記ランダムアクセス領域の画素からの読み出し信号を、前記アクセス位置情報信号に基づいて並び替えて映像復元を行う画像処理手段と
   を有することを特徴とする固体撮像素子。
2. 前記画素部は、画像を表示するための表示エリアと、前記表示エリアの外側に、水平方向に配置された水平方向オプティカルブラックエリアと、垂直方向に配置された垂直方向オプティカルブラックエリアとを備えており、
   前記水平方向オプティカルブラックエリアの垂直方向の画素は、前記垂直方向制御手段による前記画素部の行方向の区間の各画素の選択開始の直前に、前記垂直シフトレジスタからの信号により選択され、前記水平方向オプティカルブラックエリアの水平方向の画素は、前記水平方向制御手段による前記画素部の列方向の区間の各画素の選択時に選択されて、前記水平方向オプティカルブラックエリアの各画素から水平方向オプティカルブラック情報が読み出され、
   前記垂直方向オプティカルブラックエリアの水平方向の画素は、前記水平方向制御手段による前記画素部の列方向の区間の各画素の選択開始の直前に、前記水平シフトレジスタからの信号により選択され、前記垂直方向オプティカルブラックエリアの垂直方向の画素は、前記垂直方向制御手段による前記画素部の行方向の区間の各画素の選択時に選択されて、前記垂直方向オプティカルブラックエリアの各画素から垂直方向オプティカルブラック情報が読み出されることを特徴とする請求項１記載の固体撮像素子。
3. 所望のランダムアクセス領域を指示するアクセス位置情報信号に基づいて、前記ランダムアクセス領域の画素の読み出し開始時より少なくとも１フレーム前に、複数の画素が二次元マトリクス状に配置された画素部の前記ランダムアクセス領域に対応する垂直方向の区間を設定保持すると共に、前記画素部の前記ランダムアクセス領域に対応する水平方向の区間を設定保持する第１のステップと、
   前記第１のステップにより設定保持された前記垂直方向の区間に対応した前記画素部の行方向の区間の各画素を、全画素読み出し時と同様に全段シフト動作を行って得られた垂直シフトレジスタからの信号に基づいて行単位で選択すると共に、前記第１のステップにより設定保持された前記水平方向の区間に対応した前記画素部の列方向の区間の各画素を、全画素読み出し時と同様に全段シフト動作を行って得られた水平シフトレジスタからの信号に基づいて列単位で選択する第２のステップと、
   前記第２のステップによりそれぞれ選択された前記ランダムアクセス領域の画素の読み出し信号を、前記アクセス位置情報信号に基づいて並び替えて映像復元を行う第３のステップと
   を含むことを特徴とする固体撮像素子の駆動方法。
4. 前記画素部は、画像を表示するための表示エリアと、前記表示エリアの外側に、水平方向に配置された水平方向オプティカルブラックエリアと、垂直方向に配置された垂直方向オプティカルブラックエリアとを備えており、
   前記第２のステップは、
   前記水平方向オプティカルブラックエリアの垂直方向の画素を前記垂直シフトレジスタからの信号により選択した後、前記第１のステップにより設定保持された前記垂直方向の区間に対応した前記画素部の行方向の区間の各画素と、同じ行位置にある前記垂直方向オプティカルブラックエリアの垂直方向の画素とを前記垂直シフトレジスタからの信号に基づいて行単位で選択する垂直方向画素選択ステップと、
   前記垂直方向オプティカルブラックエリアの水平方向の画素を前記水平シフトレジスタからの信号により選択した後、前記第１のステップにより設定保持された前記水平方向の区間に対応した前記画素部の列方向の区間の各画素と、同じ列位置にある前記水平方向オプティカルブラックエリアの水平方向の画素とを前記水平シフトレジスタからの信号に基づいて列単位で選択する水平方向画素選択ステップと
   を含むことを特徴とする請求項３記載の固体撮像素子の駆動方法。

Images