JP5113076B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5113076B2
JP5113076B2 JP2008544598A JP2008544598A JP5113076B2 JP 5113076 B2 JP5113076 B2 JP 5113076B2 JP 2008544598 A JP2008544598 A JP 2008544598A JP 2008544598 A JP2008544598 A JP 2008544598A JP 5113076 B2 JP5113076 B2 JP 5113076B2
Authority
JP
Japan
Prior art keywords
semiconductor device
type
region
reverse
mesa region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008544598A
Other languages
English (en)
Other versions
JPWO2009034658A1 (ja
Inventor
伸治 九里
瑞枝 北田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of JPWO2009034658A1 publication Critical patent/JPWO2009034658A1/ja
Application granted granted Critical
Publication of JP5113076B2 publication Critical patent/JP5113076B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Description

本発明は、半導体装置に関する。
図１７は、従来の半導体装置８００の断面図である。従来の半導体装置８００は、図１７に示すように、ｎ＋型カソード層８１０と、ｎ＋型カソード層８１０の第１主面側に位置するｎ−型ドリフト層８１２と、ｎ−型ドリフト層８１２の第１主面側に位置するｐ型アノード層８１４とを備える伝導度変調型の半導体装置（ＰｉＮダイオード）である（例えば、特許文献１参照。）。
なお、符号８１６は、ｎ＋型カソード層８１０の第２主面側に位置するカソード電極を示し、符号８１８は、ｐ型アノード層８１４の第１主面側に位置するアノード電極を示す。また、本明細書中、第１主面とは、半導体装置におけるｐ型アノード層側の主面のことをいい、第２主面とは、半導体装置におけるｎ＋型カソード層側の主面のことをいう。
このため、従来の半導体装置８００によれば、ｐ型アノード層８１４（Ｐ）とｎ＋型カソード層８１０（Ｎ）との間に高抵抗のｎ−型ドリフト層８１２（ｉ）を挟んだＰｉＮ構造を有することにより、逆方向バイアス時には、電圧を高抵抗のｎ−型ドリフト層８１２で受けるために高い逆方向耐圧Ｖ（ＢＲ）が得られ、順方向バイアス時には、ｐ型アノード層８１４からｎ−型ドリフト層８１２に注入される少数キャリアとしての正孔がｎ−型ドリフト層８１２の伝導度を高めるために順方向降下電圧ＶＦがあまり高くならないという特徴を有する。このため、従来の半導体装置８００は、高耐圧ダイオードとして幅広く使用されている。
ところで、従来の半導体装置８００よりも逆方向回復時間ｔｒｒをさらに短くすることができる半導体装置が知られている。図１８は、そのような従来の半導体装置９００の断面図である。従来の半導体装置９００は、図１８に示すように、従来の半導体装置８００と同様に、ｎ＋型カソード層９１０と、ｎ＋型カソード層９１０の第１主面側に位置するｎ−型ドリフト層９１２と、ｎ−型ドリフト層９１２の第１主面側に位置するｐ型アノード層９１４とを備える伝導度変調型の半導体装置（ＰｉＮダイオード）である。但し、従来の半導体装置９００においては、従来の半導体装置８００とは異なり、金や白金といった重金属の拡散や電子線やプロトンといった粒子線の照射によって欠陥９２０が導入され、ｎ−型ドリフト層９１２における正孔のライフタイムτｐが短くされている（例えば、特許文献１参照。）。
このため、従来の半導体装置９００によれば、ｎ−型ドリフト層９１２における正孔のライフタイムτｐが短くされているため、従来の半導体装置８００よりも、逆方向回復時間ｔｒｒを短くすることができる。
特開２０００−３２３４８８号公報（従来の技術欄）
しかしながら、従来の半導体装置９００においては、ｎ−型ドリフト層９１２における正孔のライフタイムτｐが短くされているため、正孔の拡散長Ｌｐ（但し、Ｌｐ＝√（２×Ｄｐ（拡散定数）×τｐ）。）が短く、順方向バイアス時にｎ−型ドリフト層９１２中に十分な量の正孔を蓄積することができない。このため、十分な伝導度変調を起こすことができず、順方向降下電圧ＶＦが高くなってしまう。その一方で、ｎ−型ドリフト層９１２における正孔のライフタイムτｐが長いままだと、逆方向回復時間ｔｒｒを短くすることができない。すなわち、従来の半導体装置９００においては、逆方向回復時間ｔｒｒと順方向降下電圧ＶＦとの間にはトレードオフの関係があり、逆方向回復時間ｔｒｒを短くすることと順方向降下電圧ＶＦを低減することとを両立できないという問題点がある。
この問題点について、図１９〜図２１を用いて説明する。図１９は、従来の半導体装置９００において正孔のライフタイムτｐを変化させたときの深さ方向のキャリア濃度分布をシミュレーションにより求めた結果を示す図である。図１９中、実線は正孔の濃度分布を示し、破線は電子の濃度分布を示す。また、図１９中、符号ｃ１は正孔のライフタイムτｐが１×１０−５秒（１０μｓ）のときのキャリア濃度分布を示し、符号ｃ２は正孔のライフタイムτｐが１×１０−６秒（１μｓ）のときのキャリア濃度分布を示し、符号ｃ３は正孔のライフタイムτｐが１×１０−７秒（１００ｎｓ）のときのキャリア濃度分布を示し、符号ｃ４は正孔のライフタイムτｐが１×１０−８秒（１０ｎｓ）のときのキャリア濃度分布を示す。
図２０は、従来の半導体装置９００において正孔のライフタイムτｐを変化させたときの、正孔の拡散長Ｌｐ及び順方向降下電圧ＶＦをシミュレーションにより求めた結果を示す図である。図２０中、実線は正孔の拡散長Ｌｐを示し、破線はｎ−型ドリフト層９１２の厚さ（５０μｍ）を示し、一点鎖線は順方向降下電圧ＶＦを示す。図２０中、符号ｃ１は正孔のライフタイムτｐが１×１０−５秒のときの結果を示し、符号ｃ２は正孔のライフタイムτｐが１×１０−６秒のときの結果を示し、符号ｃ３は正孔のライフタイムτｐが１×１０−７秒のときの結果を示し、符号ｃ４は正孔のライフタイムτｐが１×１０−８秒のときの結果を示す。
図２１は、従来の半導体装置９００において正孔のライフタイムτｐを変化させたときの、逆方向回復時間ｔｒｒと順方向降下電圧ＶＦとの関係をシミュレーションにより求めた結果を示す図である。図２１中、符号ｃ１は正孔のライフタイムτｐが１×１０−５秒のときの関係を示し、符号ｃ２は正孔のライフタイムτｐが１×１０−６秒のときの関係を示し、符号ｃ３は正孔のライフタイムτｐが１×１０−７秒のときの関係を示し、符号ｃ４は正孔のライフタイムτｐが１×１０−８秒のときの関係を示す。
なお、図１９〜図２１においては、従来の半導体装置９００として、ｎ−型ドリフト層９１２の厚さが５０μｍ、ｐ型アノード層９１４の深さが５μｍ、ｎ＋型カソード層９１０の不純物濃度が２×１０１９ｃｍ−３、ｎ−型ドリフト層９１２の不純物濃度が２×１０１４ｃｍ−３、ｐ型アノード層９１４の不純物濃度が３×１０１６ｃｍ−３である半導体装置を用いた。
従来の半導体装置９００においては、図１９からもわかるように、正孔のライフタイムτｐを短かくしていくと（１×１０−５秒（ｃ１）→１×１０−６秒（ｃ２）→１×１０−７秒（ｃ３）→１×１０−８秒（ｃ４））、正孔のライフタイムτｐが１×１０−７秒よりも短くなったあたりから、ｎ−型ドリフト層９１２に蓄積される正孔の濃度が大幅に低くなっていく。
また、従来の半導体装置９００においては、図２０からもわかるように、正孔のライフタイムτｐを短くしていくと（１×１０−５秒（ｃ１）→１×１０−６秒（ｃ２）→１×１０−７秒（ｃ３）→１×１０−８秒（ｃ４））、それに伴って、正孔の拡散長Ｌｐが短くなる。また、正孔のライフタイムτｐが１×１０−７秒よりも短くなったあたりから（すなわち、正孔の拡散長Ｌｐが１４μｍよりも短くなったあたり）から、順方向降下電圧ＶＦが大幅に高くなっていく。
その結果、従来の半導体装置９００においては、図２１からもわかるように、逆方向回復時間ｔｒｒと順方向降下電圧ＶＦとの間にはトレードオフの関係が生じ、逆方向回復時間ｔｒｒを短くすることと順方向降下電圧ＶＦを低減することとを両立できないのである。なお、上記問題は、半導体装置のｎとｐとの関係が逆になっても同様に見られる問題である。
そこで、本発明は上記のような問題を解決するためになされたもので、逆方向回復時間ｔｒｒと順方向降下電圧ＶＦとの間にあるトレードオフの関係を改善し、逆方向回復時間ｔｒｒを短くすることと順方向降下電圧ＶＦを低減することとを両立可能な半導体装置及びその製造方法を提供することを目的とする。
［１］本発明の半導体装置は 第１導電型の第１半導体層と、前記第１半導体層の第１主面側に位置し、前記第１半導体層よりも低濃度の第１導電型不純物を含有する第１導電型の第２半導体層と、前記第２半導体層の第１主面側に位置する第２導電型の第３半導体層とを備える伝導度変調型の半導体装置において、前記第３半導体層の第１主面側から前記第３半導体層の深さよりも深くかつ所定の幅と間隔とをもって形成された複数のトレンチにおける、それぞれの内部に第２導電型の半導体材料が充填された構造を有する複数の第２導電型のトレンチ領域をさらに備え、前記第２半導体層のうち隣り合う前記トレンチ領域に挟まれた領域（以下、メサ領域という。）の幅をＷｍとし、前記メサ領域における少数キャリアの拡散長をＬｐとしたとき、以下の式（１）を満たすことを特徴とする。
Ｌｐ＞Ｗｍ／２ ・・・ （１）
このため、本発明の半導体装置によれば、トレンチ領域とメサ領域とが隣り合うように交互に配置されたいわゆる並列ｐｎ構造を有することとなるため、順方向バイアス時に、少数キャリアがトレンチ領域からもメサ領域に注入されるようになる。そして、本発明の半導体装置によれば、少数キャリアの拡散長Ｌｐがメサ領域の幅Ｗｍの半分を超える値を有するため、トレンチ領域から注入された少数キャリアを少数キャリアの消滅前にメサ領域の全域に拡散させることが可能となり、その結果メサ領域の全域に十分な量の少数キャリアを蓄積することが可能となる。その結果、順方向バイアス時に、十分な伝導度変調を起こすことが可能となり、順方向降下電圧ＶＦが大幅に高くなってしまうのを抑制することが可能となる。
また、本発明の半導体装置によれば、メサ領域の幅Ｗｍを十分に狭く設定すれば、メサ領域中における少数キャリアの蓄積量を高い値に確保したまま、少数キャリアの拡散長Ｌｐを十分に短く設定することが可能となる。このため、少数キャリアのライフタイムτｐを十分に短くすることが可能となり、ひいては逆方向回復時間ｔｒｒを短くすることが可能となる。
その結果、本発明の半導体装置は、逆方向回復時間ｔｒｒと順方向降下電圧ＶＦとの間にあるトレードオフの関係を改善し、逆方向回復時間ｔｒｒを短くすることと順方向降下電圧ＶＦを低減することとを両立可能な半導体装置となる。
［２］本発明の半導体装置においては、前記メサ領域における第１導電型不純物の不純物濃度をＮｄとしたとき、以下の式（２）をさらに満たすことが好ましい。
Ｎｄ≦４．６×１０１４ｃｍ−３ ・・・ （２）
ところで、一般に並列ｐｎ構造を有する半導体装置においては、トレンチ領域に含まれる第２導電型の総不純物量とメサ領域に含まれる第１導電型の総不純物量とを略同一量にしてチャージバランスを取っておけば、逆方向バイアス時にはｐｎ接合から横方向に空乏層が延びて縦方向に厚い空乏層が形成されるため、高い逆方向耐圧Ｖ（ＢＲ）を得ることができる。このため、メサ領域における第１導電型不純物の不純物濃度Ｎｄを従来の半導体装置におけるｎ−型ドリフト層の場合よりも高くすることにより、低いオン電圧を実現しながら高い逆方向耐圧Ｖ（ＢＲ）を得ることが可能である。
しかしながら、本発明の発明者らは、上記の考え方とは逆に、メサ領域における第１導電型不純物の不純物濃度Ｎｄを従来の半導体装置の場合と同様に低く設定することに思い至った。そのようにしたとしても、半導体装置が伝導度変調型の半導体装置であれば、伝導度変調により低いオン電圧を実現することができるからである。
そこで、本発明の半導体装置においては、上記の式（１）を満たした上で、メサ領域における第１導電型不純物の不純物濃度Ｎｄを、上記の式（２）を満足するように、従来の半導体装置の場合と同様に低く設定することとした。このため、本発明の半導体装置によれば、伝導度変調型の半導体装置であるため、メサ領域における第１導電型不純物の不純物濃度Ｎｄを従来の半導体装置の場合と同様に低く設定したとしても、低いオン電圧を実現することができる。また、本発明の半導体装置によれば、上記のように第１導電型不純物の不純物濃度Ｎｄを従来の半導体装置におけるｎ−型ドリフト層の場合と同様に低く設定してあるため、チャージバランスが崩れた場合であっても、従来の半導体装置の場合と同等の逆方向耐圧Ｖ（ＢＲ）（例えばＶ（ＢＲ）＝６００Ｖ）を得ることが可能となる。その結果、本発明の半導体装置は、製造マージンが高く、設計の冗長度の高い半導体装置となる。
なお、上記の式（２）は、半導体装置が従来のＰｉＮダイオード構造を有する半導体装置である場合において、逆方向耐圧Ｖ（ＢＲ）と、半導体材料のバンドギャップＥｇと、ｎ−型ドリフト層におけるｎ型不純物の不純物濃度Ｎｄとの関係を示す式（２−１）に、必要な逆方向耐圧Ｖ（ＢＲ）＝６００Ｖと、及びシリコンのバンドギャップＥｇ＝１．１ｅＶとを入力して得られる不等式である。
Ｖ（ＢＲ）＝６０（Ｅｇ／１．１）１．５（Ｎｄ／１０１６）−０．７５ ・・・ （２−１）
［３］本発明の半導体装置においては、第１導電型不純物の不純物濃度Ｎｄは、所望の逆方向耐圧Ｖ（ＢＲ）と、用いる半導体材料のバンドギャップＥｇとを以下の式（３）に代入したときに得られるＮｄ０よりも小さい値を有することが好ましい。
Ｖ（ＢＲ）＝６０（Ｅｇ／１．１）１．５（Ｎｄ０／１０１６）−０．７５ ・・・ （３）
ところで、上記の式（２−１）からわかるように、第１導電型不純物の不純物濃度Ｎｄの上限値は、用いる半導体材料の種類と、逆方向耐圧Ｖ（ＢＲ）の値とに依存して変化する。従って、上記［３］のように構成することにより、用いる半導体材料の種類と、逆方向耐圧Ｖ（ＢＲ）の値に応じて許容される範囲から、最適な第１導電型不純物の不純物濃度Ｎｄを選択することが可能となる。
［４］本発明の半導体装置においては、前記メサ領域における第１導電型不純物の不純物濃度Ｎｄと前記メサ領域の幅Ｗｍとを積算して得られる前記メサ領域のチャージ量をＱｎとし、前記トレンチ領域における第２導電型不純物の不純物濃度Ｎａと前記トレンチ領域の幅Ｗｔとを積算して得られる前記トレンチ領域のチャージ量をＱｐとし、前記メサ領域のチャージ量Ｑｎと前記トレンチ領域のチャージ量Ｑｐとのうち小さい方のチャージ量をＱとしたとき、以下の式（４）をさらに満たすことが好ましい。
Ｑ≦５×１０１１ｃｍ−２ ・・・ （４）
ところで、並列ｐｎ構造を有する半導体装置においては、チャージバランスが崩れた場合に、トレンチ領域及びメサ領域におけるキャリア濃度の不均衡に起因して逆バイアス時に空乏層中に強電界部分が発生するため、逆方向耐圧Ｖ（ＢＲ）が低下する傾向にある。
しかしながら、本発明の半導体装置においては、上記のようにチャージ量Ｑを比較的小さなものとしているため、チャージバランスが崩れた場合であっても、トレンチ領域及びメサ領域におけるキャリア濃度の不均衡の絶対値は小さいものとなる。このため、逆バイアス時に空乏層中に強電界部分が発生するのが抑制されるため、逆方向耐圧Ｖ（ＢＲ）の低下を抑制することが可能となる。その結果、チャージバランスが崩れた場合であっても、逆方向バイアス時に十分に高い逆方向耐圧Ｖ（ＢＲ）を得ることができるようになるため、本発明の半導体装置は、製造マージンが高く、設計の冗長度の高い半導体装置となる。
［５］本発明の半導体装置においては、以下の式（５）をさらに満たすことが好ましい。
Ｑｐ≠Ｑｎ ・・・ （５）
このように、本発明の半導体装置においては、上記のようにチャージバランスをあえて崩しているため、後述する試験例からも明らかとなるが、逆方向バイアス時におけるブレークダウン後の逆方向電圧−逆方向電流特性（ＶＲ−ＩＲ特性）が正性抵抗を示すようになり、本発明の半導体装置は、破壊耐量の高い半導体装置となる。
［６］本発明の半導体装置においては、以下の式（６）をさらに満たすことが好ましい。
Ｑｐ＞Ｑｎ ・・・ （６）
このように、本発明の半導体装置においては、上記のようにＱｐをＱｎよりも大きくしているため、後述する試験例からも明らかとなるが、逆方向バイアス時におけるブレークダウン後の逆方向電圧−逆方向電流特性が正性抵抗を示し、かつ、高い逆方向耐圧Ｖ（ＢＲ）を示す範囲が広くなり、本発明の半導体装置は、逆方向耐圧Ｖ（ＢＲ）が高く破壊耐量の高い半導体装置となる。
［７］本発明の半導体装置においては、以下の式（７）をさらに満たすことが好ましい。
Ｑｐ≧１．１５×Ｑｎ ・・・ （７）
このように、本発明の半導体装置においては、上記のようにＱｐとＱｎとの関係を規定しているため、後述する試験例からも明らかとなるが、上記の式（４）を満たす半導体装置のうち、逆方向耐圧Ｖ（ＢＲ）に関して最もマージンの狭いＱ＝５×１０１１ｃｍ−２の場合においても、高い逆方向耐圧Ｖ（ＢＲ）を示す範囲内で、逆方向バイアス時におけるブレークダウン後の逆方向電圧−逆方向電流特性が正性抵抗を示すようになり、本発明の半導体装置は、逆方向耐圧Ｖ（ＢＲ）が高く破壊耐量の高い半導体装置となる。
［８］本発明の半導体装置においては、前記第２半導体層の厚さをｔとし、前記トレンチ領域の深さをｄとしたとき、以下の式（８）を満たすことが好ましい。
ｔ＞ｄ＞ｔ／２ ・・・ （８）
このため、本発明の半導体装置によれば、トレンチ領域の深さｄが第２半導体層の厚さｔの半分よりも大きな値を有するため、メサ領域の厚さが第２半導体層の厚さｔの半分を超えるようになり、順方向バイアス時に十分な伝導度変調を起こすことが可能となる。
また、本発明の半導体装置によれば、トレンチ領域の深さｄが第２半導体層の厚さｔよりも小さな値を有するため、トレンチ領域が第１半導体層まで達することがなくなり、トレンチ領域の底部に強い電界が印加されるのを防止することが可能となる。
［９］本発明の半導体装置においては、前記メサ領域においては、少数キャリアのライフタイム制御がなされていることが好ましい。
このため、本発明の半導体装置によれば、上記した式（１）の条件を満たすよう、少数キャリアのライフタイムτｐを十分適切な値に制御することが可能となる。
実施形態に係る半導体装置１００を説明するために示す図である。 実施形態に係る半導体装置１００におけるキャリア注入の様子を示す図である。 試験例１−３における深さ方向のキャリア濃度分布をシミュレーションにより求めた結果を示す図である。 試験例１−６における深さ方向のキャリア濃度分布をシミュレーションにより求めた結果を示す図である。 試験例１−１２における深さ方向のキャリア濃度分布をシミュレーションにより求めた結果を示す図である。 試験例１−１〜１−８及び１−１２におけるｎ−型メサ領域１２２の幅Ｗｍと順方向降下電圧ＶＦとの関係をシミュレーションにより求めた結果を示す図である。 試験例１−１〜１−１３における順方向降下電圧ＶＦと逆方向回復時間ｔｒｒとの関係をシミュレーションにより求めた結果を示す図である。 試験例２−１−１〜２−１−１２、２−２−１〜２−２−１３、２−３−１〜２−３−１０及び２−４−１〜２−４−１３において、チャージバランスＱｐ／Ｑｎを変化させながらｐ−型トレンチ領域１２０のチャージ量Ｑｐ及びｎ−型メサ領域１２２のチャージ量Ｑｎを変化させたときの逆方向耐圧Ｖ（ＢＲ）の値をシミュレーションにより求めた結果を示す図である。 試験例２−１−１〜２−１−１２、２−２−１〜２−２−１３、２−３−１〜２−３−１０及び２−４−１〜２−４−１３において、チャージバランスＱｐ／Ｑｎを変化させながらｐ−型トレンチ領域１２０のチャージ量Ｑｐ及びｎ−型メサ領域１２２のチャージ量Ｑｎを変化させたときに６００Ｖの逆方向耐圧Ｖ（ＢＲ）を確保できる範囲をシミュレーションにより求めた結果を示す図である。 試験例２−１−７、２−１−８、２−１−９、２−１−１０及び２−１−１２並びに試験例２−３−２、２−３−４、２−３−６、２−３−８及び２−３−１０における逆方向電圧ＶＲと逆方向電流ＩＲとの関係をシミュレーションにより求めた結果を示す図である。 負性抵抗突入電流Ｉ−Ｒを説明するために示す図である。 試験例２−１−１〜２−１−１２、２−２−１〜２−２−１３、２−３−１〜２−３−１０及び２−４−１〜２−４−１３において、チャージバランスＱｐ／Ｑｎを変化させながらｐ−型トレンチ領域１２０のチャージ量Ｑｐ及びｎ−型メサ領域１２２のチャージ量Ｑｎを変化させたときの負性抵抗突入電流Ｉ−Ｒの値をシミュレーションにより求めた結果を示す図である。 試験例２−１−１〜２−１−１２、２−２−１〜２−２−１３、２−３−１〜２−３−１０及び２−４−１〜２−４−１３において、チャージバランスＱｐ／Ｑｎを変化させながらｐ−型トレンチ領域１２０のチャージ量Ｑｐ及びｎ−型メサ領域１２２のチャージ量Ｑｎを変化させたときに６００Ｖの逆方向耐圧Ｖ（ＢＲ）を確保できかつ正性抵抗を示す範囲をシミュレーションにより求めた結果を示す図である。 実施形態に係る半導体装置１００を製造するための方法を説明するために示す図である。 実施形態に係る半導体装置１００を製造するための別の方法を説明するために示す図である。 変形例に係る半導体装置２００を説明するために示す図である。 従来の半導体装置８００の断面図である。 従来の半導体装置９００の断面図である。 従来の半導体装置９００において正孔のライフタイムτｐを変化させたときの深さ方向のキャリア濃度分布をシミュレーションにより求めた結果を示す図である。 従来の半導体装置９００において正孔のライフタイムτｐを変化させたときの、正孔の拡散長Ｌｐ及び順方向降下電圧ＶＦをシミュレーションにより求めた結果を示す図である。 従来の半導体装置９００において正孔のライフタイムτｐを変化させたときの、逆方向回復時間ｔｒｒと順方向降下電圧ＶＦとの関係をシミュレーションにより求めた結果を示す図である。
以下、図面を用いて、本発明の実施の形態を詳しく説明する。
［実施形態］
図１は、実施形態に係る半導体装置１００を説明するために示す図である。図１（ａ）は半導体装置１００の断面図であり、図１（ｂ）は図１（ａ）の部分拡大図である。
図２は、実施形態に係る半導体装置１００におけるキャリア注入の様子を示す図である。図２（ａ）はキャリア注入開始直後におけるキャリア注入の様子を示す図であり、図２（ｂ）はキャリア注入開始後所定時間経過後におけるキャリア注入の様子を示す図である。
実施形態に係る半導体装置１００は、図１に示すように、ｎ＋型カソード層（第１半導体層）１１０と、ｎ＋型カソード層１１０の第１主面側に位置し、ｎ＋型カソード層１１０よりも低濃度のｎ型不純物（第１導電型不純物）を含有するｎ−型ドリフト層（第２半導体層）１１２と、ｎ−型ドリフト層１１２の第１主面側に位置するｐ型アノード層（第３半導体層）１１４とを備えるＰｉＮダイオード（伝導度変調型の半導体装置）である。なお、符号１１６は、ｎ＋型カソード層１１０の第２主面側に位置するカソード電極を示し、符号１１８は、ｐ型アノード層１１４の第１主面側に位置するアノード電極を示す。
実施形態に係る半導体装置１００においては、ｐ型アノード層１１４の第１主面側からｐ型アノード層１１４の深さよりも深くかつ所定の幅と間隔とをもって形成された複数のトレンチ１１９（後述する図１４（ｂ）又は図１５（ｂ）参照。）における、それぞれの内部にｐ型のシリコン材料（第２導電型の半導体材料）が充填された構造を有する複数のｐ−型トレンチ領域（トレンチ領域）１２０をさらに備え、ｎ−型ドリフト層１１２のうち隣り合うｐ−型トレンチ領域１２０に挟まれた領域１２２（以下、ｎ−型メサ領域１２２という。）の幅をＷｍとし、ｎ−型メサ領域１２２における正孔の拡散長をＬｐとしたとき、以下の式（１）を満たす。
Ｌｐ＞Ｗｍ／２ ・・・ （１）
実施形態に係る半導体装置１００においては、ｎ−型メサ領域１２２におけるｎ型不純物の不純物濃度をＮｄとしたとき、以下の式（２）をさらに満たす。
Ｎｄ≦４．６×１０１４ｃｍ−３ ・・・ （２）
また、実施形態に係る半導体装置１００においては、ｎ−型メサ領域１２２におけるｎ型不純物の不純物濃度Ｎｄとｎ−型メサ領域１２２の幅Ｗｍとを積算して得られるｎ−型メサ領域１２２のチャージ量をＱｎとし、ｐ−型トレンチ領域１２０におけるｐ型不純物の不純物濃度Ｎａとｐ−型トレンチ領域１２０の幅Ｗｔとを積算して得られるｐ−型トレンチ領域１２０のチャージ量をＱｐとし、ｎ−型メサ領域１２２のチャージ量Ｑｎとｐ−型トレンチ領域１２０のチャージ量Ｑｐとのうち小さい方をＱとしたとき、以下の式（４）をさらに満たす。
Ｑ≦５×１０１１ｃｍ−２ ・・・ （４）
また、実施形態に係る半導体装置１００においては、以下の式（５）をさらに満たす。
Ｑｐ≠Ｑｎ ・・・ （５）
また、実施形態に係る半導体装置１００においては、以下の式（６）をさらに満たす。
Ｑｐ＞Ｑｎ ・・・ （６）
また、実施形態に係る半導体装置１００においては、以下の式（７）をさらに満たす。
Ｑｐ≧１．１５×Ｑｎ ・・・ （７）
また、実施形態に係る半導体装置１００においては、ｎ−型ドリフト層１１２の厚さをｔとし、ｐ−型トレンチ領域１２０の深さをｄとしたとき、以下の式（７）を満たす。
ｔ＞ｄ＞ｔ／２ ・・・ （８）
なお、実施形態に係る半導体装置１００においては、ｎ＋型カソード層１１０は、ｎ＋型シリコン基板からなり、ｎ−型ドリフト層１１２は、ｎ＋型シリコン基板の第１主面側にエピタキシャル成長させたｎ−型半導体層からなる。ｐ型アノード層１１４は、ｎ−型ドリフト層１１２の第１主面側表面にｐ型不純物を拡散させて形成したｐ型拡散層からなる。
ｎ−型ドリフト層１１２の厚さは例えば５０μｍであり、ｐ型アノード層１１４の深さは例えば２μｍであり、トレンチ１１９の深さは例えば３５μｍであり、ｐ−型トレンチ領域１２０の深さは例えば３５μｍであり、ｎ−型メサ領域１２２の厚さは例えば３３μｍである。また、ｐ−型トレンチ領域１２０の幅Ｗｔは例えば４μｍであり、ｎ−型メサ領域１２２の幅Ｗｍは例えば４μｍである。
また、ｎ＋型カソード層１１０の不純物濃度は例えば２×１０１９ｃｍ−３であり、ｎ−型ドリフト層１１２の不純物濃度は例えば２×１０１４ｃｍ−３であり、ｎ−型メサ領域１２２の不純物濃度Ｎｄは例えば２×１０１４ｃｍ−３である。ｐ−型トレンチ領域１２０の不純物濃度Ｎａは例えば６．２５×１０１４ｃｍ−３であり、ｐ型アノード層１１４の不純物濃度は例えば３×１０１６ｃｍ−３である。
以上のように構成された実施形態に係る半導体装置１００によれば、ｐ−型トレンチ領域１２０とｎ−型メサ領域１２２とが隣り合うように交互に配置されたいわゆる並列ｐｎ構造を有するため、図２に示すように、順方向バイアス時に、正孔がｐ−型トレンチ領域１２０からもｎ−型メサ領域１２２に注入されるようになる。そして、実施形態に係る半導体装置１００によれば、正孔の拡散長Ｌｐがｎ−型メサ領域１２２の幅Ｗｍの半分を超える値を有するため、ｐ−型トレンチ領域１２０から注入された正孔を正孔の消滅前にｎ−型メサ領域１２２の全域に拡散させることが可能となり、その結果ｎ−型メサ領域１２２の全域に十分な量の正孔を蓄積することが可能となる。その結果、実施形態に係る半導体装置１００によれば、順方向バイアス時に、十分な伝導度変調を起こすことが可能となり、順方向降下電圧ＶＦが大幅に高くなってしまうのを抑制することが可能となる。
また、実施形態に係る半導体装置１００によれば、ｎ−型メサ領域１２２の幅Ｗｍを十分に狭く設定すれば、ｎ−型メサ領域１２２中における正孔の蓄積量を高い値に確保したまま、正孔の拡散長Ｌｐを十分短くすることが可能となる。このため、正孔のライフタイムτｐを十分に短くすることが可能となり、ひいては逆方向回復時間ｔｒｒを短くすることが可能となる。
その結果、実施形態に係る半導体装置１００は、逆方向回復時間ｔｒｒと順方向降下電圧ＶＦとの間にあるトレードオフの関係を改善し、逆方向回復時間ｔｒｒを短くすることと順方向降下電圧ＶＦを低減することとを両立可能な半導体装置となる。
ところで、一般に並列ｐｎ構造を有する半導体装置においては、ｐ−型トレンチ領域１２０に含まれるｐ型不純物の総不純物量とｎ−型メサ領域１２２に含まれるｎ型不純物の総不純物量とを略同一量にしてチャージバランスを取っておけば、逆方向バイアス時にはｐｎ接合から横方向に空乏層が延びて縦方向に厚い空乏層が形成されるため、高い逆方向耐圧Ｖ（ＢＲ）を得ることができる。このため、ｎ−型メサ領域１２２におけるｎ型不純物の不純物濃度Ｎｄを従来の半導体装置８００，９００におけるｎ−型ドリフト８１２，９１２層の場合よりも高くすることにより、低いオン電圧を実現しながら高い逆方向耐圧Ｖ（ＢＲ）を得ることが可能である。
しかしながら、本発明の発明者らは、上記の考え方とは逆に、ｎ−型メサ領域１２２におけるｎ型不純物の不純物濃度Ｎｄを従来の半導体装置の場合と同様に低く設定することに思い至った。そのようにしたとしても、半導体装置が伝導度変調型の半導体装置であれば、伝導度変調により低いオン電圧を実現することができるからである。
そこで、実施形態に係る半導体装置１００においては、上記の式（１）を満たした上で、ｎ−型メサ領域１２２におけるｎ型不純物の不純物濃度Ｎｄを、上記の式（２）を満足するように、従来の半導体装置の場合と同様に低く設定することとしている。このため、実施形態に係る半導体装置１００によれば、伝導度変調型の半導体装置であるため、ｎ−型メサ領域１２２におけるｎ型不純物の不純物濃度Ｎｄを従来の半導体装置の場合と同様に低く設定したとしても、低いオン電圧を実現することができる。また、実施形態に係る半導体装置１００によれば、上記のようにｎ型不純物の不純物濃度Ｎｄを従来の半導体装置８００，９００におけるｎ−型ドリフト層８１２，９１２の場合と同様に低く設定してあるため、チャージバランスが崩れた場合であっても、従来の半導体装置８００，９００の場合と同等の逆方向耐圧Ｖ（ＢＲ）を得ることが可能となる。その結果、実施形態に係る半導体装置１００は、製造マージンが高く、設計の冗長度の高い半導体装置となる。
ところで、並列ｐｎ構造を有する半導体装置において、チャージバランスが崩れた場合には、ｐ−型トレンチ領域１２０及びｎ−型メサ領域１２２におけるキャリア濃度の不均衡に起因して逆バイアス時に空乏層中に強電界部分が発生するため、逆方向耐圧Ｖ（ＢＲ）が低下する傾向にある。
しかしながら、実施形態に係る半導体装置１００においては、上記の式（４）のようにチャージ量Ｑを比較的小さなものとしているため、チャージバランスが崩れた場合であっても、ｐ−型トレンチ領域１２０及びｎ−型メサ領域１２２におけるキャリア濃度の不均衡の絶対値は小さいものとなる。このため、逆バイアス時に空乏層中に強電界部分が発生するのが抑制されるため、逆方向耐圧Ｖ（ＢＲ）の低下を抑制することが可能となる。その結果、チャージバランスが崩れた場合であっても、逆方向バイアス時に十分に高い逆方向耐圧Ｖ（ＢＲ）を得ることができるようになるため、実施形態に係る半導体装置１００は、製造マージンが高く、設計の冗長度の高い半導体装置となる。
また、実施形態に係る半導体装置１００によれば、上記の式（５）のようにチャージバランスをあえて崩しているため、後述する試験例からも明らかとなるが、逆方向バイアス時におけるブレークダウン後の逆方向電圧−逆方向電流特性が正性抵抗を示すようになり、実施形態に係る半導体装置１００は、破壊耐量の高い半導体装置となる。
また、実施形態に係る半導体装置１００によれば、上記の式（６）のようにＱｐをＱｎよりも大きくしているため、後述する試験例からも明らかとなるが、逆方向バイアス時におけるブレークダウン後の逆方向電圧−逆方向電流特性が正性抵抗を示し、かつ、高い逆方向耐圧Ｖ（ＢＲ）を示す範囲が広くなり、実施形態に係る半導体装置１００は、逆方向耐圧Ｖ（ＢＲ）が高く破壊耐量の高い半導体装置となる。
また、実施形態に係る半導体装置１００によれば、上記の式（７）のようにＱｐとＱｎとの関係を規定しているため、後述する試験例からも明らかとなるが、上記式（３）を満たす半導体装置のうち、逆方向耐圧Ｖ（ＢＲ）に関して最もマージンの狭いＱ＝５×１０１１ｃｍ−２の場合においても、高い逆方向耐圧Ｖ（ＢＲ）を示す範囲内で、逆方向バイアス時におけるブレークダウン後の逆方向電圧−逆方向電流特性が正性抵抗を示すようになり、実施形態に係る半導体装置１００は、逆方向耐圧Ｖ（ＢＲ）が高く破壊耐量の高い半導体装置となる。
また、実施形態に係る半導体装置１００によれば、上記の式（８）からも明らかなように、ｐ−型トレンチ領域１２０の深さｄがｎ−型ドリフト層１１２の厚さｔの半分よりも大きな値を有するため、ｎ−型メサ領域１２２の厚さがｎ−型ドリフト層１１２の厚さｔの半分を超えるようになり、順方向バイアス時に十分な伝導度変調を起こすことが可能となる。
また、実施形態に係る半導体装置１００によれば、ｐ−型トレンチ領域１２０の深さｄがｎ−型ドリフト層１１２の厚さｔよりも小さな値を有するため、ｐ−型トレンチ領域１２０がｎ＋型カソード層１１０まで達することがなくなるため、ｐ−型トレンチ領域の底部に強い電界が印加されるのを防止することが可能となる。
また、実施形態に係る半導体装置１００によれば、ｎ−型メサ領域１２２における欠陥１２４（図示せず。）の導入量を調整することなどにより、上記した式（１）の条件を満たすよう、正孔のライフタイムτｐを十分適切な値に制御することが可能となる。
なお、実施形態に係る半導体装置１００を構成するにあたっては、以下の試験例の結果を参考にした。
［試験例１−１〜１−１３］
試験例１−１〜１−１３は、実施形態に係る半導体装置１００において、逆方向回復時間ｔｒｒと順方向降下電圧ＶＦとの間にあるトレードオフの関係が改善されていることを明らかにするための試験例である。表１は、各試験例におけるシミュレーション条件及び評価結果を示す表である。試験は、各試験例について、キャリア濃度分布、順方向降下電圧ＶＦ、逆方向回復時間ｔｒｒなどの特性をシミュレーションにより求めることにより行った。
なお、表１において、並列ｐｎとは、本発明の半導体装置が採用する並列ｐｎ構造のことであり、従来ＰｉＮとは、従来の半導体装置が採用する従来のＰｉＮ構造のことである。
Figure 0005113076
図３は、試験例１−３における深さ方向のキャリア濃度分布をシミュレーションにより求めた結果を示す図である。図３中、実線はｎ−型メサ領域１２２におけるｐ−型トレンチ領域１２０との境界部分から２μｍ離隔した位置（この場合、ｎ−型メサ領域１２２の中央位置）の正孔の濃度分布を示し、破線はｎ−型メサ領域１２２におけるｐ−型トレンチ領域１２０との境界部分から２μｍ離隔した位置の電子の濃度分布を示す。
図４は、試験例１−６における深さ方向のキャリア濃度分布をシミュレーションにより求めた結果を示す図である。図４中、実線はｎ−型メサ領域１２２におけるｐ−型トレンチ領域１２０との境界部分から２μｍ離隔した位置の正孔の濃度分布を示し、破線はｎ−型メサ領域１２２におけるｐ−型トレンチ領域１２０との境界部分から２μｍ離隔した位置の電子の濃度分布を示す。
図５は、試験例１−１２における深さ方向のキャリア濃度分布をシミュレーションにより求めた結果を示す図である。図５中、実線はｎ−型ドリフト領域９１２中の正孔の濃度分布を示し、破線はｎ−型ドリフト領域９１２中の電子の濃度分布を示す。
図６は、試験例１−１〜１−８及び試験例１−１２におけるｎ−型メサ領域１２２の幅Ｗｍと順方向降下電圧ＶＦとの関係をシミュレーションにより求めた結果を示す図である。図６中、実線は試験例１−１〜１−８（符号ａ１〜ａ８参照。）に係る半導体装置（並列ｐｎ構造）における結果を示し、破線は試験例１−１２（符号ａ１２参照。）に係る半導体装置（従来ＰｉＮ構造）における結果を示す。
図７は、試験例１−１〜１−１３における順方向降下電圧ＶＦと逆方向回復時間ｔｒｒとの関係をシミュレーションにより求めた結果を示す図である。図７中、実線は試験例１−１〜１−８（符号ａ１〜ａ８参照。）に係る半導体装置における結果を示し、破線は試験例１−９〜１−１３（符号ａ９〜ａ１３参照。）に係る半導体装置における結果を示す。
試験例１−３、１−６及び１−１２の結果、図３〜図５からもわかるように、ｎ−型メサ領域１２２の幅Ｗｍを４μｍにした並列ｐｎ構造の半導体装置（試験例１−３）においては、ｎ−型メサ領域１２２の幅Ｗｍを３０μｍにした並列ｐｎ構造の半導体装置（試験例１−６）や従来のＰｉＮ構造の半導体装置（試験例１−１２）の場合と比較して、ｎ−型ドリフト層１１２（及びｎ−型メサ領域１２２）に蓄積される正孔の濃度が高くなることがわかった（例えば、図３〜図５の矢印Ａ参照。）。
また、試験例１−１〜１−８及び１−１２の結果、図６からもわかるように、ｎ−型メサ領域１２２の幅Ｗｍを狭くする（符号ａ８→ａ７→ａ６→ａ５→ａ４→ａ３→ａ２→ａ１）ことにより、順方向降下電圧ＶＦを大幅に低くすることができることがわかった。また、ｎ−型メサ領域１２２の幅Ｗｍが８μｍとなるとき（符合ａ４参照。）、すなわち、ｎ−型メサ領域１２２の幅Ｗｍが正孔の拡散長Ｌｐの２倍（１４μｍ）未満の値となるとき、順方向降下電圧ＶＦを従来の半導体装置の場合（ａ１２参照。）と比較して大幅に低くすることができることがわかった。
また、試験例１−１〜１−１３の結果、図７からもわかるように、ｎ−型メサ領域１２２の幅Ｗｍを狭くする（符号ａ８→ａ７→ａ６→ａ５→ａ４→ａ３→ａ２→ａ１）ことにより、逆方向回復時間ｔｒｒを増加させることなく、順方向降下電圧ＶＦを大幅に低くすることができることがわかった。また、ｎ−型メサ領域１２２の幅Ｗｍが８μｍとなるとき（符合ａ４参照。）、すなわち、ｎ−型メサ領域１２２の幅Ｗｍが正孔の拡散長Ｌｐの２倍（１４μｍ）未満の値となるとき、逆方向回復時間ｔｒｒを増加させることなく、順方向降下電圧ＶＦを従来の半導体装置の場合（ａ１２参照。）と比較して大幅に低くすることができることがわかった。
従って、試験例１−１〜１−１３の結果、少なくとも試験例１−１〜１−４に係る半導体装置は、逆方向回復時間ｔｒｒと順方向降下電圧ＶＦとの間にあるトレードオフの関係を改善し、逆方向回復時間ｔｒｒを短くすることと順方向降下電圧ＶＦを低減することとを両立可能な半導体装置であることが確認できた。
［試験例２−１−１〜２−１−１２、２−２−１〜２−２−１３、２−３−１〜２−３−１０及び２−４−１〜２−４−１３］
試験例２−１−１〜２−１−１２、２−２−１〜２−２−１３、２−３−１〜２−３−１０及び２−４−１〜２−４−１３は、実施形態に係る半導体装置１００において、逆方向バイアス時におけるブレークダウン後の逆方向電圧−逆方向電流特性が正性抵抗を示し、かつ、高い逆方向耐圧Ｖ（ＢＲ）を示す範囲を明らかにするための試験例である。
試験は、試験例２−１−１〜２−１−１２、２−２−１〜２−２−１３、２−３−１〜２−３−１０及び２−４−１〜２−４−１３のそれぞれについて、ｎ−型メサ領域１２２におけるｎ型不純物の不純物濃度（Ｎｄ）及びｐ−型トレンチ領域１２０におけるｐ型不純物の不純物濃度（Ｎａ）を変化させたときの逆方向耐圧Ｖ（ＢＲ）及び負性抵抗突入電流Ｉ−Ｒをシミュレーションにより求め、その結果を評価することにより行った。なお、逆方向耐圧Ｖ（ＢＲ）は、逆方向電流が１ｍＡのときの耐圧とした。また、負性抵抗突入電流Ｉ−Ｒは、後述する図１１の矢印Ｂに示すように、逆方向バイアス時におけるブレークダウン後の逆方向電圧−逆方向電流特性（抵抗特性）が負性抵抗を示し始めるときの電流であり、本試験例においては、負性抵抗突入電流Ｉ−Ｒが２．５Ａを超えるものを正性抵抗であると定義し、負性抵抗突入電流Ｉ−Ｒが２．５Ａ以下のものを負性抵抗であると定義した。
表２は、各試験例におけるシミュレーション条件及び逆方向耐圧Ｖ（ＢＲ）についての評価結果を示す表である。また、表３は、各試験例におけるシミュレーション条件並びに逆方向耐圧Ｖ（ＢＲ）及び逆方向バイアス時におけるブレークダウン後の逆方向電圧−逆方向電流特性についての評価結果を示す表である。
表２及び表３においては、総合評価が○以上（◎及び○）が良い評価であるとし、△以下（△及び×）が悪い評価であるとした。
なお、表２及び表３においては、ｎ−型メサ領域１２２のチャージ量Ｑｎとｐ−型トレンチ領域１２０のチャージ量Ｑｐとのうち小さい方のチャージ量をＱとしている。また、表３においては、逆方向耐圧Ｖ（ＢＲ）に関する評価（逆方向耐圧評価）と逆方向バイアス時におけるブレークダウン後の逆方向電圧−逆方向電流特性に関する評価（抵抗特性評価）のうち低いほうを総合評価とした。
Figure 0005113076
Figure 0005113076
図８は、試験例２−１−１〜２−１−１２、２−２−１〜２−２−１３、２−３−１〜２−３−１０及び２−４−１〜２−４−１３において、チャージバランスＱｐ／Ｑｎを変化させながらｐ−型トレンチ領域１２０のチャージ量Ｑｐ及びｎ−型メサ領域１２２のチャージ量Ｑｎを変化させたときの逆方向耐圧Ｖ（ＢＲ）の値をシミュレーションにより求めた結果を示す図である。なお、図８において、横軸はチャージバランスＱｐ／Ｑｎを示し、縦軸は逆方向耐圧Ｖ（ＢＲ）を示す。また、図８中、符号ｂ１１〜ｂ１１２（図８においては、図を簡略なものとするために符号ｂ１１〜ｂ１１２のうち両端の符号ｂ１１及びｂ１１２のみ図示している。他の符号ｂ１１〜ｂ１１２、ｂ３１〜ｂ３１０及びｂ４１〜ｂ４１３についても同様である。）は、試験例２−１−１〜２−１−１２に係る半導体装置における結果を示し、符号ｂ２１〜ｂ２１３は、試験例２−２−１〜２−２−１３に係る半導体装置における結果を示し、符号ｂ３１〜ｂ３１０は、試験例２−３−１〜２−３−１０に係る半導体装置における結果を示し、符号ｂ４１〜ｂ４１３は、試験例２−４−１〜２−４−１３に係る半導体装置における結果を示す。なお、以下の図９〜図１３においても符号の意味は図８の場合と同様である。
図９は、試験例２−１−１〜２−１−１２、２−２−１〜２−２−１３、２−３−１〜２−３−１０及び２−４−１〜２−４−１３において、チャージバランスＱｐ／Ｑｎを変化させながらｐ−型トレンチ領域１２０のチャージ量Ｑｐ及びｎ−型メサ領域１２２のチャージ量Ｑｎを変化させたときに６００Ｖの逆方向耐圧Ｖ（ＢＲ）を確保できる範囲をシミュレーションにより求めた結果を示す図である。なお、図９において、横軸はｐ−型トレンチ領域１２０のチャージ量Ｑｐとｎ−型メサ領域１２２のチャージ量Ｑｎのうち小さい方のチャージ量Ｑを示し、縦軸はチャージバランスＱｐ／Ｑｎを示す。
試験例２−１−１〜２−１−１２、２−２−１〜２−２−１３、２−３−１〜２−３−１０及び２−４−１〜２−４−１３の結果、図８、図９及び表２からもわかるように、試験例２−１−１〜２−１−１２（符号ｂ１１〜ｂ１１２参照。）、２−２−１〜２−２−１３（符号ｂ２１〜ｂ２１３参照。）及び２−３−１〜２−３−１０（符号ｂ３１〜ｂ３１０参照。）の場合に、高い逆方向耐圧Ｖ（ＢＲ）を示す範囲が広くなることが可能となることがわかった。
図１０は、試験例２−１−７、２−１−８、２−１−９、２−１−１０及び２−１−１２並びに試験例２−３−２、２−３−４、２−３−６、２−３−８及び２−３−１０における逆方向電圧ＶＲと逆方向電流ＩＲとの関係をシミュレーションにより求めた結果を示す図である。図１０（ａ）は試験例２−１−７、２−１−８、２−１−９、２−１−１０及び２−１−１２における結果を示す図であり、図１０（ｂ）は試験例２−３−２、２−３−４、２−３−６、２−３−８及び２−３−１０における結果を示す図である。なお、図１０（ａ）中、実線は試験例２−１−１０及び２−１−１２（符号ｂ１１０及びｂ１１２参照。）に係る半導体装置における結果を示し、破線は試験例２−１−７〜２−１−９（符号ｂ１７〜ｂ１９参照。）に係る半導体装置における結果を示す。また、図１０（ｂ）中、実線は試験例２−３−２、２−３−６、２−３−８及び２−３−１０（符号ｂ３２、ｂ３６、ｂ３８及びｂ３１０参照。）に係る半導体装置における結果を示し、破線は試験例２−３−４（符号ｂ３４参照。）に係る半導体装置における結果を示す。
図１１は、負性抵抗突入電流Ｉ−Ｒを説明するために示す図である。図１１（ａ）は試験例２−３−６において得られる逆方向電圧−逆方向電流曲線に負性抵抗突入電流Ｉ−Ｒを示す符号Ｂを加えたものであり、図１０（ｂ）は試験例２−３−８において得られる逆方向電圧−逆方向電流曲線に負性抵抗突入電流Ｉ−Ｒを示す符号Ｂを加えたものである。
図１２は、試験例２−１−１〜２−１−１２、２−２−１〜２−２−１３、２−３−１〜２−３−１０及び２−４−１〜２−４−１３において、チャージバランスＱｐ／Ｑｎを変化させながらｐ−型トレンチ領域１２０のチャージ量Ｑｐ及びｎ−型メサ領域１２２のチャージ量Ｑｎを変化させたときの負性抵抗突入電流Ｉ−Ｒの値をシミュレーションにより求めた結果を示す図である。図１２において、横軸はチャージバランスＱｐ／Ｑｎを示し、縦軸は負性抵抗突入電流Ｉ−Ｒを示す。なお、図１２中、破線は２．５Ａのラインを示す。
図１３は、試験例２−１−１〜２−１−１２、２−２−１〜２−２−１３、２−３−１〜２−３−１０及び２−４−１〜２−４−１３において、チャージバランスＱｐ／Ｑｎを変化させながらｐ−型トレンチ領域１２０のチャージ量Ｑｐ及びｎ−型メサ領域１２２のチャージ量Ｑｎを変化させたときに６００Ｖの逆方向耐圧Ｖ（ＢＲ）を確保できかつ正性抵抗を示す範囲をシミュレーションにより求めた結果を示す図である。なお、図１３において、横軸はｐ−型トレンチ領域１２０のチャージ量Ｑｐとｎ−型メサ領域１２２のチャージ量Ｑｎのうち小さい方のチャージ量Ｑを示し、縦軸はチャージバランスＱｐ／Ｑｎを示す。
試験例２−１−１〜２−１−１２の結果、図１２、図１３及び表３からもわかるように、試験例２−１−１〜２−１−３（符号ｂ１１〜ｂ１３参照。）及び試験例２−１−１０〜２−１−１２（符号ｂ１１０〜ｂ１１２参照。）の場合に、逆方向バイアス時におけるブレークダウン後の逆方向電圧−逆方向電流特性が正性抵抗を示し、かつ、高い逆方向耐圧Ｖ（ＢＲ）を示すことが明らかとなった。
また、試験例２−２−１〜２−２−１３の結果、図１２、図１３及び表３からもわかるように、試験例２−２−１〜２−２−２（符号ｂ２１〜ｂ２２参照。）及び試験例２−２−９〜２−２−１３（符号ｂ２９〜ｂ２１３参照。）の場合に、逆方向バイアス時におけるブレークダウン後の逆方向電圧−逆方向電流特性が正性抵抗を示し、かつ、高い逆方向耐圧Ｖ（ＢＲ）を示すことが明らかとなった。
また、試験例２−３−１〜２−３−１０の結果、図１２、図１３及び表３からもわかるように、試験例２−３−１〜２−３−２（符号ｂ３１〜ｂ３２参照。）及び試験例２−３−６〜２−３−１０（符号ｂ３６〜ｂ３１０参照。）の場合に、逆方向バイアス時におけるブレークダウン後の逆方向電圧−逆方向電流特性が正性抵抗を示し、かつ、高い逆方向耐圧Ｖ（ＢＲ）を示すことが明らかとなった。
また、試験例２−４−１〜２−４−１３の結果、図１２、図１３及び表３からもわかるように、試験例２−４−１〜２−４−３（符号ｂ４１〜ｂ４３参照。）及び試験例２−４−８〜２−４−１２（符号ｂ４８〜ｂ４１２参照。）の場合に、逆方向バイアス時におけるブレークダウン後の逆方向電圧−逆方向電流特性が正性抵抗を示し、かつ、高い逆方向耐圧Ｖ（ＢＲ）を示すことが明らかとなった。
また、試験例２−１−１〜２−１−１２、２−２−１〜２−２−１３、２−３−１〜２−３−１０及び２−４−１〜２−４−１３の結果、図１３からもわかるように、以下の式（４）の場合であって、かつ、以下の式（６）の場合に、逆方向バイアス時におけるブレークダウン後の逆方向電圧−逆方向電流特性が正性抵抗を示し、かつ、高い逆方向耐圧Ｖ（ＢＲ）を示す範囲が広く、製造マージンが高く、設計の冗長度の高く、破壊耐量の高い半導体装置を構成することが可能となることがわかった。
Ｑ≦５×１０１１ｃｍ−２ ・・・ （４）
Ｑｐ＞Ｑｎ ・・・ （６）
なお、図１３中符号Ｃで示す一点鎖線に囲まれた領域においては、逆方向バイアス時におけるブレークダウン後の逆方向電圧−逆方向電流特性が正性抵抗を示し、かつ、高い逆方向耐圧Ｖ（ＢＲ）を示すことから、Ｑ及びＱｐ／Ｑｎをこの領域の範囲内に設定することにより、製造マージンが高く、設計の冗長度の高く、破壊耐量の高い半導体装置を構成することが可能となることもわかった。
また、試験例２−１−１〜２−１−１２、２−２−１〜２−２−１３、２−３−１〜２−３−１０及び２−４−１〜２−４−１３の結果、以下の式（６）を満たす場合に、上記式（４）を満たす半導体装置のうち、逆方向耐圧Ｖ（ＢＲ）に関して最もマージンの狭いＱ＝５×１０１１ｃｍ−２の場合においても、高い逆方向耐圧を示す範囲内で、逆方向バイアス時におけるブレークダウン後の逆方向電圧−逆方向電流特性が正性抵抗を示すようになることがわかった。
Ｑｐ≧１．１５×Ｑｎ ・・・ （７）
［実施形態に係る半導体装置１００の製造方法］
図１４は、実施形態に係る半導体装置１００を製造する方法を説明するために示す図である。図１４（ａ）〜図１４（ｄ）は各工程図である。
実施形態に係る半導体装置１００は、以下の工程（ａ）〜工程（ｅ）を行うことによって製造することができる。
（ａ）半導体装置準備工程
ｎ＋型カソード層１１０（厚さ：４００μｍ、不純物濃度：２×１０１９ｃｍ−３）の上面にｎ−型ドリフト層１１２（厚さ：５０μｍ、不純物濃度：２×１０１４ｃｍ−３）が形成されたシリコン基板を準備する。その後、ｎ−型ドリフト層１１２の表面にｐ型不純物としてのボロンイオンを打ち込み、その後所定の熱処理を行ってｐ型アノード層１１４（深さ：２μｍ、表面不純物濃度：３×１０１６ｃｍ−３）を形成する。これにより、ｎ＋型カソード層１１０と、ｎ＋型カソード層１１０の第１主面側に位置し、ｎ＋型カソード層１１０よりも低濃度のｎ型不純物を含有するｎ−型ドリフト層１１２と、ｎ−型ドリフト層１１２の第１主面側に位置するｐ型アノード層１１４とを備える半導体装置を形成する（図１４（ａ）参照。）。
（ｂ）トレンチ形成工程
その後、ｐ型アノード層１１４の第１主面側からｐ型アノード層１１４の深さよりも深く（深さ：３５μｍ）かつ所定の幅（幅：４μｍ）と間隔（間隔：４μｍ）とをもって複数のトレンチ１１９を形成する（図１４（ｂ）参照。）。
（ｃ）ｐ−型トレンチ領域形成工程
その後、複数のトレンチ１１９における、それぞれの内部にｐ型シリコンが充填された構造を有する複数のｐ−型トレンチ領域１２０（不純物濃度：６．２５×１０１４ｃｍ−３）を形成する（図１４（ｃ）参照。）。
（ｄ）白金拡散工程
その後、半導体装置の第１主面側から白金を拡散してｎ−型ドリフト層１１２にライフタイムキラーとなる欠陥１２４（図示せず。）を形成する。
（ｅ）電極形成工程
その後、ｎ＋型カソード層１１０の第２主面側にカソード電極１１６を形成し、ｐ型アノード層１１４の第１主面側にアノード電極１１８を形成する（図１４（ｄ）参照。）。
これらの工程を実施する際、ｎ−型メサ領域１２２の幅をＷｍとし、ｎ−型メサ領域１２２における正孔の拡散長をＬｐとしたとき、以下の式（１）を満たすようにする。
Ｌｐ＞Ｗｍ／２ ・・・ （１）
以上の工程を実施することにより、実施形態に係る半導体装置１００を製造することができる。
［実施形態に係る半導体装置１００の別の製造方法］
図１５は、実施形態に係る半導体装置１００の製造方法を説明するために示す図である。図１５（ａ）〜図１５（ｅ）は各工程図である。
実施形態に係る半導体装置１００は、以下の工程（ａ）〜工程（ｆ）を行うことによっても製造することができる。
（ａ）半導体装置準備工程
ｎ＋型カソード層１１０（厚さ：４００μｍ、不純物濃度：２×１０１９ｃｍ−３）の上面にｎ−型ドリフト層１１２（厚さ：５０μｍ、不純物濃度：２×１０１４ｃｍ−３）が形成されたシリコン基板を準備する。これにより、ｎ＋型カソード層１１０と、ｎ＋型カソード層１１０における第１主面側に位置し、ｎ＋型カソード層１１０よりも低濃度のｎ型不純物を含有するｎ−型ドリフト層１１２とを備える半導体装置を形成する（図１５（ａ）参照。）。
（ｂ）トレンチ形成工程
その後、第１主面側から、後で形成するｐ型アノード層１１４（図１５（ｄ）参照。）の深さよりも深く（深さ：３５μｍ）かつ所定の幅（幅：４μｍ）と間隔（間隔：４μｍ）とをもって複数のトレンチ１１９を形成する（図１５（ｂ）参照。）。
（ｃ）ｐ−型トレンチ領域形成工程
その後、複数のトレンチ１１９における、それぞれの内部にｐ型シリコンが充填された構造を有する複数のｐ−型トレンチ領域１２０（不純物濃度：６．２５×１０１４ｃｍ−３）を形成する（図１５（ｃ）参照。）。
（ｄ）ｐ型アノード層形成工程
その後、ｎ−型ドリフト層１１２及びｐ型アノード層１１４における一方の表面からｐ型不純物としてのボロンイオンを打ち込み、その後所定の熱処理を行ってｐ型アノード層１１４（深さ：２μｍ、表面不純物濃度：３×１０１６ｃｍ−３）を形成する（図１５（ｄ）参照。）。
（ｅ）白金拡散工程
その後、半導体装置の第１主面側から白金を拡散してｐ−型トレンチ層１２０及びｎ−型メサ層１２２にライフタイムキラーとなる欠陥１２４（図示せず。）を形成する。
（ｆ）電極形成工程
その後、ｎ＋型カソード層１１０の下面にカソード電極１１６を形成し、ｐ型アノード層１１４の上面にアノード電極１１８を形成する（図１５（ｅ）参照。）。
なお、これらの工程を実施する際、ｎ−型メサ領域１２２の幅をＷｍとし、ｎ−型メサ領域１２２における正孔の拡散長をＬｐとしたとき、以下の式（１）を満たすようにする。
Ｌｐ＞Ｗｍ／２ ・・・ （１）
以上の工程を実施することによっても、実施形態に係る半導体装置１００を製造することができる。
以上、本発明の半導体装置を上記の各実施形態に基づいて説明したが、本発明は上記の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
［１］上記各実施形態においては、第１導電型をｎ型とし第２導電型をｐ型とした場合を例にとって本発明を説明したが、本発明はこれに限定されるものではない。第１導電型をｐ型とし第２導電型をｎ型としてもよい。
［２］上記実施形態においては、例えば６００Ｖの逆方向耐圧Ｖ（ＢＲ）を得るため、以下の式（２）を満たすように、ｎ−型メサ領域１２２におけるｎ型不純物の不純物濃度Ｎｄを規定したが、本発明はこれに限定されるものではない。
Ｎｄ≦４．６×１０１４ｃｍ−３ ・・・ （２）
例えば、ｎ−型メサ領域１２２におけるｎ型不純物の不純物濃度Ｎｄを、所望の逆方向耐圧Ｖ（ＢＲ）と、用いる半導体材料のバンドギャップＥｇとを以下の式（３）に代入したときに得られるＮｄ０よりも小さい値を有するように規定することもできる。
Ｖ（ＢＲ）＝６０（Ｅｇ／１．１）１．５（Ｎｄ０／１０１６）−０．７５ ・・・ （３）
このように構成すれば、用いる半導体材料の種類と、逆方向耐圧Ｖ（ＢＲ）の値に応じて許容される範囲から、ｎ−型メサ領域１２２におけるｎ型不純物の不純物濃度Ｎｄとして最適な値を選択することが可能となる。
［３］上記実施形態の半導体装置の製造方法においては、ｎ＋型カソード層１１０（ｎ＋型シリコン基板）の上面にｎ−型ドリフト層１１２をエピタキシャル成長させた基板を用いたが、本発明はこれに限定されるものではない。ｎ−型ドリフト層１１２（ｎ−型シリコン基板）の下面に高濃度のｎ型不純物を拡散してｎ＋型カソード層を形成することもできる。
［４］上記実施形態においては、ＰｉＮダイオードを例にとって本発明を説明したが、本発明はこれに限定されるものではない。ＰｉＮダイオード以外の伝導度変調型の半導体装置、例えばＩＧＢＴ（図１６参照。）であってもよい。
 符号の説明
１００，８００，９００…半導体装置、１１０…ｎ＋型カソード層、１１２…ｎ−型ドリフト層、１１４…ｐ型アノード層、１１６…カソード電極、１１８…アノード電極、１１９…トレンチ、１２０…ｐ−型トレンチ領域、１２２…ｎ−型メサ領域、２００…ＩＧＢＴ、２０２…ｐ＋型半導体層、２０４…ｎ−型ドリフト層、２０６…ｐ−型トレンチ領域、２０８…ｎ−型メサ領域、２１０…ｐ型ベース領域、２１２…ｎ＋型ソース領域、２１４…ゲート絶縁膜、２１６…ゲート電極、２１８…保護絶縁膜、２２０…エミッタ電極、２２２…コレクタ電極

Claims (9)

  1. 第１導電型の第１半導体層と、
    前記第１半導体層の第１主面側に位置し、前記第１半導体層よりも低濃度の第１導電型不純物を含有する第１導電型の第２半導体層と、
    前記第２半導体層の第１主面側に位置する第２導電型の第３半導体層と、
    前記第３半導体層の第１主面側から前記第３半導体層の深さよりも深くかつ所定の幅と間隔とをもって形成された複数のトレンチにおける、それぞれの内部に第２導電型の半導体材料が充填された構造を有する複数の第２導電型のトレンチ領域とを備え、
    前記第２半導体層のうち隣り合う前記トレンチ領域に挟まれた領域（以下、メサ領域という。）と前記トレンチ領域とが隣り合うように交互に配置された並列ｐｎ構造を有する伝導度変調型の半導体装置であって、
    前記メサ領域の幅をＷｍとし、前記メサ領域における少数キャリアの拡散長をＬｐとしたとき、以下の式（１）を満たし、
    Ｌｐ＞Ｗｍ／２ ・・・ （１）
    順方向バイアス時には、前記トレンチ領域から前記メサ領域に注入された少数キャリアが前記メサ領域の全域に蓄積されることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記メサ領域における第１導電型不純物の不純物濃度をＮｄとしたとき、以下の式（２）をさらに満たすことを特徴とする半導体装置。
    Ｎｄ≦４．６×１０１４ｃｍ−３ ・・・ （２）
  3. 請求項１に記載の半導体装置において、
    第１導電型不純物の不純物濃度Ｎｄは、所望の逆方向耐圧Ｖ（ＢＲ）と、用いる半導体材料のバンドギャップＥｇとを以下の式（３）に代入したときに得られるＮｄ０よりも小さい値を有することを特徴とする半導体装置。
    Ｖ（ＢＲ）＝６０（Ｅｇ／１．１）１．５（Ｎｄ０／１０１６）−０．７５ ・・・ （３）
  4. 請求項１に記載の半導体装置において、
    前記メサ領域における第１導電型不純物の不純物濃度Ｎｄと前記メサ領域の幅Ｗｍとを積算して得られる前記メサ領域のチャージ量をＱｎ（＝Ｎｄ×Ｗｍ）とし、前記トレンチ領域における第２導電型不純物の不純物濃度Ｎａと前記トレンチ領域の幅Ｗｔとを積算して得られる前記トレンチ領域のチャージ量をＱｐ（＝Ｎａ×Ｗｔ）とし、前記メサ領域のチャージ量Ｑｎと前記トレンチ領域のチャージ量Ｑｐとのうち小さい方をＱとしたとき、以下の式（４）をさらに満たすことを特徴とする半導体装置。
    Ｑ≦５×１０１１ｃｍ−２ ・・・ （４）
  5. 請求項４に記載の半導体装置において、
    以下の式（５）をさらに満たすことを特徴とする半導体装置。
    Ｑｐ≠Ｑｎ ・・・ （５）
  6. 請求項５に記載の半導体装置において、
    以下の式（６）をさらに満たすことを特徴とする半導体装置。
    Ｑｐ＞Ｑｎ ・・・ （６）
  7. 請求項６に記載の半導体装置において、
    以下の式（７）をさらに満たすことを特徴とする半導体装置。
    Ｑｐ≧１．１５×Ｑｎ ・・・ （７）
  8. 請求項１〜７のいずれかに記載の半導体装置において、
    前記第２半導体層の厚さをｔとし、前記トレンチ領域の深さをｄとしたとき、以下の式（８）を満たすことを特徴とする半導体装置。
    ｔ＞ｄ＞ｔ／２ ・・・ （８）
  9. 請求項１〜８のいずれかに記載の半導体装置において、
    前記メサ領域においては、少数キャリアのライフタイム制御がなされていることを特徴とする半導体装置。
JP2008544598A 2007-09-14 2007-09-14 半導体装置 Active JP5113076B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/067999 WO2009034658A1 (ja) 2007-09-14 2007-09-14 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2009034658A1 JPWO2009034658A1 (ja) 2010-12-16
JP5113076B2 true JP5113076B2 (ja) 2013-01-09

Family

ID=40451682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008544598A Active JP5113076B2 (ja) 2007-09-14 2007-09-14 半導体装置

Country Status (2)

Country Link
JP (1) JP5113076B2 (ja)
WO (1) WO2009034658A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437440B2 (en) 2012-11-21 2016-09-06 Infineon Technologies Dresden Gmbh Method for manufacturing a semiconductor device
CN104347729B (zh) * 2013-07-24 2018-09-04 联华电子股份有限公司 鳍式二极管结构
CN104183652A (zh) * 2014-09-17 2014-12-03 中航（重庆）微电子有限公司 超结pin器件及制备方法
KR102463180B1 (ko) * 2018-05-04 2022-11-03 현대자동차 주식회사 반도체 소자 및 그 제조 방법
US11769665B2 (en) * 2022-01-11 2023-09-26 Applied Materials, Inc. Power device structures and methods of making

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59115566A (ja) * 1982-12-22 1984-07-04 Sanken Electric Co Ltd 低損失半導体整流素子
JP2000323488A (ja) * 1999-05-10 2000-11-24 Fuji Electric Co Ltd ダイオードおよびその製造方法
JP2003318412A (ja) * 2002-02-20 2003-11-07 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2006287127A (ja) * 2005-04-04 2006-10-19 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2006324432A (ja) * 2005-05-18 2006-11-30 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2934606B2 (ja) * 1996-08-02 1999-08-16 株式会社日立製作所 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59115566A (ja) * 1982-12-22 1984-07-04 Sanken Electric Co Ltd 低損失半導体整流素子
JP2000323488A (ja) * 1999-05-10 2000-11-24 Fuji Electric Co Ltd ダイオードおよびその製造方法
JP2003318412A (ja) * 2002-02-20 2003-11-07 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2006287127A (ja) * 2005-04-04 2006-10-19 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2006324432A (ja) * 2005-05-18 2006-11-30 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPWO2009034658A1 (ja) 2010-12-16
WO2009034658A1 (ja) 2009-03-19

Similar Documents

Publication Publication Date Title
JP6881463B2 (ja) Ｒｃ−ｉｇｂｔおよびその製造方法
US10418441B2 (en) Semiconductor device and method for manufacturing the semiconductor device
KR100714857B1 (ko) 절연 게이트형 반도체장치
JP5345596B2 (ja) ソフトリカバリ挙動をもつサージ電流耐性半導体ダイオードおよび半導体ダイオードを製造する方法
JP3850054B2 (ja) 半導体装置
DE102008024464B4 (de) Halbleitervorrichtung
JP6145066B2 (ja) 半導体素子構造を製造する方法
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
JP5113076B2 (ja) 半導体装置
JP3352592B2 (ja) 半導体装置およびその製造方法
US8937502B2 (en) Lateral insulated gate turn-off devices
CN112640125B (zh) 半导体装置及其制造方法
JP7233256B2 (ja) 半導体装置及び半導体装置の製造方法
US9059237B2 (en) Semiconductor device having an insulated gate bipolar transistor
JP4764003B2 (ja) 半導体装置
TW201839996A (zh) 超接面金屬氧化物半導體雙極電晶體和製造過程
JP2007184439A (ja) 半導体装置
US20160049484A1 (en) Semiconductor device
CN113035936B (zh) 沟槽型垂直双扩散金属氧化物半导体晶体管及制备方法
JP5293119B2 (ja) 半導体装置及びその製造方法
CN116613203A (zh) 半导体装置以及半导体装置的制造方法
JP2006173255A (ja) 半導体装置及びその製造方法
JP2007128926A (ja) 整流用半導体装置とその製造方法
CN104916690A (zh) 半导体装置
JP2024080317A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5113076

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150