CN104916690A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104916690A
CN104916690A CN201410379797.0A CN201410379797A CN104916690A CN 104916690 A CN104916690 A CN 104916690A CN 201410379797 A CN201410379797 A CN 201410379797A CN 104916690 A CN104916690 A CN 104916690A
Authority
CN
China
Prior art keywords
mentioned
electrode
semiconductor regions
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410379797.0A
Other languages
English (en)
Inventor
古川大
吉桥英生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104916690A publication Critical patent/CN104916690A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/868PIN diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/0485Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明提供实现低成本且低导通电阻的半导体装置。实施方式的半导体装置具备:第1电极;第2电极;第1导电型的第1半导体区域,设置于上述第1电极与上述第2电极之间;第1导电型的第2半导体区域,设置于上述第1电极与上述第1半导体区域之间,杂质浓度比上述第1半导体区域高,并具有选择性设置的硅化物层;以及第2导电型的第3半导体区域,设置于上述第1半导体区域与上述第2电极之间。

Description

半导体装置
关联申请
本申请享受以日本专利申请2014-51820号(申请日:2014年3月14日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部的内容。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
在pin二极管中,在从阳极侧注入的空穴的量与从阴极侧注入的电子的量不平衡时,在从阳极侧向着阴极侧的方向上,有时无法得到平坦的载流子浓度分布特性(profile),恢复速度降低。与此相对,具有一种方法,即,通过将任意一方的极侧的半导体区域(p型半导体区域或者n型半导体区域)分离来抑制注入的载流子量,取得从双方的电极注入的载流子量的均衡,从而得到平坦的载流子浓度分布特性。
但是,在该方法中,用于形成分离的半导体区域的掩膜层形成工序变得必要,不能实现低成本化。另外,在将半导体区域分离成多个区域时,有可能电流路径减少而导通电阻上升。
发明内容
本发明所要解决的课题是提供一种能够提高恢复速度以及使导通电阻减少的半导体装置。
实施方式的半导体装置具备:第1电极;第2电极;第1导电型的第1半导体区域,设置于上述第1电极与上述第2电极之间;第1导电型的第2半导体区域,设置于上述第1电极与上述第1半导体区域之间,杂质浓度比上述第1半导体区域高,具有选择性设置的硅化物层;以及第2导电型的第3半导体区域,设置于上述第1半导体区域与上述第2电极之间。
附图说明
图1(a)是表示第1实施方式的半导体装置的示意剖视图,图1(b)是表示第1实施方式的半导体装置的示意俯视图。
图2是表示形成第1实施方式的硅化物层的方法的示意剖视图。
图3(a)是表示第1参考例的半导体装置的作用的示意剖视图,图3(b)是表示第2参考例的半导体装置的作用的示意剖视图。
图4是表示第1实施方式的半导体装置的作用的示意剖视图。
图5是表示第2实施方式的半导体装置的示意剖视图。
具体实施方式
下面,参照附图并对实施方式进行说明。在以下的说明中,对相同部件标记相同符号,对于已经说明了的部件适当地省略其说明。
(第1实施方式)
图1(a)是表示第1实施方式的半导体装置的示意剖视图,图1(b)是表示第1实施方式的半导体装置的示意俯视图。
在此,在图1(a)中,表示图1(b)的A-A’线处的剖面。
半导体装置1是上下电极构造的pin二极管。
半导体装置1具备阴极电极10(第1电极)以及阳极电极11(第2电极)。在阴极电极10与阳极电极11之间,设置有n-型的半导体区域20(第1半导体区域)。半导体区域20相当于pin二极管的i区域。在阴极电极10与半导体区域20之间,设置有n+型的半导体区域21(第2半导体区域)。半导体区域21的杂质浓度比半导体区域20的杂质浓度高。半导体区域21与阴极电极10相接。
半导体区域21在阴极电极10侧具有多个硅化物层21s。多个硅化物层21s在与从阴极电极10向着阳极电极11的方向(Z方向)交叉的方向(Y方向)上排列。多个硅化物层21s与阴极电极10欧姆接触。半导体区域21与阴极电极10直接接触的部分无需一定是欧姆接触。例如,多个硅化物层21s与阴极电极10之间的接触电阻和半导体区域21与阴极电极10之间的接触电阻相比变低。
在半导体区域20与阳极电极11之间,设置有p+型的半导体区域30(第3半导体区域)。半导体区域30由多个区域30a构成,多个区域30a分别在Y方向上排列。半导体区域30以及硅化物层21s在与Z方向以及Y方向交叉的X方向上延伸(图1(b))。
图2是表示形成第1实施方式的硅化物层的方法的示意剖视图。
多个硅化物层21s通过向阴极电极10与半导体区域21的接合部28的激光照射而形成。通过激光局部照射的接合部28的位置由于激光加热而使半导体区域21的硅成分与和阴极电极10的金属成分进行反应。由此,形成硅化物层21s。
另外,在实施方式中,也可以将n+型、n型以及n型称为第1导电型,将p+型以及p型称为第2导电型。在此,按n+型、n型、n型的顺序,以及p+型、p型的顺序,意味着杂质浓度变低。
所谓上述的“杂质浓度”是有助于半导体材料的导电性的杂质元素的有效的浓度。例如,在半导体材料中含有成为施主的杂质元素与成为受主的杂质元素时,将活性化的杂质元素中的除去施主与受主的抵消量以外的浓度设为杂质浓度。
半导体区域20、半导体区域21以及半导体区域30各自的主成分是例如,碳化硅(SiC),硅(Si)等。
在半导体装置1的半导体材料以碳化硅(SiC)为主成分时,作为第1导电型的杂质元素,例如采用氮(N)等。作为第2导电型的杂质元素,例如采用铝(Al)等。
在半导体装置1的半导体材料以硅(Si)为主成分时,作为第1导电型的杂质元素,例如采用磷(P)、砷(As)等。作为第2导电型的杂质元素,例如采用硼(B)等。
阴极电极10以及阳极电极11的材料例如是包括从铝(Al)、钛(Ti)、镍(Ni)、钨(W)、钼(Mo)、铜(Cu)、金(Au)、铂(Pt)等的群中选择的至少1种在内的金属。对于这些金属,也可以是层叠构造。
另外,硅化物层21s是对从铝(Al)、钛(Ti)、镍(Ni)、钨(W)、钼(Mo)、铜(Cu)、金(Au)、铂(Pt)等的群中选择的至少1种金属进行了硅化物化后的层。
在说明半导体装置1的作用前,对参考例的半导体装置的作用进行说明。
图3(a)是表示第1参考例的半导体装置的作用的示意剖视图,图3(b)是表示第2参考例的半导体装置的作用的示意剖视图。
在图3(a)表示的半导体装置100中,通过退火处理,半导体区域21的整个区域与阴极电极10欧姆接触。在半导体装置100中,在阳极电极11与阴极电极10之间,施加阳极电极11的电位比阴极电极10的电位高的正向偏压。在这种情况下,半导体装置100进行空穴从阳极电极11向半导体区域20注入、电子从阴极电极10向半导体区域20注入的双极(bipolar)动作。
在半导体装置100中,半导体区域21的整个区域与阴极电极10欧姆接触。在这样的构造中,具有如图3(a)的右图所示的载流子浓度特性那样地,从阳极侧注入的空穴的量与从阴极侧注入的电子的量不平衡(空穴量<电子量),不能得到平坦的载流子浓度分布特性的情况。由此,在半导体装置100从导通状态向关断状态转移后的恢复动作时,有不能有效地向双方的电极排出残留在半导体装置内的载流子而恢复速度降低的情况。
为了防止上述情况,在图3(b)表示的半导体装置101中,半导体区域21在Y方向上被分离。在这样的构造时,半导体区域21的容积与图3(a)相比减少,所以抑制来自阴极侧的电子注入。所以,能够推测出与图3(a)相比时,能够得到更平坦的载流子浓度分布特性。
但是,从阴极电极10注入的电子(e)在向对于电子而言电势最低的半导体区域21集中后向半导体区域20流动。因此,在导通时,电阻可能变高。
图4是表示第1实施方式的半导体装置的作用的示意剖视图。
在图4表示的半导体装置1中,在阳极电极11与阴极电极10之间,施加阳极电极11的电位与阴极电极10的电位相比变高的正向偏压。在这种情况下,半导体装置1进行空穴从阳极电极11向半导体区域注入、电子从阴极电极10向半导体区域注入的双极动作。
在半导体装置1中,使与阴极电极10欧姆接触的多个硅化物层21s分离并配置于半导体区域21。在这样的构造时,欧姆接触的接合面积与图3(a)相比减少,所以抑制来自阴极侧的电子注入。所以,能够推测出与图3(a)相比时,能够得到更平坦的载流子浓度分布特性(图4右图)。由此,能够得到更快速的恢复速度。
另外,从阴极电极10注入的电子(e)在经由欧姆接触性的区域之后,紧接着到达高浓度的半导体区域21,即,低电阻的半导体区域21。在该低电阻的半导体区域21内,电子在X方向以及Y方向上都容易扩散,之后向半导体区域20流动,因此导通时的电阻变得更低。即,在半导体装置1中,恢复速度更快,导通时的电阻变得更低。
另外,在半导体装置1中,对于半导体区域21与阴极电极10直接接触的部分,例如能够调整成在浪涌电流向半导体装置1流动的情况下、可以快速地向电极排出该浪涌电流的程度的能量势垒。由此,防止由浪涌电流引起的元件损坏。该能量势垒的调整也能够通过激光照射而进行调整。
另外,关于硅化物层21s的形成,也能够利用PEP(Photo EngravingProcess,光刻工艺)工序。例如,在半导体区域21的背面侧,选择地形成了镍膜后,加热半导体区域21与镍膜,在半导体区域21的背面侧形成硅化物层21s的方法。在第1实施方式中,该方法也包含于实施方式。
但是,利用激光照射,也能够对硅化物层21s进行事后地设计变更,设计的自由度高。例如,即使暂时形成了硅化物层21s,也能够再次进行激光照射而简便地使其宽度扩大。另外,通过激光照射,不需要PEP工序。所以,实现低成本化。
(第2实施方式)
图5是表示第2实施方式的半导体装置的示意剖视图。
通过激光照射而形成的硅化物层不止应用于二极管,还应用于开关元件。
图5表示的半导体装置2是上下电极构造的IGBT。半导体装置2具备集电极10(第1电极)以及发射极11(第2电极)。在集电极10与发射极11之间,设置有n-型的漂移区域20(第1半导体区域)。在集电极10与漂移区域20之间,设置有n+型的集电极区域21(第2半导体区域)。集电极区域21的杂质浓度比漂移区域20的杂质浓度高。
在集电极10与集电极区域21之间,设置有p+型的集电极区域22(第3半导体区域)。集电极区域22具有多个硅化物层22s。多个硅化物层22s与集电极10相接并在与从集电极10向着发射极11的Z方向交叉的Y方向上排列。多个硅化物层22s与集电极10之间的接触电阻比集电极区域22与集电极10之间的接触电阻低。
在漂移区域20与发射极11之间,设置有p型的基极区域30(第4半导体区域)。基极区域30的杂质浓度比集电极区域22的杂质浓度低。在基极区域30与发射极11之间,设置有n+型的发射极区域40(第5半导体区域)。发射极区域40的杂质浓度比漂移区域20的杂质浓度高。另外,在发射极区域40接有p+型的空穴抽取区域35。
在发射极区域40、基极区域30以及漂移区域20,隔着栅极绝缘膜51接有栅极电极50(第3电极)。
在半导体装置2中,多个硅化物层22s也通过向集电极10与集电极区域22的接合部的激光照射而形成。
漂移区域20、集电极区域21、集电极区域22、基极区域30、发射极区域40、空穴抽取区域35各自的主成分是,例如碳化硅(SiC)、硅(Si)等。
在半导体装置2的半导体材料以碳化硅(SiC)为主成分时,作为第1导电型的杂质元素,例如采用氮(N)等。作为第2导电型的杂质元素,例如采用铝(Al)等。
在半导体装置2的半导体材料以硅(Si)为主成分时,作为第1导电型的杂质元素,例如采用磷(P)、砷(As)等。作为第2导电型的杂质元素,例如采用硼(B)等。
集电极10以及发射极11的材料例如是包括从铝(Al)、钛(Ti)、镍(Ni)、钨(W)、钼(Mo)、铜(Cu)、金(Au)、铂(Pt)等的群中选择的至少1种在内的金属。对于这些金属,也可以是层叠构造。
另外,硅化物层22s是对从铝(Al)、钛(Ti)、镍(Ni)、钨(W)、钼(Mo)、铜(Cu)、金(Au)、铂(Pt)等的群中选择的至少1种的金属进行了硅化物化后的层。
栅极电极50包括导入了杂质元素的多晶硅、金属等。另外,在实施方式中,所谓绝缘膜是指,例如包含硅氧化物(SiOx)、硅氮化物(SiNx)等的绝缘膜。
在半导体装置2中,向集电极10与发射极11之间以使集电极10与发射极11相比电位变高的方式施加电压。并且,向栅极电极50供给阈值电位以上的电位,沿着栅极绝缘膜51在基极区域30形成通道。即,使半导体装置2为导通状态。
在这种情况下,在半导体装置2中,进行空穴从集电极10向漂移区域20注入、电子从发射极11经由沟道而向漂移区域20注入的双极动作。
在半导体装置2中,使与集电极10欧姆接触的多个硅化物层22s分离并配置于集电极区域22。在这样的构造时,欧姆接触的接合面积与半导体装置1同样地减少,所以抑制来自集电极侧的空穴注入。所以,能够推测出能够得到平坦的载流子浓度分布特性。由此,能够得到更快速的开关速度。
另外,从集电极10注入的电子(e)在经由欧姆接触性的区域之后,紧接着到达高浓度即低电阻的集电极区域22。在该低电阻的集电极区域22内,空穴在X方向以及Y方向上都容易扩散,在经过该扩散后向漂移区域20流动,因此导通时的电阻变得更低。即,在半导体装置2中,开关速度更快,导通时的电阻变得更低。
在上述的实施方式中,表现为“部位A设置于部位B之上”的情况中的“之上”是指,除了部位A与部位B接触并且部位A设置于部位B之上的情况外,还有意味着部位A不与部位B接触并且部位A设置于部位B的上方而使用的情况的时候。另外,“部位A设置于部位B之上”还有被应用于使部位A与部位B反转且部位A位于部位B之下的情况、和部位A与部位B横向排列的情况的时候。这是因为,即使将实施方式的半导体装置旋转,在旋转前后,半导体装置的构造也没有改变。
以上,参照具体例对实施方式进行了说明。但是,实施方式并不限定于这些具体例。即,本领域技术人员在这些具体例中加入了适当设计变更后的方案,只要具备实施方式的特征,就包含在实施方式的范围内。上述的各具体例具备的各要素以及其配置、材料、条件、形状、大小等不限定于例示,能够适当变更。
另外,上述的各实施方式所具备的各要素只要在技术上存在可能性,均能进行组合,将它们进行组合后的方案只要包括实施方式的特征则也包含于实施方式的范围内。除此之外,应了解,在实施方式的思想的范畴内,只要是本领域技术人员想到得出的各种的变更例以及修正例,则上述变更例以及修正例也属于实施方式的范围。
对本发明的几个实施方式进行了说明,但这些实施方式是作为例子而提出的,并没有意图限定发明的范围。这些实施方式可以以其他各种方式进行实施,在不超出发明主旨的范围内,可进行各种省略、替换以及变更。这些实施方式及其变形包括在发明的范围和主旨内,同样,也包括在权利要求所记载的发明和与其等同的范围内。

Claims (9)

1.一种半导体装置,具备:
第1电极;
第2电极;
第1导电型的第1半导体区域,设置于上述第1电极与上述第2电极之间;
第1导电型的第2半导体区域,设置于上述第1电极与上述第1半导体区域之间,杂质浓度比上述第1半导体区域高,并具有选择性设置的硅化物层;以及
第2导电型的第3半导体区域,设置于上述第1半导体区域与上述第2电极之间。
2.根据权利要求1记载的半导体装置,
上述硅化物层与上述第1电极之间的接触电阻,比上述第2半导体区域与上述第1电极之间的接触电阻低。
3.根据权利要求1或2记载的半导体装置,
上述第3半导体区域由多个区域构成,上述多个区域分别在与从上述第1电极向着上述第2电极的方向交叉的方向上排列。
4.根据权利要求1或2记载的半导体装置,
上述硅化物层有多个,各个上述硅化物层在与从上述第1电极向着上述第2电极的方向交叉的方向上排列。
5.根据权利要求1或2记载的半导体装置,
通过向上述第1电极与上述第2半导体区域的接合部照射激光来形成上述硅化物层。
6.一种半导体装置,具备:
第1电极;
第2电极;
第1导电型的第1半导体区域,设置于上述第1电极与上述第2电极之间;
第1导电型的第2半导体区域,设置于上述第1电极与上述第1半导体区域之间,杂质浓度比上述第1半导体区域高;
第2导电型的第3半导体区域,设置于上述第1电极与第2半导体区域之间,具有选择性设置的硅化物层;
第2导电型的第4半导体区域,设置于上述第1半导体区域与上述第2电极之间,杂质浓度比上述第3半导体区域低;
第1导电型的第5半导体区域,设置于上述第4半导体区域与上述第2电极之间,杂质浓度比上述第1半导体区域高;以及
第3电极,隔着绝缘膜与上述第5半导体区域、上述第4半导体区域以及上述第1半导体区域相接。
7.根据权利要求6记载的半导体装置,
上述硅化物层与上述第1电极之间的接触电阻比上述第3半导体区域与上述第1电极之间的接触电阻低。
8.根据权利要求6或7记载的半导体装置,
通过向上述第1电极与上述第3半导体区域的接合部照射激光来形成上述硅化物层。
9.根据权利要求6或7记载的半导体装置,
上述硅化物层有多个,各个上述硅化物层在与从上述第1电极向着上述第2电极的方向交叉的方向上排列。
CN201410379797.0A 2014-03-14 2014-08-04 半导体装置 Pending CN104916690A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014051820A JP2015176992A (ja) 2014-03-14 2014-03-14 半導体装置
JP2014-051820 2014-03-14

Publications (1)

Publication Number Publication Date
CN104916690A true CN104916690A (zh) 2015-09-16

Family

ID=54069863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410379797.0A Pending CN104916690A (zh) 2014-03-14 2014-08-04 半导体装置

Country Status (3)

Country Link
US (1) US20150263179A1 (zh)
JP (1) JP2015176992A (zh)
CN (1) CN104916690A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6566812B2 (ja) * 2015-09-25 2019-08-28 三菱電機株式会社 炭化珪素半導体装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090278169A1 (en) * 2005-09-12 2009-11-12 Nissan Motor Co., Ltd Semiconductor device and method of manufacturing the same
US20110147767A1 (en) * 2008-08-21 2011-06-23 Showa Denko K.K. Semiconductor device and manufacturing method of semiconductor device
CN103066158A (zh) * 2013-01-10 2013-04-24 中电电气(南京)光伏有限公司 一种背电场区域接触晶体硅太阳电池的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090278169A1 (en) * 2005-09-12 2009-11-12 Nissan Motor Co., Ltd Semiconductor device and method of manufacturing the same
US20110147767A1 (en) * 2008-08-21 2011-06-23 Showa Denko K.K. Semiconductor device and manufacturing method of semiconductor device
CN103066158A (zh) * 2013-01-10 2013-04-24 中电电气(南京)光伏有限公司 一种背电场区域接触晶体硅太阳电池的制备方法

Also Published As

Publication number Publication date
US20150263179A1 (en) 2015-09-17
JP2015176992A (ja) 2015-10-05

Similar Documents

Publication Publication Date Title
JP5787853B2 (ja) 電力用半導体装置
JP5345596B2 (ja) ソフトリカバリ挙動をもつサージ電流耐性半導体ダイオードおよび半導体ダイオードを製造する方法
US20150228726A1 (en) Semiconductor device
CN104716168B (zh) 带有复合区的半导体器件
JP2015213141A (ja) 縦型半導体装置およびその製造方法
CN104867925A (zh) 半导体器件及有与背面电极直接邻接区的rc-igbt
CN104779278A (zh) 双极半导体器件及其制造方法
JP6139312B2 (ja) 半導体装置
CN105122458A (zh) 半导体装置及其制造方法
CN106531786B (zh) 半导体装置
US20150287840A1 (en) Semiconductor device
JP6721648B2 (ja) 半導体装置
CN109427902B (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
US10141455B2 (en) Semiconductor device
JPWO2019049572A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN104916663A (zh) 半导体装置
JP7414047B2 (ja) 半導体装置
US11699744B2 (en) Semiconductor device and semiconductor apparatus
JPWO2019077877A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN112466922A (zh) 半导体装置
JP2011199061A (ja) 半導体装置およびその製造方法
JP7302285B2 (ja) 半導体装置
JP4415767B2 (ja) 絶縁ゲート型半導体素子、及びその製造方法
CN104916690A (zh) 半导体装置
CN112466923A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150916