JP5106767B2 - 超高周波半導体素子 - Google Patents
超高周波半導体素子 Download PDFInfo
- Publication number
- JP5106767B2 JP5106767B2 JP2005267652A JP2005267652A JP5106767B2 JP 5106767 B2 JP5106767 B2 JP 5106767B2 JP 2005267652 A JP2005267652 A JP 2005267652A JP 2005267652 A JP2005267652 A JP 2005267652A JP 5106767 B2 JP5106767 B2 JP 5106767B2
- Authority
- JP
- Japan
- Prior art keywords
- measurement
- electrode
- transmission line
- signal transmission
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 67
- 238000005259 measurement Methods 0.000 claims description 77
- 230000008054 signal transmission Effects 0.000 claims description 36
- 230000005540 biological transmission Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 description 29
- 230000003071 parasitic effect Effects 0.000 description 16
- 239000000758 substrate Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Microwave Amplifiers (AREA)
Description
本発明は超高周波半導体素子に関する。
超高周波単一チップ集積回路に用いられる超高周波半導体素子は、電界効果トランジスター（field effect transistor：ＦＥＴ）が主に用いられる。このような電界効果トランジスターの種類にはシリコン（Ｓｉ）を半導体基板として用いる金属−酸化物−半導体電界効果トランジスター（metal-oxide-semiconductor FET：ＭＯＳＦＥＴ）および相補的金属−酸化物−半導体電界効果トランジスター（complementary MOSFET：ＣＯＭＯＳ）などがあり、ガリウム−砒素（ＧａＡＳ）、ガリウム窒素（ＧａＮ）などの化合物半導体基板を用いる金属−半導体電界効果トランジスター（metal-semiconductor FET：ＭＥＳＦＥＴ）および高電子移動度トランジスター（high electron mobility transistor）などがある。
これら超高周波半導体素子の構成はゲート、ドレインおよびソース以外に半導体素子の特性を測定するための測定用ゲートパッド、測定用ドレインパッドおよび測定用ソースパッドで構成される。これら素子は測定と素子の内部および外部的パラメーターを抽出するモデリング過程により特性を分析した後、超高周波単一チップ集積回路の能動素子として用いられて回路を設計する。
従来の超高周波半導体素子は、ソースと測定用ソースパッドは信号接地面と連結されるため、素子の特性には多くの影響を及ぼさない。しかし、ゲートとドレインは素子の入出力に該当する部分では素子の特性に大きな影響を及ぼす。特に、測定用パッドは半導体素子で占める領域が大きいため、パッドによる寄生成分（parasitic element）を無視することができない。素子の使用周波数が高くなるほど周波数による寄生成分は回路設計時に大きな誤差を提供し得る問題点があり、また、従来の超高周波半導体素子はゲートおよびドレインと夫々の測定用パッドで線幅が変わる不連続区間が現われた。この部分での寄生成分により信号の反射が発生して周波数特性が変化するようになって回路設計に大きな誤謬を提供するようになるため、モデリング過程で必ずデ・エンベディング（de-embedding）過程を経なければならなかった。このようなデ・エンベディング過程は測定用パッド部分のみを更に製作しなければならなく、素子特性分析のためのモデリング過程で多くの時間を消耗するという問題点があった。
敷衍すると、図１の従来の超高周波半導体素子を集積回路の設計に用いる場合、ゲート電極およびドレイン電極と伝送線路を連結するためには夫々の電極と伝送線路の連結部についての再解釈が要求される。即ち、デ・エンベディング過程を経て測定用パッドおよび連結部に対する特性抽出がなされているとしても、集積回路の信号伝送線路と更に連結すると、また別の不連続性が発生する連結部が現われるようになって、これに対する新たな特性分析がなされなければならなかった。
従来の超高周波半導体素子は、ゲートとドレインは素子の入出力に該当する測定用パッドは半導体素子で占める領域が大きいため、パッドによる寄生成分を無視することができない。素子の使用周波数が高くなるほど周波数による寄生成分は回路設計時に大きな誤差を提供し得る問題点があり、また、従来の超高周波半導体素子はゲートおよびドレインと夫々の測定用パッドで線幅が変わる不連続区間が現われた。この部分での寄生成分により信号の反射が発生して周波数特性が変化するようになって回路設計に大きな誤謬を提供するようになるため、モデリング過程で必ずデ・エンベディング過程を経なければならなかった。このようなデ・エンベディング過程は測定用パッド部分のみを更に製作しなければならなく、素子特性分析のためのモデリング過程で多くの時間を消耗するという問題点があった。
本発明は従来の超高周波半導体素子における問題点を解消するために、ゲート電極、ドレイン電極およびソース電極と半導体素子の特性測定用ゲートパッド、測定用ドレインパッドおよび測定用ソースパッドで構成された超高周波半導体において、前記測定用ゲートパッドと測定用ドレインパッドの代わりに拡張電極が夫々構成されるようにして、超高周波単一チップ集積回路設計のために超高周波半導体素子の特性分析のためのモデリング過程でゲートとドレイン測定用パッドによる寄生成分を除去する超高周波半導体素子を提供するものである。
ゲート電極、ドレイン電極およびソース電極を備えた超高周波単一チップ集積回路の能動素子として用いられる超高周波半導体素子であって、前記ゲート電極に接続される測定用のゲート拡張電極と、前記ドレイン電極に接続される測定用のドレイン拡張電極と、前記ソース電極に接続される測定用ソースパッドを備え、前記ゲート拡張電極は、一端部が前記ゲート電極の一端部と連続的に連結され、他端部側に前記超高周波単一チップ集積回路の信号伝送線路に連続的に連結されるように該信号伝送線路の線幅と同じ幅の部分を有すると共に、前記一端部から前記信号伝送線路の線幅と同じ幅の部分に連結するテーパ状部分を有する形状に形成され、前記ドレイン拡張電極は、一端部が前記ドレイン電極の一端部と連続的に連結され、他端部側に前記超高周波単一チップ集積回路の信号伝送線路に連続的に連結されるように該信号伝送線路の線幅と同じ幅部分を有すると共に、前記一端部から前記信号伝送線路の線幅と同じ幅の部分の幅に連結するテーパ状部分を有する形状に形成され、前記測定用ソースパッドに、入力および出力基準点を示す測定浮標が設けられ、前記測定浮標が、前記超高周波単一チップ集積回路の前記能動素子の端部となる位置であって、該超高周波単一チップ集積回路の前記信号伝送線路が連結される位置に設けられているので、超高周波単一チップ集積回路設計のための能動素子のモデリング過程で、パッドの寄生成分を除去するためのデ・エンベディング過程を省略することができ、モデリング過程に所要される費用と時間を最少化し得るとともに、回路に用いられる能動素子の全体の大きさが決定され、デ・エンベディング過程が不要な半導体素子の正確なモデリングがなされて、超高周波単一チップ集積回路の設計時に能動素子部分の正確な設計基準になることを特徴とする。
前記ゲートおよびドレイン拡張電極の大きさは、超高周波単一チップ集積回路の設計時に回路構造と使用周波数帯域の伝送線路インピーダンス整合に合う大きさに製作されて、信号の伝送損失を最小化することをその特徴とする。
本発明は半導体素子で測定用パッドの形成とデ・エンベディング過程を省略することにより、費用と時間を効果的に減らすことができる。即ち、本発明の超高周波半導体素子は入出力端の測定パッドの代わりに拡張電極を代置することにより、電極と測定パッド部分で発生する不連続特性を除去して超高周波単一チップ集積回路の設計時に必要なデ・エンベディング過程を省略することができるため、モデリング過程での時間と費用の節減が可能であり、超高周波単一チップ集積回路の設計において能動素子の正確な特性と大きさを提供することができるため、設計時間短縮と望む仕様への正確な設計が可能になる効果がある。
本発明による超高周波半導体素子と従来の超高周波半導体素子の構成を比較して示した添付図面を参照して詳細に説明する。
超高周波半導体素子の構成と本発明による超高周波半導体素子の構成を夫々図１と図２に示した。
図１は従来の超高周波半導体素子の構成図であって、その構成はゲート電極１１、ドレイン電極１２およびソース電極１３の外に測定のための夫々のパッド、即ち、測定用ゲートパッド１４、測定用ドレインパッド１５および測定用ソースパッド１６で構成されている。
図２は本発明による超高周波半導体素子の構成図であって、ゲート電極２１、ドレイン電極２２、ソース電極２３および測定用ソースパッド２６とゲート拡張電極２４とドレイン拡張電極２５から成っている。
前記図１と図２において、ゲート電極、ドレイン電極、ソース電極および測定用ソースパッドは、本発明による超高周波半導体素子と従来の超高周波半導体素子が同一の構成を有するが、本発明による超高周波半導体素子が従来の超高周波半導体素子で測定用ゲートパッドと測定用ドレインパッドの代わりにゲート拡張電極およびドレイン拡張電極が代置された構造を有している構造上の差異点を有する。
図１の従来の超高周波半導体素子の構成において、ゲート電極と測定用ゲートパッドの連結部分およびドレイン電極と測定用ドレインパッドとの連結部分で線幅が変わる不連続区間で現われる信号伝送の不連続性と、測定用パッドによる寄生成分を除去する過程をデ・エンベディングと言う。
超高周波半導体素子の特性を測定した後、超高周波単一チップ集積回路設計のために超高周波半導体素子の特性を夫々の必要に合うよう抽出する過程を経るようになるが、このような過程全体をモデリングと言い、モデリング過程には電極とパッドの連結部で現われる信号伝送の不連続性とパッドによる寄生成分を除去するデ・エンベディング過程が含まれている。このようなデ・エンベディング過程を遂行するためには超高周波半導体素子の製作時に用いられた半導体基板と同一の基板上に測定用パッドのみを別途に製作してその特性を測定した後、超高周波半導体素子の特性から測定用パッド成分を除くようになる。従って、デ・エンベディング過程を遂行するには超高周波半導体素子の製作工程と同一の方法で測定用パッドのみを製作しなければならなく、同一の方法で測定をしなければならないため、これにより測定用パッド製作と測定のために費用と時間の投資を必要とする短点がある。
本発明による超高周波半導体素子は、構成における若干の変化のみで前記の短点を解消することができる。即ち、測定用ゲートパッドと測定用ドレインパッドの代わりにゲート拡張電極およびドレイン拡張電極を代置することにより、素子のモデリング過程でデ・エンベディング過程を排除することができる。
測定用ゲートパッドと測定用ドレインパッドの代わりにゲート拡張電極とドレイン拡張電極が代置された理由は次の通りである。
図１の従来の超高周波半導体素子の構成において、一点鎖線で表示されたゲート電極１１と測定用ゲートパッド１４の連結部分１７およびドレイン電極１２と測定用ドレインパッド１５との連結部分１８で線幅が急激に変わって信号伝送で不連続特性が現われるようになり、損失が増加するようになる。このような不連続部分は超高周波単一チップ集積回路の設計で誤謬を犯すようになる。
また、図１における各測定用パッド１４，１５，１６は、超高周波単一チップ集積回路の設計において適用されなかった部分で回路設計のための能動素子特性抽出過程で測定用パッドによる寄生成分に対する特性を除去するようになる。測定用パッドは超高周波半導体素子で占める領域が大きく、集積回路の使用周波数が増加するほど測定用パッドによる寄生成分も共に増加するため、能動素子の特性抽出過程ではこのような測定用パッドの寄生成分を必ず除去しなければならない。特に、測定用ゲートと測定用ドレインパッドの寄生成分は一層注意を要するようになる。測定用ソースパッドは信号接地面部分と連結されるため、測定用ソースパッドによる寄生成分が超高周波半導体素子の特性には多くの影響を及ぼさないが、測定用ゲートパッドと測定用ドレインパッドは素子の入出力に該当する部分であるため、それらの寄生成分は素子の特性に至大な影響を及ぼす。このような測定用パッドによる寄生成分は回路の設計時に大きな誤差を与える問題点がある。
図２に図示された通り、本発明による超高周波半導体素子のゲート電極２１およびドレイン電極２２の各拡張電極２４，２５は、夫々その一端の線幅が徐々に減るように形成されて該当ゲート電極２１およびドレイン電極２２に直ちに連結されるので、従来の高周波半導体素子の連結部で発生する不連続性を無くすことができる。
図１におけるような従来の超高周波半導体素子の場合、測定用パッド１４，１５，１６の大きさは超高周波単一チップ集積回路の信号伝送線路３１，４１の大きさとは関係が無く一定の大きさに構成されるため、夫々の電極１１，１２，１３と夫々の測定用パッド１４，１５，１６との連結部で線幅が急激に変わるようになるが、本発明による超高周波半導体素子におけるゲート拡張電極２４とドレイン拡張電極２５は超高周波単一チップ集積回路の信号伝送線路３１，４１と直ちに連結されることができるため、ゲート電極２１およびドレイン電極２２と夫々の拡張電極２４，２５間の線幅変化が急でなく、集積回路の信号伝送線路３１，４１に連続的に連結されるように設計が可能であるため、前記の問題点を解決することができる。
また、本発明による超高周波半導体素子を超高周波単一チップ集積回路の能動素子として用いる場合、回路の使用周波数によりゲートおよびドレイン拡張電極２４，２５の幅が決定される。
超高周波単一チップ集積回路は、信号の伝送線路を図３のマイクロストリップライン（microstrip line）または図４の同一平面上導波管（coplanar waveguide：ＣＰＷ）のうちいずれを用いるかによって構造を異に用いる。
図３はマイクロストリップラインの構造を示したもので、半導体基板３３の上面には信号の伝送線路３１を形成し、基板の下面には信号接地面３２を形成したものである。信号伝送線路３１の幅は半導体基板の誘電率と厚さおよび集積回路の使用周波数により決定される。
図４は図３とは異に半導体基板４３の上面に信号の伝送線路４１と信号接地面４２が同一平面上導波管の構造を示している。同一平面上導波管は使用周波数によって信号伝送線路４１の幅と信号伝送線路と信号接地面４２との間隔が決定される。
マイクロストリップラインまたは同一平面上導波管の信号伝送線路３１，４１の線幅は、特性インピーダンスが５０Ωになるように用いるが、その理由は信号伝送での伝送損失を最小化するからである。従って、使用周波数によって夫々の信号伝送線路３１，４１の幅は５０Ωを有するように設計する。
このような線路の伝送線路と超高周波半導体素子を集積回路の設計に用いる場合、信号の伝送線路はゲート電極とドレイン電極に連結される。
以上のごとき構造の本発明による超高周波半導体素子を用いる場合には、ゲート電極２１およびドレイン電極２２が集積回路の信号伝送線路と同一の線幅を有する夫々の拡張電極２４，２５と連結されており、集積回路の設計時に拡張電極が信号の伝送線路と連結されるため、電極と拡張電極の連結部に対し付加的に特性分析が必要でない。
この理由により本発明による超高周波半導体素子のゲート拡張電極およびドレイン拡張電極の幅は、回路の使用周波数によって信号伝送線路の幅と同一の大きさに決定される。
また、半導体素子の特性に影響を及ぼさないソース測定用パッド２６に入力および出力測定基準を示す測定浮標２７，２８を構成して、素子測定時に測定プローブ（probe）が測定浮標までのみ接触されるようにする。そうすると、回路に用いられる能動素子の全体大きさが決定され、デ・エンベディング過程が不要な半導体素子の正確なモデリングがなされ、超高周波単一チップ集積回路の設計時に能動素子の入出力部分に対する正確な設計基準になる。
１１、２１ ゲート電極
１２、２２ ドレイン電極
１３、２３ ソース電極
１４ 測定用ゲートパッド
１５ 測定用ドレインパッド
１６、２６ 測定用ソースパッド
１７ ゲート電極と測定用ゲートパッドとの連結部
１８ ドレイン電極と測定用ドレインパッドとの連結部
２４ ゲート拡張電極
２５ ドレイン拡張電極
２７ 入力（ゲート）端測定浮標
２８ 出力（ドレイン）端測定浮標
３１、４１ 信号の伝送線路
３２、４２ 信号接地面
３３、４３ 半導体基板
１２、２２ ドレイン電極
１３、２３ ソース電極
１４ 測定用ゲートパッド
１５ 測定用ドレインパッド
１６、２６ 測定用ソースパッド
１７ ゲート電極と測定用ゲートパッドとの連結部
１８ ドレイン電極と測定用ドレインパッドとの連結部
２４ ゲート拡張電極
２５ ドレイン拡張電極
２７ 入力（ゲート）端測定浮標
２８ 出力（ドレイン）端測定浮標
３１、４１ 信号の伝送線路
３２、４２ 信号接地面
３３、４３ 半導体基板
Claims (2)
- ゲート電極、ドレイン電極およびソース電極を備えた超高周波単一チップ集積回路の能動素子として用いられる超高周波半導体素子であって、
前記ゲート電極に接続される測定用のゲート拡張電極と、前記ドレイン電極に接続される測定用のドレイン拡張電極と、前記ソース電極に接続される測定用ソースパッドを備え、
前記ゲート拡張電極は、一端部が前記ゲート電極の一端部と連続的に連結され、他端部側に前記超高周波単一チップ集積回路の信号伝送線路に連続的に連結されるように該信号伝送線路の線幅と同じ幅の部分を有すると共に、前記一端部から前記信号伝送線路の線幅と同じ幅の部分に連結するテーパ状部分を有する形状に形成され、前記ドレイン拡張電極は、一端部が前記ドレイン電極の一端部と連続的に連結され、他端部側に前記超高周波単一チップ集積回路の信号伝送線路に連続的に連結されるように該信号伝送線路の線幅と同じ幅部分を有すると共に、前記一端部から前記信号伝送線路の線幅と同じ幅の部分の幅に連結するテーパ状部分を有する形状に形成され、前記測定用ソースパッドに、入力および出力基準点を示す測定浮標が設けられ、前記測定浮標が、前記超高周波単一チップ集積回路の前記能動素子の端部となる位置であって、該超高周波単一チップ集積回路の前記信号伝送線路が連結される位置に設けられている
ことを特徴とする超高周波半導体素子。 - 前記能動素子のゲート拡張電極およびドレイン拡張電極の平面的形状と段差形状が、超高周波単一チップ集積回路を構成する複数の能動素子を電気的に連結した場合、各能動素子間において使用周波数帯域の伝送線路インピーダンス整合が取れるように設定されたことを特徴とする請求項１記載の超高周波半導体素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2004-0075719 | 2004-09-22 | ||
| KR1020040075719A KR100686438B1 (ko) | 2004-09-22 | 2004-09-22 | 초고주파 반도체 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006093698A JP2006093698A (ja) | 2006-04-06 |
| JP5106767B2 true JP5106767B2 (ja) | 2012-12-26 |
Family
ID=36234320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005267652A Active JP5106767B2 (ja) | 2004-09-22 | 2005-09-14 | 超高周波半導体素子 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5106767B2 (ja) |
| KR (1) | KR100686438B1 (ja) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62115783A (ja) * | 1985-11-14 | 1987-05-27 | Mitsubishi Electric Corp | 半導体装置 |
| JPH02168632A (ja) * | 1988-09-14 | 1990-06-28 | Mitsubishi Electric Corp | 電界効果トランジスタ及び信号伝送線路 |
| JPH04288860A (ja) * | 1991-03-18 | 1992-10-13 | Fujitsu Ltd | 高周波トランジスタ及びその実装方法 |
| JPH09213759A (ja) * | 1996-01-30 | 1997-08-15 | Sony Corp | 半導体装置 |
| JP2701825B2 (ja) * | 1996-02-13 | 1998-01-21 | 松下電器産業株式会社 | 高周波特性の測定方法 |
| JPH1093111A (ja) * | 1997-06-13 | 1998-04-10 | Matsushita Electric Ind Co Ltd | 高周波半導体装置 |
| KR100248415B1 (ko) * | 1997-12-17 | 2000-03-15 | 이계철 | 단일칩 마이크로웨이브 집적회로의 제조방법 |
| JP2003007727A (ja) | 2001-06-22 | 2003-01-10 | Sanyo Electric Co Ltd | 化合物半導体装置 |
-
2004
- 2004-09-22 KR KR1020040075719A patent/KR100686438B1/ko active IP Right Grant
-
2005
- 2005-09-14 JP JP2005267652A patent/JP5106767B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR100686438B1 (ko) | 2007-02-23 |
| KR20060026976A (ko) | 2006-03-27 |
| JP2006093698A (ja) | 2006-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Schlechtweg et al. | Coplanar millimeter-wave ICs for W-band applications using 0.15/spl mu/m pseudomorphic MODFETs | |
| US5546049A (en) | Frequency scalable pre-matched transistor | |
| Aguirre-Morales et al. | Towards amplifier design with a SiC graphene field-effect transistor | |
| US9899967B1 (en) | Embedded harmonic termination on high power RF transistor | |
| JP5106767B2 (ja) | 超高周波半導体素子 | |
| US20030158689A1 (en) | Method for extracting parasitic capacitances of field-effect transistors | |
| JP2567976B2 (ja) | 高周波低雑音半導体装置 | |
| Andrei et al. | Efficient de-embedding technique for 110-GHz deep-channel-MOSFET characterization | |
| Bahl et al. | C-band 10 W MMIC class-A amplifier manufactured using the refractory SAG process | |
| JPH1093021A (ja) | マイクロ波集積回路 | |
| Angelov et al. | On the High Frequency de-embedding& modeling of FET devices | |
| JP3196752B2 (ja) | 半導体集積回路装置とその製造方法 | |
| EP4195260A2 (en) | Transistor with odd-mode oscillation stabilization circuit | |
| JP3209268B2 (ja) | 電界効果トランジスタ及びその能動回路 | |
| JPH0227746A (ja) | マイクロ波集積回路およびその製造方法 | |
| JPS62211962A (ja) | 高周波半導体装置の製造方法 | |
| Popov et al. | Effect of Different De-Embedding Techniques on Small-Signal Parameters of X-Band Low-Noise Amplifier | |
| JPS6087502A (ja) | 高周波帯整合回路の決定方法 | |
| JPH0322697B2 (ja) | ||
| JP2009210381A (ja) | 真性素子特性抽出方法 | |
| JP3450721B2 (ja) | 半導体装置 | |
| Yin et al. | Direct extraction method for stripline packaged field effect transistor small signal equivalent circuit model | |
| JPH11168307A (ja) | マイクロ波集積回路 | |
| Petersen et al. | A two-stage monolithic buffer amplifier for 20 GHz satellite communication | |
| JPH02168632A (ja) | 電界効果トランジスタ及び信号伝送線路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080507 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120702 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121003 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5106767 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |