KR100686438B1 - 초고주파 반도체 소자 - Google Patents

초고주파 반도체 소자 Download PDF

Info

Publication number
KR100686438B1
KR100686438B1 KR1020040075719A KR20040075719A KR100686438B1 KR 100686438 B1 KR100686438 B1 KR 100686438B1 KR 1020040075719 A KR1020040075719 A KR 1020040075719A KR 20040075719 A KR20040075719 A KR 20040075719A KR 100686438 B1 KR100686438 B1 KR 100686438B1
Authority
KR
South Korea
Prior art keywords
measurement
high frequency
pad
semiconductor device
ultra
Prior art date
Application number
KR1020040075719A
Other languages
English (en)
Other versions
KR20060026976A (ko
Inventor
이복형
이성대
김삼동
이진구
Original Assignee
학교법인 동국대학교
이진구
이복형
김삼동
이성대
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 동국대학교, 이진구, 이복형, 김삼동, 이성대 filed Critical 학교법인 동국대학교
Priority to KR1020040075719A priority Critical patent/KR100686438B1/ko
Priority to JP2005267652A priority patent/JP5106767B2/ja
Publication of KR20060026976A publication Critical patent/KR20060026976A/ko
Application granted granted Critical
Publication of KR100686438B1 publication Critical patent/KR100686438B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Microwave Amplifiers (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 초고주파 단일칩 집적회로(microwave monolithic integrated circuit: MMIC)의 능동소자로 사용되는 초고주파 반도체 소자에 대한 것으로 게이트, 드레인 및 소스 와 측정을 위한 게이트, 드레인 및 소스 패드로 구성된 초고주파 반도체 소자에 있어서, 측정용 게이트 패드와 측정용 드레인 패드 대신에 게이트 확장 전극 및 드레인 확장 전극을 대치시켜 형성한 초고주파 반도체 소자에 관한 것이다.
본 발명은 반도체 소자에서 측정용 패드의 형성과 디임베딩 과정을 생략함으로써 비용과 시간을 효과적으로 줄일 수 있으며, 또한 본 발명의 디임베딩 된 초고주파 반도체 소자는 입출력단의 측정 패드 대신에 확장 전극을 대치함으로써 전극과 측정 패드 부분에서 발생하는 불연속 특성을 제거하여 초고주파 단일칩 집적회로의 설계시에 필요한 디임베딩 과정을 생략할 수 있어 모델링 과정에서의 시간과 비용의 절감이 가능하고, 초고주파 단일칩 집적회로 설계에서 능동 소자의 정확한 특성과 크기를 제공할 수 있기 때문에 설계 시간 단축과 원하는 사양으로의 정확한 설계가 가능한 효과가 있다.
초고주파 반도체 소자, MMIC, 모델링, de-embedding

Description

초고주파 반도체 소자{microwave semiconductor element}
도 1은 종래의 초고주파 반도체 소자의 평면도,
도 2는 본 발명에 의한 초고주파 반도체 소자의 평면도,
도 3은 초고주파 반도체 소자 제작 공정 순서도로써,
도 3(a)는 소자간의 전기적 격리를 위해 메사(MESA) 구조를 형성하는 제 1단계,
도 3(b)는 반도체와 금속간의 원활한 전류흐름을 위한 소스 전극 및 드레인 전극의 오믹 금속을 형성하는 제 2단계,
도 3(c)는 반도체 소자 제어를 위해 정류성 접촉의 게이트 전극을 형성하는 제 3단계,
도 3(d)는 각종 패드 및 전극 등의 금속층을 형성하는 제 4단계,
도 3(e)는 제작된 종래의 초고주파 반도체 소자 사진,
도 3(f)는 제작된 본 발명에 따른 초고주파 반도체 소자 사진,
도 4는 초고주파 단위칩 집적회로에서 마이크로 스트립 라인 구조도,
도 5는 초고주파 단위칩 집적회로에서의 동일 평면상 도파관 구조도.
<도면의 주요 부분에 대한 부호의 설명>
11, 21, 33 : 게이트 전극 12, 22, 322 : 드레인 전극
13, 23, 321 : 소스 전극 14, 351 : 측정용 게이트 패드
15, 352 : 측정용 드레인 패드 16, 26, 353 : 측정용 소스 패드
17, 341 : 게이트 전극과 측정용 게이트 패드 연결부
18, 342 : 드레인 전극과 측정용 드레인 패드 연결부
24, 361 : 게이트 확장 전극 25, 362 : 드레인 확장 전극
27, 371 : 입력(게이트)단 측정 부표
28, 372 : 출력(드레인)단 측정 부표
42, 52 : 신호 접지면 43, 53 : 반도체 기판
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
본 발명은 초고주파 반도체 소자에 관한 것으로, 보다 상세히 말하면, 초고주파 단일칩 집적회로(microwave monolithic integrated circuit: MMIC)의 능동소자로 사용되는 초고주파 반도체 소자에 있어서, 게이트, 드레인 및 소스 와 측정을 위한 게이트 패드, 드레인 패드 및 소스 패드로 구성된 초고주파 반도체 소자에 있어서, 측정용 게이트 패드와 측정용 드레인 패드 대신에 게이트 확장 전극 및 드레인 확장 전극을 대치시켜 형성한 초고주파 반도체 소자이다.
초고주파 단일칩 집적회로에 사용되는 초고주파 반도체 소자는 전계효과 트랜지스터(field effect transistor: FET)가 주로 사용된다. 이러한 전계효과 트랜지스터의 종류에는 실리콘(Si)을 반도체 기판으로 사용하는 금속-산화물-반도체 전계효과 트랜지스터(metal-oxide-semiconductor FET: MOSFET) 및 상보적 금속-산화물-반도체 전계효과 트랜지스터(complementary MOSFET: CMOS) 등이 있고, 갈륨-비소(GaAS), 갈륨-질소(GaN) 등의 화합물 반도체 기판을 사용하는 금속-반도체 전계효과 트랜지스터(metal-semiconductor FET: MESFET) 및 고전자 이동도 트랜지스터(high electron mobility transistor) 등이 있다.
이들 초고주파 반도체 소자의 구성은 게이트, 드레인 및 소스이외에 반도체 소자의 특성을 측정하기 위한 측정용 게이트 패드, 측정용 드레인 패드 및 측정용 소스 패드로 구성된다. 이들 소자는 측정과 소자의 내부 및 외부적 파라미터를 추출하는 모델링(modeling) 과정을 통하여 특성을 분석한 후 초고주파 단일칩 집적회 로의 능동소자로 사용되어 회로를 설계하게 된다.
종래의 초고주파 반도체 소자는 소스와 측정용 소스 패드는 신호 접지면과 연결되기 때문에 소자의 특성에는 많은 영향을 미치지 않는다. 그러나 게이트와 드레인은 소자의 입출력에 해당하는 부분으로 소자 특성에 지대한 영향을 미친다. 특히 측정용 패드는 반도체 소자에서 차지하는 영역이 크기 때문에 패드에 의한 기생 성분(parasitic element)을 무시할 수 없다. 소자의 사용 주파수가 높아질수록 주파수에 의한 기생 성분은 회로 설계시 커다란 오차를 제공할 수 있는 문제점이 있었으며, 또한 종래의 초고주파 반도체 소자는 게이트, 드레인과 각각의 측정용 패드에서 선폭이 변하는 불연속 구간이 나타났다. 이 부분에서의 기생 성분으로 인해 신호의 반사가 발생하여 주파수 특성이 변화하게 되어 회로 설계에 큰 오류를 제공하게 되기 때문에, 모델링 과정에서 반드시 디임베딩 과정을 거쳐야만 했다. 이러한 디임베딩 과정은 측정용 패드 부분만을 다시 제작하여야 하고, 소자 특성 분석을 위한 모델링 과정에서 많은 시간을 소모한다는 문제점이 있었다.
다시 말하면 도 1의 종래의 초고주파 반도체 소자를 집적회로 설계에 사용하는 경우, 게이트 전극 및 드레인 전극과 전송 선로를 연결하기 위해서는 각각의 전극과 전송 선로와의 연결부에 대한 재해석이 요구된다. 즉 디임베딩 과정을 거쳐 측정용 패드 및 연결부에 대한 특성 추출이 이루어져 있다 하더라도 집적회로의 신호 전송 선로와 다시 연결하면 또 다른 불연속성이 발생하는 연결부가 나타나게 되어 이에 대한 새로운 특성 분석이 이루어져야만 한다.
본 발명은 종래의 초고주파 반도체 소자에서의 문제점을 해소하기 위하여, 게이트 전극, 드레인 전극 및 소스 전극과 반도체 소자의 특성 측정용 게이트 패드, 측정용 드레인 패드 및 측정용 소스 패드로 구성된 초고주파 반도체에 있어서, 상기 측정용 게이트 패드와 측정용 드레인 패드를 대신해 확장전극이 각각 구성되도록 하여, 초고주파 단일칩 집적회로 설계를 위해 초고주파 반도체 소자의 특성 분석을 위한 모델링 과정에서 게이트와 드레인 측정 패드에 의한 기생 성분을 제거하는 초고주파 반도체 소자를 제공한다.
게이트 전극, 드레인 전극 및 소스 전극과 측정용 게이트 패드, 측정용 드레인 패드 및 측정용 소스 패드로 구성된 초고주파 반도체에 있어서, 상기 측정용 게이트 패드와 측정용 드레인 패드를 대신해 확장전극이 각각 구성되어, 초고주파 단일칩 집적회로 설계를 위한 능동 소자의 모델링 과정에서 패드의 기생성분을 제거하기 위한 디임베딩 과정을 생략할 수 있어 모델링 과정에 소요되는 비용과 시간을 최소화 한다.
상기 게이트 및 드레인 확장전극의 크기는 초고주파 단일칩 집적회로의 설계시 회로 구조와 사용 주파수 대역의 전송 선로 임피던스 정합에 맞는 크기로 제작되어, 신호의 전송 손실을 최소화 시키는 것을 그 특징으로 한다.
또한, 상기 측정용 소스 패드에 입력 및 출력 측정 기준점을 나타내는 측정 부표를 포함하여, 회로에 사용되는 능동 소자의 전체 크기가 결정되고 디임베딩 과정이 필요 없는 반도체 소자의 정확한 모델링이 이루어지고 초고주파 단일칩 집적 회로 설계시 능동 소자 부분의 정확한 설계 기준이 되는 것을 특징으로 한다.
본 발명에 따른 초고주파 반도체 소자와 종래의 초고주파 반도체 소자의 구성의 비교를 첨부된 도면을 참조하여 자세히 설명한다.
초고주파 반도체 소자의 구성과 본 발명에 따른 초고주파 반도체 소자의 구성을 각각 도 1과 도 2에 나타낸다.
도 1은 종래의 초고주파 반도체 소자의 구성으로, 그 구성은 게이트 전극(11), 드레인 전극(12) 및 소스 전극(13) 이외에 측정을 위한 각각의 패드 즉 측정용 게이트 패드(14), 측정용 드레인 패드(15) 및 측정용 소스 패드(16)로 구성되어 있다.
도 2는 본 발명에 따른 초고주파 반도체 소자의 구성으로, 게이트 전극(21), 드레인 전극(22), 소스 전극(23) 및 측정용 소스 패드(26)와 게이트 확장전극(24)과 드레인 확장전극(25) 등으로 이루어져 있다.
도 2는 본 발명에 따른 초고주파 반도체 소자의 구성으로, 게이트 전극(21), 드레인 전극(22), 소스 전극(23) 및 측정용 소스 패드(26)와 게이트 확장전극(24)과 드레인 확장전극(25) 등으로 이루어져 있다.
도 1의 종래의 초고주파 반도체 소자와 도 2의 본 발명에 따른 초고주파 반도체 소자의 제작 공정은 동일하지만, 소자의 마스크 레이아웃만을 변경하여 구분되어 진다. 초고주파 반도체 소자의 상세한 제작 공정을 첨부한 도면을 참조하여 자세히 설명한다.
도 3은 도 1과 도 2의 초고주파 반도체 소자를 제작하기 위한 순서를 나타낸 것으로, 도 3(a)는 소자간의 전기적 격리를 위해 메사(MESA) 구조(31)를 형성하는 제 1단계; 도 3(b)는 반도체와 금속간의 원활한 전류흐름을 위한 소스 전극(321) 및 드레인 전극(322)의 오믹 금속을 형성하는 제 2단계; 도 3(c)는 반도체 소자 제어를 위해 정류성 접촉의 게이트 전극(33)을 형성하는 제 3단계; 도 3(d)는 각종 패드 및 전극 등의 금속층(38)을 형성하는 제 4단계를 포함하고 있으며, 도 3(e)와 도 3(f)에 상기의 공정 순서대로 제작된 종래와 본 발명에 따른 초고주파 반도체 소자의 사진을 나타내었다.
종래의 초고주파 반도체 소자와 본 발명에 따른 초고주파 반도체 소자는 제 4단계 공정에서 구분되어진다. 이를 자세히 설명하면 다음과 같다.
종래의 초고주파 반도체 소자는 제 4단계의 금속층(38) 형성 공정에서는 게이트 및 드레인 전극과 측정용 패드 연결부(341, 342)와 각 측정용 패드들(351, 352, 353)이 형성된다. 본 발명에 따른 초고주파 반도체 소자는 제 4단계 금속층(38) 공정에서 게이트 및 드레인 확장 전극(361, 362)과 측정용 소스 패드(353)와 입출력단 측정부표(371, 372) 등이 형성됨으로써 종래의 초고주파 반도체 소자와 구분할 수 있다.
상기 도 1과 도 2에서 게이트 전극, 드레인 전극, 소스 전극 및 측정용 소스 패드는 본 발명에 따른 초고주파 반도체 소자와 종래의 초고주파 반도체 소자가 동일한 구성을 가지나, 본 발명에 따른 초고주파 반도체 소자가 종래의 초고주파 반도체 소자에서 측정용 게이트 패드와 측정용 드레인 패드 대신에 게이트 확장전극 및 드레인 확장전극이 대치된 구조를 가지고 있는 구조상의 차이점을 갖는다.
도 1의 종래의 초고주파 반도체 소자 구성에서 게이트 전극과 측정용 게이트 패드의 연결 부분 및 드레인 전극과 측정용 드레인 패드와의 연결 부분에서 선폭이 변하는 불연속 구간에서 나타나는 신호 전송의 불연속성과, 측정용 패드에 의한 기 생 성분을 제거하는 과정을 디임베딩(de-embedding)이라 한다.
초고주파 반도체 소자의 특성을 측정한 후 초고주파 단일칩 집적 회로 설계를 위해 초고주파 반도체 소자의 특성을 각각의 필요에 맞도록 추출하는 과정을 거치게 되는데 이러한 과정 전체를 모델링(modeling)이라 하며, 모델링 과정에 전극과 패드의 연결부에서 나타나는 신호 전송의 불연속성과 패드에 의한 기생 성분을 제거하는 디임베딩 과정이 포함되어 있다. 이러한 디임베딩 과정을 수행하기 위해서는 초고주파 반도체 소자 제작시 사용된 반도체 기판과 동일한 기판 위에 측정용 패드만을 따로 제작하여 그 특성을 측정한 후 초고주파 반도체 소자의 특성에서 측정용 패드 성분을 제외하게 된다. 따라서 디임베딩 과정을 수행하려면 초고주파 반도체 소자 제작 공정과 동일한 방법으로 측정용 패드만을 제작하여야하고 동일한 방법으로 측정을 해야만 하고, 이에 따라 측정용 패드 제작과 측정을 위해 비용과 시간의 투자를 필요로 하는 단점이 있다.
본 발명에 따른 초고주파 반도체 소자는 구성에서 약간의 변화만으로 상기의 단점을 해결할 수 있다. 즉 측정용 게이트 패드와 측정용 드레인 패드 대신에 게이트 확장전극 및 드레인 확장전극을 대치함으로써, 소자 모델링 과정에서 디임베딩 과정을 배제할 수 있다.
측정용 게이트 패드와 측정용 드레인 패드 대신에 게이트 확장전극과 드레인 확장 전극이 대치된 이유는 다음과 같다.
도 1의 종래의 초고주파 반도체 소자의 구성에서 점선으로 표시된 게이트 전극(11)과 측정용 게이트 패드(14)의 연결부분(17) 및 드레인 전극(12)과 측정용 드 레인 패드(15)와의 연결부분(18)에서 선폭이 갑작스럽게 변하게 되어 신호 전송에서 불연속 특성이 나타나게 되며, 손실이 증가하게 된다. 이러한 불연속 부분은 초고주파 단일칩 집적회로 설계에서 오류를 나타나게 한다.
또한, 도 1에서의 각 측정용 패드(14)(15)(16)는 초고주파 단일칩 집적회로 설계에 있어서 적용되지 않은 부분으로 회로 설계를 위한 능동 소자 특성 추출 과정에서 측정용 패드에 의한 기생 성분(parasitic element)에 대한 특성을 제거하게 된다. 측정용 패드는 초고주파 반도체 소자에서 차지하는 영역이 크고, 집적회로의 사용주파수가 증가할수록 측정용 패드에 의한 기생 성분도 같이 증가하기 때문에 능동 소자 특성 추출 과정에서는 이러한 측정용 패드의 기생 성분을 반드시 제거해야만 한다. 특히 측정용 게이트 패드와 측정용 드레인 패드의 기생 성분은 더욱 주의를 필요로 하게 된다. 측정용 소스 패드는 신호 접지면 부분과 연결되기 때문에 측정용 소스 패드에 의한 기생 성분이 초고주파 반도체 소자 특성에는 많은 영향을 미치지 않으나, 측정용 게이트 패드와 측정용 드레인 패드는 소자의 입출력에 해당하는 부분이어서 그들의 기생 성분은 소자 특성에 지대한 영향을 미친다. 이러한 측정용 패드에 의한 기생성분은 회로 설계시 커다란 오차를 제공할 수 있는 문제점이 있다.
도 2에 도시된 바와 같이 본 발명에 따른 초고주파 반도체 소자의 게이트 전극(21) 및 드레인 전극(22)의 각 확장전극(24)(25)은, 각기 그 일단의 선폭이 서서히 줄어들도록 형성되어서 해당 게이트전극(21) 및 드레인 전극(22)에 바로 연결되므로 종래의 초고주파 반도체 소자의 연결부에서 발생하는 불연속성을 없앨 수 있 다.
도 1에서와 같은 종래의 초고주파 반도체 소자의 경우, 측정용 패드(14)(15)(16)의 크기는 초고주파 단일칩 집적회로의 신호 전송 선로(31)(41)의 크기와는 관계없이 일정한 크기로 구성되기 때문에 각각의 전극(11)(12)(13)과 각각의 측정용 패드(14)(15)(16)와의 연결부에서 선폭이 갑작스럽게 변하게 되지만, 본 발명에 따른 초고주파 반도체 소자에서의 게이트 확장전극(24)과 드레인 확장전극(25)은 초고주파 단일칩 집적회로의 신호 전송 선로(31)(41)와 바로 연결될 수 있기 때문에 게이트 전극(21) 및 드레인 전극(22)과 각각의 확장전극(24)(25)간의 선폭 변화가 많지 않으며, 집적회로의 신호 전송 선로(41)(51)에 연속적으로 연결되도록 설계가 가능하여 상기의 문제점을 해결할 수 있다.
또한, 본 발명에 따른 초고주파 반도체 소자를 초고주파 단일칩 집적회로의 능동 소자로 사용할 경우, 회로의 사용 주파수에 의해 게이트 및 드레인 확장 전극(24)(25)의 폭이 결정된다.
초고주파 단일칩 집적회로는 신호의 전송 선로를 도 3의 마이크로 스트립 라인(microstrip line) 또는 도 4의 동일 평면상 도파관(coplanar waveguide: CPW) 중 어느 것을 사용하는가에 따라 구조를 다르게 사용한다.
도 3은 마이크로 스트립 라인의 구조를 나타낸 것으로, 반도체 기판(43)의 윗면에는 신호의 전송 선로(41)를 형성하고 기판 아랫면에는 신호 접지면(42)을 형성하게 된다. 신호 전송 선로(41)의 폭은 반도체 기판의 유전율과 두께 및 집적회로의 사용 주파수에 의해 결정된다.
도 4는 도 3과는 달리 반도체 기판(53)의 윗면에 신호의 전송 선로(51)와 신호 접지면(52)이 동일 평면상 도파관의 구조를 나타낸다. 동일 평면상 도파관은 사용 주파수에 따라 신호 전송 선로(51)의 폭과 신호 전송 선로와 신호 접지면(52)과의 간격이 결정된다.
마이크로 스트립 라인 또는 동일 평면상 도파관의 신호 전송 선로(31)(41)의 선폭은 특성 임피던스가 50 Ω이 되도록 사용하는데, 그 이유는 신호 전송에서의 전송 손실을 최소화하기 때문이다. 그래서 사용 주파수에 따라 각각의 신호 전송 선로(41)(51)의 폭은 50 Ω을 갖도록 설계한다.
이러한 신호의 전송 선로와 초고주파 반도체 소자를 집적회로 설계에 사용할 경우 신호의 전송 선로는 게이트 전극과 드레인 전극에 연결된다.
이상과 같은 구조의 본 발명에 따른 초고주파 반도체 소자를 사용할 경우에는 게이트 전극(21) 및 드레인 전극(22)이 집적회로의 신호 전송 선로와 동일한 선폭을 갖는 각각의 확장전극(24)(25)과 연결되어 있고, 집적회로 설계시 확장전극이 신호의 전송 선로와 연결되기 때문에 전극과 확장전극의 연결부에 대하여 부가적으로 특성분석이 필요치 않다.
이러한 이유들로 인해 본 발명에 따른 초고주파 반도체 소자의 게이트 확장전극 및 드레인 확장전극의 폭은 회로의 사용 주파수에 따라 신호 전송 선로의 폭과 동일한 크기로 결정된다.
또한 반도체 소자의 특성에 영향을 미치지 않는 소스 측정용 패드(26)에 입력 및 출력 측정 기준을 나타내는 측정 부표(27)(28)를 구성하여, 소자 측정시 측 정 프루브(probe)가 측정 부표까지만 접촉되도록 한다. 그러면 회로에 사용되는 능동 소자의 전체 크기가 결정되고 디임베딩 과정이 필요 없는 반도체 소자의 정확한 모델링이 이루어지고 초고주파 단일칩 집적회로 설계시 능동 소자의 입출력 부분에 대한 정확한 설계 기준이 된다.
본 발명은 반도체 소자에서 측정용 패드의 형성과 디임베딩 과정을 생략함으로써 비용과 시간을 효과적으로 줄일 수 있다. 즉 본 발명의 초고주파 반도체 소자는 입출력단의 측정 패드 대신에 확장 전극을 대치함으로써 전극과 측정 패드 부분에서 발생하는 불연속 특성을 제거하여 초고주파 단일칩 집적회로의 설계시에 필요한 디임베딩 과정을 생략할 수 있어 모델링 과정에서의 시간과 비용의 절감이 가능하며, 초고주파 단일칩 집적회로 설계에서 능동 소자의 정확한 특성과 크기를 제공할 수 있기 때문에 설계 시간 단축과 원하는 사양으로의 정확한 설계가 가능한 효과가 있다.

Claims (3)

  1. 초고주파 단일칩 집적회로의 능동소자로 사용되는 초고주파 반도체 소자에 있어서,
    게이트 전극, 드레인 전극 및 소스 전극과 게이트 확장전극, 드레인 확장전극 및 측정용 소스 패드로 구성된 것을 특징으로 하는 초고주파 반도체 소자.
  2. 제 1 항에 있어서, 상기 게이트 및 드레인 확장전극의 크기는 초고주파 단일칩 집적회로의 설계시 회로 구조와 사용 주파수 대역의 전송 선로 임피던스 정합에 맞는 크기로 제작되는 것을 특징으로 하는 초고주파 반도체 소자.
  3. 제 1 항에 있어서, 상기 측정용 소스 패드에, 입력 및 출력 측정 기준점을 나타내는 측정 부표가 설치되는 것을 특징으로 하는 초고주파 반도체 소자.
KR1020040075719A 2004-09-22 2004-09-22 초고주파 반도체 소자 KR100686438B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040075719A KR100686438B1 (ko) 2004-09-22 2004-09-22 초고주파 반도체 소자
JP2005267652A JP5106767B2 (ja) 2004-09-22 2005-09-14 超高周波半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040075719A KR100686438B1 (ko) 2004-09-22 2004-09-22 초고주파 반도체 소자

Publications (2)

Publication Number Publication Date
KR20060026976A KR20060026976A (ko) 2006-03-27
KR100686438B1 true KR100686438B1 (ko) 2007-02-23

Family

ID=36234320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040075719A KR100686438B1 (ko) 2004-09-22 2004-09-22 초고주파 반도체 소자

Country Status (2)

Country Link
JP (1) JP5106767B2 (ko)
KR (1) KR100686438B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990050386A (ko) * 1997-12-17 1999-07-05 이계철 단일칩 마이크로웨이브 집적회로의 제조방법
JP2003007727A (ja) 2001-06-22 2003-01-10 Sanyo Electric Co Ltd 化合物半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115783A (ja) * 1985-11-14 1987-05-27 Mitsubishi Electric Corp 半導体装置
JPH02168632A (ja) * 1988-09-14 1990-06-28 Mitsubishi Electric Corp 電界効果トランジスタ及び信号伝送線路
JPH04288860A (ja) * 1991-03-18 1992-10-13 Fujitsu Ltd 高周波トランジスタ及びその実装方法
JPH09213759A (ja) * 1996-01-30 1997-08-15 Sony Corp 半導体装置
JP2701825B2 (ja) * 1996-02-13 1998-01-21 松下電器産業株式会社 高周波特性の測定方法
JPH1093111A (ja) * 1997-06-13 1998-04-10 Matsushita Electric Ind Co Ltd 高周波半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990050386A (ko) * 1997-12-17 1999-07-05 이계철 단일칩 마이크로웨이브 집적회로의 제조방법
JP2003007727A (ja) 2001-06-22 2003-01-10 Sanyo Electric Co Ltd 化合物半導体装置

Also Published As

Publication number Publication date
KR20060026976A (ko) 2006-03-27
JP2006093698A (ja) 2006-04-06
JP5106767B2 (ja) 2012-12-26

Similar Documents

Publication Publication Date Title
Yeh et al. Design and analysis for a miniature CMOS SPDT switch using body-floating technique to improve power performance
Brückner et al. Development of 100 nm gate AlGaN/GaN HEMT and MMIC technology suitable for mm‐wave applications
SAKAI et al. A novel millimeter-wave IC on Si substrate using flip-chip bonding technology
US5546049A (en) Frequency scalable pre-matched transistor
US9899967B1 (en) Embedded harmonic termination on high power RF transistor
Webster et al. Determination of InP HEMT noise parameters and S-parameters to 60 GHz
US6979871B2 (en) Semiconductor device having T-shaped gate electrode and method of manufacturing the same
KR100686438B1 (ko) 초고주파 반도체 소자
US20060219534A1 (en) Switch circuit, semiconductor device, and method of manufacturing said semiconductor device
Bahl et al. C-band 10 W MMIC class-A amplifier manufactured using the refractory SAG process
KR20020070739A (ko) 단일 칩 고주파 집적회로 및 그 제조 방법
JP2567976B2 (ja) 高周波低雑音半導体装置
JP3209268B2 (ja) 電界効果トランジスタ及びその能動回路
Lei et al. An AlGaN/GaN HEMT-based monolithic integrated X-band low noise amplifier
JP3196752B2 (ja) 半導体集積回路装置とその製造方法
Huang et al. A 23–43 GHz LNA with 2.3-dB NF in 0.1 µm GaAs pHEMT Process
JPH0227746A (ja) マイクロ波集積回路およびその製造方法
JPS62294303A (ja) 半導体装置およびその製造方法
Itoh et al. Miniaturized receiver front-end hybrid ICs for mobile communication equipment using flip-chip bonding technology
Thorsell et al. Thermal characterization of the intrinsic noise parameters for AlGaN/GaN HEMTs
Matsumoto et al. A high-efficiency 5-GHz-band SOI power MOSFET having a self-aligned drain offset structure
Guan et al. A Low Loss and High Selectivity GaN-on-Si on-chip Bandpass Filter
Sriram et al. Reduction of common-source inductance in FET/HEMT structures utilizing wave-propagation effects
Chen et al. Design of Transition Circuits for Chip Assembly at Terahertz Band
Chaturvedi et al. Effect of Variation of Topological Changes

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130212

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140214

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160202

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170213

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 13