KR19990050386A - 단일칩 마이크로웨이브 집적회로의 제조방법 - Google Patents

단일칩 마이크로웨이브 집적회로의 제조방법 Download PDF

Info

Publication number
KR19990050386A
KR19990050386A KR1019970069505A KR19970069505A KR19990050386A KR 19990050386 A KR19990050386 A KR 19990050386A KR 1019970069505 A KR1019970069505 A KR 1019970069505A KR 19970069505 A KR19970069505 A KR 19970069505A KR 19990050386 A KR19990050386 A KR 19990050386A
Authority
KR
South Korea
Prior art keywords
layer
metal
active
etching
mmic
Prior art date
Application number
KR1019970069505A
Other languages
English (en)
Other versions
KR100248415B1 (ko
Inventor
이재진
김민건
편광의
Original Assignee
이계철
한국전기통신공사
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사, 정선종, 한국전자통신연구원 filed Critical 이계철
Priority to KR1019970069505A priority Critical patent/KR100248415B1/ko
Publication of KR19990050386A publication Critical patent/KR19990050386A/ko
Application granted granted Critical
Publication of KR100248415B1 publication Critical patent/KR100248415B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

화합물 반도체 에피택셜 기판에 단일칩 마이크로웨이브 집적회로(MMIC; Microwave Monolithic Integrated Circuit)를 제작하는 방법이 개시된다. 본 발명은 반절연성 기판 상에 수동소자의 제작을 위한 완충층(buffer layer) 및 활성층과, 능동소자의 제작을 위한 제1 금속층, 유전체층 및 제2 금속층을 에피택셜 성장(epitaxial growing) 방법을 이용하여 동일 챔버내에서 연속적으로 성장시키는 단계, 제2 금속층의 식각 단계, 유전체층의 식각 단계, 능동소자 채널 층을 정의하는 단계, 능동소자의 소오스 및 드레인 증착 단계, 게이트 증착을 위한 리세스 에칭 단계, 및 게이트형성 단계를 구비하여, MMIC의 제조 공정을 획기적으로 단순화시킨다.

Description

단일칩 마이크로웨이브 집적회로의 제조방법
MMIC(Monolithic Microwave Integrated Circuit)의 기판 구조를 에피택셜 성장 방법으로 형성 함에 있어서, MMIC에서 요구하는 능동소자 구조의 에피택셜 기판을 제작한 후 연속적으로 MMIC 수동소자를 제작하는 데 필요한 금속층과 유전체 층을 형성하여 제조공정을 단순화시킬 수 있는 개선된 MMIC를 제작하는 방법을 제공한다.
본 발명은 화합물반도체 에피택셜 기판을 이용하여 MMIC를 제작하는 방법에 관한 것으로, 특히 에피택셜 기판으로 MMIC를 제작할 때 기판의 구조를 MMIC에서 요구되는 재료로 성장을 하여 MMIC를 제작하는 방법에 관한 것이다.
단일칩 마이크로웨이브 집적회로(Monolithic Microwave Integrated Circuit; 이하, MMIC라 약함)는 반도체 기판 위에 능동소자와 수동소자뿐 아니라 단위소자의 연결까지도 일괄 공정으로 동시에 제작할 수 있다. 따라서, 종래의 고주파 회로 기판에 비해 크기가 작고 신뢰성이 높으며 특성이 균일하다는 장점이 있기 때문에 개별부품을 사용하여 고주파 회로를 제작하는 경우에 비해 제작 단가를 낮출 수 있다. 이로 인해, 무선통신 기기의 시장 경쟁력을 높일 수 있다.
또한, 고주파 회로 기판에서는 특정 형태로 패키지 된 소자 만을 사용하므로 부품 선택에 자유도가 적은 반면, MMIC에서는 회로 설계자가 임의의 형태로 소자의 크기를 조절할 수 있어 목적에 따라 성능을 최적화 할 수 있으며, 능동소자의 사용 갯수를 늘이는 것이 제작 단가에 영향을 미치지 않으므로 다양한 구조의 회로가 가능한 것도 장점 중의 하나이다.
종래에는 이온 주입 방법에 의하여 활성층을 형성한 후 식각과 증착을 반복하여 약 150개의 공정 단계를 거쳐 MMIC를 제작함으로써, 공정이 복잡하여 재현성이 떨어지며, 생산단가는 높고 수율(yield)은 낮다는 단점이 있었다.
본 발명에서 이용되는 에피택셜 기판은 이온 주입 방법으로 제작된 기판 보다 상대적으로 생산 단가가 비싸고 생산성(throughput)이 낮아 대량생산에는 제한적 요소가 많은 반면, 고주파회로 소자가 소량 다품종화하고 에피택셜 성장 방법도 개선이 되어 생산 단가에 맞출 수 있는 기술로 발전되었다. 따라서 향후 에피택셜 기판에 의한 MMIC 제작도 이루어질 것으로 전망이 된다.
본 발명에서는 에피택셜 기판에 의하여 MMIC를 제작할 때 준비 된 기판에 다시 증착하여 사용하는 금속을 에피택셜 기판 제작 후 그 자리에서 연속적으로 성장시킴으로써, 연속 공정에 의해 능동소자와 수동소자를 제작할 수 있는 MMIC 의 제조방법을 개시한다.
본 발명은 MMIC 구조에서 요구되는 채널층, 두개의 금속층 및 유전체 층을 에피택시 장비에서 차례로 성장시켜 에피택셜 기판을 제작한 후 이 기판에 수동소자와 능동소자를 제작하는 방법으로 공정 단계를 최소화 한 것이다.
도 1 은 본 발명에 의한 마이크로웨이브 집적회로 제작용 에피택셜 기판 구조를 개략적으로 도시한 단면도,
도 2(a) 내지 2(f) 는 본 발명의 실시예에 의한 마이크로웨이브 집적회로의 제작 과정을 순차적으로 도시한 공정 단면도이다.
*도면의 주요 부분에 대한 부호 설명
1 ; 화합물반도체 반절연성 기판 2 ; 화합물반도체 완충층
3 ; 화합물반도체 채널층 4 ; 제1 금속층
5 ; 유전체 층 6 ; 제2 금속층
8 ; 소오스 9 ; 드레인
11 ; 게이트
상기 목적을 달성하기 위한 본 발명의 MMIC 제조 방법은,
반절연성 기판 상에 수동소자의 제작을 위한 완충층(buffer layer) 및 활성층과, 능동소자의 제작을 위한 제1 금속층, 유전체층 및 제2 금속층을 에피택셜 성장(epitaxial growing) 방법을 이용하여 동일 챔버내에서 연속적으로 성장시키는 단계, 상기 능동소자의 활성영역(active region)을 정의하기 위한 마스크를 이용하여 제2 금속층의 일부를 제거하기 위한 제2 금속층의 식각단계, 동일 마스크를 사용하여 상기 유전체층을 제거하는 유전체층의 식각단계, 상기 제1 금속층을 제거한 후 상기 채널층의 격리를 위한 식각을 수행하는 능동소자의 채널층 정의 단계, 상기 채널층 상에 능도소자의 소오스/드레인을 형성하는 단계, 능동소자의 게이트 증착을 위한 상기 채널층의 리세스 에칭 단계, 및 게이트 증착 단계를 포함하여 이루어짐을 특징으로 한다.
바람직하게, 상기 능동소자 제작을 위한 유전층은 동일한 에피택셜 성장 장비내에서 연속 공정을 통하여 형성될 수 있도록 비화 알루미늄(AlAs)으로 이루어진 것을 특징으로 한다.
보다 바람직하게, 상기 MMIC용 능동소자 제작을 위한 제1 및 제2 금속층은 동일 금속으로 구성되며, 상기 수동소자용 에피택셜 층과의 결정성 향상을 위해, 에피택셜 성장장비에서 형성이 가능한 인듐, 갈륨, 및 알루미늄 중의 어느 하나의 금속을 사용함을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 동일한 에피택셜 성장 장비에서 연속적으로 MMIC를 제작함으로써, 에피택셜 기판과 금속의 계면에 산화막이 발생하는 것을 미리 방지하며, 에피택셜 방법에 따라 격자를 일치시키면서 결정 금속 까지도 제작을 함으로써, 소자 공정의 재현성 향상과 더불어 공정을 단순화시킬 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하면 다음과 같다.
도 1 는 본 발명에서 사용되는 단일 칩 MMIC용 에피택셜 기판의 구조를 도시한 단면도로서, 참조부호 1은 ∼107ohm.cm 이상의 고저항을 갖는 도핑되지 않은 반절연성 기판으로서, 통상 갈륨비소를 사용한다. 상기 반절연성 기판(1) 상에는 능동소자 제작을 위한 에피택셜 층(epitaxial layers)이 형성된다.
구체적으로, 상기 에피택셜 층은 상기 기판(1)상의 결함이 성장시 에피층으로 전달 되는 것을 방지하는 역할을 수행하며, 기판 보다 더 높은 고저항을 얻기 위한 목적으로 약 1마이크로 미터의 두께를 갖는 완충층(buffer layer)(2)과, 이어 채널을 형성할 수 있는 활성 층(active layer)(3)을 구비한다. 또한, 도면에 도시되지는 않았지만, 상기 활성층(3) 상에 단위 센티미터 체적 당 ∼1017개의 불순물이 도핑된 캡층(cap layer)을 더 구비할 수 있다. 이 캡층은 능동소자를 제작 할 때 요구되는 금속과 반도체를 접합 함에 있어서, 단위 센티미터 체적 당 ∼1018개 이상의 불순물을 도핑하여 저항성 접촉 특성을 향상시키는 역할을 한다.
연이어, MMIC의 수동소자를 제작하기 위한 층들이 연속적으로 성장된다.
도 1에서, 참조부호 4는 MMIC의 수동소자를 제작하기 위한 제1 금속층으로서, 에피택셜 성장장비 안에 있는 금속인 알루미늄, 인듐, 갈륨 등을 이용하여, 상기 능동소자를 위한 활성층(3) 상에 연속적으로 성장된다.
따라서, 상기 제1 금속층(4)은 대기 중에 노출 되지 않으므로 경계면에 불순물이 존재하지 않을 뿐 만 아니라 상기 활성층(3)의 반도체 재료와 금속과의 사이에 수 옹스트롬의 결정성을 유지할 수 있다. 따라서, 금속의 막질이 전기적으로 우수하게 된다.
상기 제1 금속층(4) 상에 성장되는 유전체층(5)은 수동소자인 캐패시터 제작을 위한 유전체로서, 일반적으로는 질화실리콘, 또는 산화 탄탈륨 등이 쓰이고 있으며, 스퍼터링(sputtering), 진공 증착(vacuum evaporation) 및 기상 화학증착(CVD) 방법에 의하여 제작되고 있지만, 본 발명에서는 연속 공정을 위하여, 비화 알루미늄(AlAs)을 사용하여 에피택셜 성장시킨다. 상기 유전층(5) 상에는 동일 장비내에서 상기 제1 금속층(4)과 동일한 금속으로 제2 금속층(6)이 형성된다.
이와 같은 구조에서, MMIC의 수동소자 중의 하나인 캐패시터(capacitor)는, 상기 제1 금속층(4)과 유전체층(5) 및 제2 금속층(6)에 의하여 구현이 된다. 즉, 원하는 용량의 캐패시턴스를 얻기 위한 금속판의 면적을 정의하고 나머지 부분은 식각을 하여 제거한다. 한펀, 인덕터(inductor)와 저항(resistor) 역시 제2 금속층(6)과 제1 금속층(4)을 이용하여 제작된다.
다음은, 상술한 구성을 갖는 에피택셜 기판을 이용하여 MMIC를 제작하는 방법을 도 2(a)∼2(f)를 참조하여 설명한다.
개략적으로, 도 2(a)는 제2 금속층(6)의 식각 단계를, 도 2(b)는 유전체층(5)의 식각 단계를, 도 2(c)는 능동소자 채널 층(3a)을 정의하는 단계, 도 2(d)는 능동소자의 소오스 및 드레인(8, 9) 증착 단계, 도 2(e)는 게이트 증착을 위한 리세스(10) 에칭 단계를, 그리고 도 2(f)는 게이트(11)를 형성하는 단계를 각각 나타낸다.
구체적으로, 제 1단계인 제2 금속층(6)의 식각 단계에서, 통상 알루미늄이 사용되기 때문에 식각액으로서 염산을 사용한 습식 식각을 사용한다.
도 2(b)에 도시된 바와 같은, 제 2 단계인 유전체 층(5) 식각 단계에서는, 유전체로서, 비화 알루미늄을 사용하기 때문에 역시, 염산으로 습식 식각에 의해 수행된다.
제 3단계인 채널 정의 단계에서는, 먼저, 제1 금속층(4)을 습식식각을 이용하여 제거한 후, 채널층의 격리를 위한 식각을 수행하여, 도 2(c)에 도시한 바와 같이, 능동소자 제작을 위한 채널영역(3a)을 정의한다.
제 4단계인 소오스(8), 드레인(9) 증착 단계에서는, 상기 소오스/드레인 금속으로서, 금-저마니움을 증착하여 완성한다.
도 2(e)에 도시된 바와 같은 제 5단계인 게이트 리세스 에칭 단계에서는, 소오스, 드레인의 전류를 모니터 하며 황산과 과산화 수소 및 탈 이온수를 이용하여 게이트가 형성될 영역의 활성층의 일부분을 리세스(recess) 식각을 한다.
최종적으로, 제 6단계인 게이트 금속 증착단계에서는, 티타늄/백금/금을 증착하여 도 2(f)에 도시된 바와 같이, 게이트(11)를 완성한다.
이와 같은 6단계로 이루어지는 MMIC 제작방법은 대략 50회 이하의 공정단계로 완성할 수 있다. 따라서, 본 발명은 이온주입 방법과 증착 및 식각을 반복하여 약 150 회의 공정 단계로 이루어지는 종래 방법에 비해 대폭적으로 공정 수를 줄일 수 있다.
본 발명은 그 정신 또는 주요한 특징으로부터 일탈하는 일 없이, 다른 여러 가지 형태로 실시할 수 있다. 그 때문에, 전술한 실시예는 모든 점에서 단순한 예시에 지나지 않으며, 한정적으로 해석해서는 안된다.
이상 설명한 바와 같이, 본 발명에 의한 MMIC 제작 방법에 의하면, 에피택셜 기판을 MMIC 구조로 성장하여 6단계의 공정 방법으로 MMIC를 제작함으로써, 종래의 공정 단계를 1/3로 줄일 수 있다. 그 결과, 칩의 생산 단가를 낮출 수 있고 공정 단계가 짧으므로 수율이 향상 되며 소자 공정의 재현성을 높일 수 있다.
더욱이, 능동소자 및 수동소자 제작을 위한 에피택셜 기판 구조를 연속적으로 제작함으로써, 에피택셜 기판과 금속의 계면에 산화막이 발생하는 것을 방지 할 수 있고, 에피택셜 방법에 따라 격자를 일치시키면서 결정 금속 까지도 연속적으로 제작함으로써 금속의 전기적 성질을 향상 시킬 수 있다.

Claims (3)

  1. 반절연성 기판 상에 수동소자의 제작을 위한 완충층(buffer layer) 및 활성층과, 능동소자의 제작을 위한 제1 금속층, 유전체층 및 제2 금속층을 에피택셜 성장(epitaxial growing) 방법을 이용하여 동일 챔버내에서 연속적으로 성장시키는 단계;
    상기 능동소자의 활성영역(active region)을 정의하기 위한 마스크를 이용하여 제2 금속층의 일부를 제거하기 위한 제2 금속층의 식각단계;
    동일 마스크를 사용하여 상기 유전체층을 제거하는 유전체층의 식각단계;
    상기 제1 금속층을 제거한 후 상기 채널층의 격리를 위한 식각을 수행하는 능동소자의 채널층 정의 단계;
    상기 채널층 상에 능도소자의 소오스/드레인을 형성하는 단계;
    능동소자의 게이트 증착을 위한 상기 채널층의 리세스 에칭 단계; 및
    게이트 증착 단계를 포함하여 이루어짐을 특징으로 하는 단일칩 마이크로웨이브 집직회로의 제조방법.
  2. 제 1 항에 있어서,
    상기 능동소자 제작을 위한 유전층이,
    동일한 에피택셜 성장 장비내에서 연속 공정을 통하여 형성될 수 있도록 비화 알루미늄(AsAl)으로 이루어진 것을 특징으로 하는 단일칩 마이크로웨이브 집적회로의 제조방법.
  3. 제 1 항에 있어서,
    상기 MMIC용 능동소자 제작을 위한 제1 및 제2 금속층이,
    동일 금속으로 구성되며, 상기 수동소자용 에피택셜 층과의 결정성 향상을 위해, 에피택셜 성장장비에서 형성이 가능한 인듐, 갈륨, 및 알루미늄 중의 어느 하나의 금속으로 구성됨을 특징으로 하는 MMIC의 제조방법.
KR1019970069505A 1997-12-17 1997-12-17 단일칩 마이크로웨이브 집적회로의 제조방법 KR100248415B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970069505A KR100248415B1 (ko) 1997-12-17 1997-12-17 단일칩 마이크로웨이브 집적회로의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970069505A KR100248415B1 (ko) 1997-12-17 1997-12-17 단일칩 마이크로웨이브 집적회로의 제조방법

Publications (2)

Publication Number Publication Date
KR19990050386A true KR19990050386A (ko) 1999-07-05
KR100248415B1 KR100248415B1 (ko) 2000-03-15

Family

ID=19527553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970069505A KR100248415B1 (ko) 1997-12-17 1997-12-17 단일칩 마이크로웨이브 집적회로의 제조방법

Country Status (1)

Country Link
KR (1) KR100248415B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686438B1 (ko) * 2004-09-22 2007-02-23 학교법인 동국대학교 초고주파 반도체 소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686438B1 (ko) * 2004-09-22 2007-02-23 학교법인 동국대학교 초고주파 반도체 소자

Also Published As

Publication number Publication date
KR100248415B1 (ko) 2000-03-15

Similar Documents

Publication Publication Date Title
US5075641A (en) High frequency oscillator comprising cointegrated thin film resonator and active device
US11640960B2 (en) Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
US5105242A (en) Field effect transistor having schottky contact and a high frequency characteristic
EP0073509A2 (en) Semiconductor integrated circuit device
JPH1022457A (ja) 容量装置及び半導体装置並びにそれらの製造方法
US5041881A (en) Whiskerless Schottky diode
JP3734586B2 (ja) 半導体装置及びその製造方法
JPH03262136A (ja) シリコン基板上に第３族−第５族材料で製造された高性能トランジスタの改良及びその製造方法
EP1444735A2 (en) Heterojunction bipolar transistor with integrated mim capacitor
EP0461807B1 (en) MESFET and manufacturing method therefor
KR100248415B1 (ko) 단일칩 마이크로웨이브 집적회로의 제조방법
WO2022031937A1 (en) ENHANCEMENT-MODE GaN HFET
KR100261286B1 (ko) 단일칩 마이크로웨이브 소자용 에피택셜 기판구조
US5094964A (en) Method for manufacturing a bipolar semiconductor device
JP3923260B2 (ja) 半導体装置の製造方法および発振器
KR100221543B1 (ko) 다공질 실리콘을 이용한 mmic기판의 제조방법
US6352889B1 (en) Method for fabricating capacitor and method for fabricating semiconductor device
KR100518451B1 (ko) 절연막 리프트-오프를 활용한 ｈｂｔ ｍｍｉｃ 제작방법
JP3142700B2 (ja) 半導体装置及びその製造方法
KR100279250B1 (ko) 화합물 반도체 소자 및 그 제조방법
JP3228207B2 (ja) バイポーラトランジスタ及びその製造方法
JP2976664B2 (ja) バイポーラトランジスタの製造方法
CN114883192A (zh) 绝缘衬底上硅与iii-v族器件的单片异质集成结构及制备方法
JPH11274415A (ja) 容量素子の製造方法および半導体装置の製造方法
JP2862705B2 (ja) ヘテロ接合半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071115

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee