JPH11168307A

JPH11168307A - マイクロ波集積回路

Info

Publication number: JPH11168307A
Application number: JP33592797A
Authority: JP
Inventors: Hideo Matsuki; 英夫松木; Yoriji Utsu; 順志宇津
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1997-12-05
Filing date: 1997-12-05
Publication date: 1999-06-22

Abstract

(57)【要約】【課題】整合回路、特にはそのショートスタブのリア
クタンスを高い精度で容易に調整することができるマイ
クロ波集積回路を提供する。【解決手段】コプレーナ線路で構成されるショートス
タブ１７の導体１７ｃの途中部分に、その導体１７ｃの
上方において、ショートスタブ１７の両側に配置されて
いる接地導体２３を接続するための接続用導体２６を空
中配線により形成し、その接続用導体２６を、下方にあ
る導体１７ｃと交差している部分において上方から押圧
して絶縁膜２５に接触させることにより、ＭＩＭ型キャ
パシタを形成してショートスタブ１７のリアクタンスを
調整する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コプレーナ線路を
用いて構成されるショートスタブを具備し、マイクロ波
帯またはミリ波帯の信号を扱うマイクロ波集積回路に関
する。

【０００２】

【発明が解決しようとする課題】車載レーダや無線ＬＡ
Ｎなどの通信分野に対する応用が見込まれているマイク
ロ波集積回路は、インジウム燐（ＩｎＰ）やガリウム砒
素（ＧａＡｓ）等の半導体基板やアルミナなどの誘電体
基板上に、例えば高電子移動度トランジスタ（ＨＥＭ
Ｔ）などの能動素子や、リアクタンス素子からなる整合
回路等を形成して構成されている。このマイクロ波集積
回路としては、低雑音増幅器，発振器，周波数逓倍器，
周波数混合器などがある。

【０００３】この場合、整合回路を構成するリアクタン
ス素子としては、ショートスタブ，オープンスタブ，キ
ャパシタなどが用いられている。そして、整合回路は、
能動素子の入力側及び出力側に設けられることにより、
能動素子の入出力インピーダンスを変換して、所定の値
（例えば５０Ω）に整合させる機能を有している。

【０００４】図１３は、この様な集積回路の一例として
増幅器を構成した場合の回路図である。この図１３にお
いて、ＨＥＭＴ１の入力側（ゲート）及び出力側（ドレ
イン）に、整合回路２及び３を接続して集積回路４を構
成している。整合回路２及び３は、伝送線路２ａ，２ｂ
及び３ａ，３ｂとスタブ２ｃ及び３ｃとキャパシタ２ｄ
及び３ｄとから構成されている。これらのキャパシタ２
ｄ及び３ｄは、ＭＩＭ型のキャパシタからなる。また、
伝送線路２ａ，２ｂ及び３ａ，３ｂとスタブ２ｃ及び３
ｃとは、コプレーナ線路から構成されている。

【０００５】ここで、コプレーナ線路の構成を図１４に
従って説明する。コプレーナ線路５は、誘電体若しくは
半導体の基板６上に、導体７と、その導体７の両側にギ
ャップ部８を介して設けられる接地導体９とで構成され
ている。このコプレーナ線路５の特性インピーダンス
は、導体７の幅寸法Ｗｓとギャップ部８の幅寸法Ｗｇと
の比率で決定される。

【０００６】上記の様な集積回路４では、その作製後に
ＨＥＭＴ１の予測不可能なばらつきに対して、また、Ｈ
ＥＭＴ１に任意の動作条件を与えたいという要求に対し
て改めて整合を取る目的で、整合回路２及び３のリアク
タンスを変化させたい場合がある。

【０００７】この様な場合、扱う信号の周波数がＭＨｚ
帯の集積回路においては、回路内の伝送線路の近傍に複
数のボンディングパッドを予め設けておき、伝送線路と
ボンディングパッド、若しくはボンディングパッド同士
をワイヤで接続する方式がある。しかしながら、上記方
式で生じる、ワイヤの長さやそのワイヤで構成されるル
ープ形状のばらつきはＭＨｚ帯の信号に対しては無視で
きるものであるが、マイクロ波帯及びミリ波帯の信号を
扱う集積回路においては性能を左右するほどの影響とな
ってしまうため、上記方式をそのまま適用することはで
きない。

【０００８】また、特開平３−１９５１０８号公報に
は、マイクロストリップ線路で構成される整合回路の途
中にスイッチング素子を設けて、異なる長さの整合回路
を切替え可能に構成したものが開示されている。しかし
ながら、この方式では、スイッチング素子を必要とする
ため、コプレーナ線路で構成される整合回路に適用する
ことを考えると、整合回路の大幅な面積拡大を免れるこ
とができない。

【０００９】本発明は上記課題を解決するものであり、
その目的は、整合回路、特にはそのショートスタブのリ
アクタンスを、多くの面積を必要とせず高い精度で容易
に調整することができるマイクロ波集積回路を提供する
ことにある。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、請求項１記載のマイクロ波集積回路によれば、ショ
ートスタブの上方に空中配線によって配設された接続用
導体を押圧することによりショートスタブの導体に接近
させると、接続用導体とショートスタブの導体との間に
は、前記導体を覆っている絶縁膜を介してＭＩＭ型キャ
パシタが形成される。

【００１１】即ち、前記ＭＩＭ型キャパシタを形成する
ことにより、ショートスタブのリアクタンスを高い精度
で容易に調整することができる。従って、ショートスタ
ブを構成している部分が整合回路として使用される場合
には、リアクタンスを高い精度で調整することにより、
接続される外部素子との整合を良好に取ることができ
る。また、調整を行うために余分な面積を必要とするこ
とがない。

【００１２】請求項２記載のマイクロ波集積回路によれ
ば、接続用導体の上方に、ショートスタブの導体を空中
配線によって配設したことにより、前記導体を押圧する
ことによってＭＩＭ型キャパシタが形成されるので、請
求項１と同様の効果が得られる。

【００１３】請求項３または４記載のマイクロ波集積回
路によれば、接続用導体と交差する近傍におけるショー
トスタブの導体の一部（請求項３）、または、接続用導
体が接地導体に接続されている接続部の近傍にある接地
導体の一部（請求項４）をトリミング可能なトリミング
領域としたので、ショートスタブの主線路（導体）と接
地導体とのギャップ幅を容易に拡大させることができ
る。

【００１４】即ち、コプレーナ線路のインピーダンスを
高めることが容易となるので、空中配線された接続用導
体或いはショートスタブの導体を押圧することによって
ＭＩＭ型キャパシタを新たに形成した場合でも、その先
にあるショートスタブの導体部分に対する高周波信号の
流れ込みを抑制することができる。

【００１５】請求項５記載のマイクロ波集積回路によれ
ば、トリミング領域を金属蒸着膜により構成するので、
金属蒸着膜を例えばレーザなどを用いて容易にトリミン
グすることができ、コプレーナ線路のインピーダンス調
整を容易且つ高精度に行うことができる。

【００１６】

【発明の実施の形態】以下、本発明の第１実施例につい
て図１乃至図５を参照して説明する。図３は、本発明の
マイクロ波集積回路として構成された増幅回路１０の等
価回路を示すものである。ＨＥＭＴ１１の入力側及び出
力側には、整合回路１２及び１３が配置されている。入
力側の整合回路１２は、入力端子１４とＨＥＭＴ１１の
ゲートとの間を接続する伝送線路１５ａ，１５ｂと、こ
れら伝送線路１５ａ，１５ｂの中間とアースとの間を先
端部に形成されたＭＩＭ型キャパシタ１６を介して接続
するショートスタブ１７とから構成されている。

【００１７】また、出力側の整合回路１３は、出力端子
１８とＨＥＭＴ１１のドレインとの間を接続する伝送線
路１８ａ，１８ｂと、これら伝送線路１８ａ，１８ｂの
中間とアースとの間を先端部に形成されたＭＩＭ型キャ
パシタ１９を介して接続するショートスタブ２０とから
構成されている。

【００１８】尚、増幅回路１０は、例えばＩｎＰなどか
らなる１枚の半導体基板２１（図１参照）上に形成され
ており、所謂ＭＭＩＣ(Monolithic Microwave Integrat
ed Circuit) として構成されている。ＭＩＭ型キャパシ
タ１６及び１９は、ショートスタブの線路長を短縮する
ためや、高周波信号が直流回路部に流入することを防ぐ
ためなどに形成されるものである。

【００１９】図１（ａ）は、増幅回路１０における入力
側の整合回路１２の内のショートスタブ１７周辺部分を
切出して示す図である。また、図１（ｂ），（ｃ），
（ｄ）及び（ｅ）は、夫々図１（ａ）のＡ−Ａ′断面，
Ｂ−Ｂ′断面，Ｃ−Ｃ′断面及びＤ−Ｄ′断面を示す図
である。

【００２０】この図１（ａ）において、整合回路１２の
伝送線路１５ａ，１５ｂは、コプレーナ線路で構成され
ており、具体的には、図１（ａ）中左右方向に延びる導
体２２ａと、この導体２２ａの両側にギャップ部２２ｂ
を介して配置された接地導体２３とから構成されてい
る。

【００２１】上記導体２２ａの図１中左端の延長部分が
入力端子１４に接続され、右端の延長部分がＨＥＭＴ１
１のゲートに接続されている。また、整合回路１２のシ
ョートスタブ１７は、コプレーナ線路で構成されてお
り、具体的には、上記導体２２ａの中央部から図１中下
方へ延びる導体１７ａと、この導体１７ａの両側にギャ
ップ部１７ｂを介して配置された接地導体２３とから構
成されている。尚、導体２２ａ及び１７ａの幅寸法はＷ
ｓ，ギャップ部２２ｂ及び１７ｂの幅寸法はＷｇであ
る。

【００２２】一方、導体２２ａ及び導体１７ａの両側に
ある接地導体２３は、導体２４により接続されている。
この導体２４は、導体２２ａ及び導体１７ａの下層に絶
縁膜２５（図１（ｂ）〜（ｅ）参照）を介して配置され
ている。また、ショートスタブ１７の導体１７ａの先端
部は、幅寸法が同一であり且つ厚さ寸法はより小さく形
成され、導体２４と同様に絶縁膜２５の下層に配置され
ている導体１７ｃの一端に接続されている（図１（ｃ）
参照）。

【００２３】図１（ｂ）及び（ｃ）においてＡ−Ａ′断
面及びＢ−Ｂ′断面を示すように、導体１７ｃの途中部
分においては、ギャップ部１７ｂの左右両側に配置され
た接地導体２３を接続する接続用導体２６が、空中配線
によって当該導体１７ｃの上方において交差するように
形成されている。

【００２４】そして、導体１７ｃの他端部は、導体１７
ｂよりも幅寸法が小さく且つ厚さ寸法が同一であるバイ
アス印加用線路１７ｄとして形成されている。即ち、バ
イアス印加用線路１７ｄは、導体幅寸法に対してギャッ
プ幅寸法が大なる高インピーダンスのコプレーナ線路と
なっている。

【００２５】また、図１（ｄ）及び（ｅ）においてＣ−
Ｃ′断面及びＤ−Ｄ′断面を示すように、導体１７ｃの
先端部においては、ギャップ部１７ｂの左右両側に配置
された接地導体２３を接続する接続用導体２７が、当該
導体１７ｃの上方にある絶縁膜２５上にて交差するよう
に配置されている。即ち、この部分における接続用導体
２７−絶縁膜２５−導体１７ｃの積層によって、ＭＩＭ
型キャパシタ１６が形成されている。

【００２６】ここで、図１（ｂ）及び（ｃ）に示すＡ−
Ａ′断面及びＢ−Ｂ′断面構造の形成プロセスを、図４
及び図５を参照して概略的に述べる。先ず、半導体基板
２１上に金属蒸着膜を、導体１７ｃとして必要な領域に
膜厚０．２μｍ程度に形成する（図４（ａ），図５
（ａ）参照）。次に、その上層に絶縁膜（窒化膜，図１
（ａ）では図示を省略している）２５を形成し、導体１
７ａとの接触領域となる部分を除去する（図４（ｂ），
図５（ｂ）参照）。

【００２７】その後、接続用導体２６が導体１７ｃの上
部に空中配線により交差する形状に形成されるように、
メッキに対する（下層）レジストＬＲを施す（図４
（ｃ），図５（ｃ）参照）。即ち、後述の図４（ｅ）に
示すように、接続用導体２６部分が導体１７ｃを跨ぎ越
えるような、断面がコ字状に形成されるようにレジスト
ＬＲを施す。そして、レジストＬＲの上層に、給電電極
層Ｋを形成する（図４（ｄ），図５（ｄ）参照）。

【００２８】更に、接続用導体２６を空中配線する部分
を除き、下層レジストＬＲが施された部分を覆うように
して上層レジストＵＲを形成してから（図５（ｅ）参
照）Ａｕメッキして、導体１７ａ及び接続用導体２６並
びに接地導体２３を形成する（図４（ｅ），図５図
（ｆ）参照）。メッキが完了すると、上層及び下層レジ
ストＵＲ及びＬＲ並びに給電電極層Ｋを除去する（図４
（ｆ），図５（ｇ）〜（ｉ）参照）。

【００２９】以上のようにして、導体１７ｃを形成する
と共に、導体１７ａ，接地導体２３及び接続用導体２６
を膜厚５μｍ程度に形成する。尚、導体１７ｃを形成す
る金属蒸着膜は、例えば、Ａｕ単層，若しくは、Ｔｉ／
Ｍｏ／Ａｕ，Ｔｉ／Ｎｉ／Ａｕ，Ｔｉ／Ａｕなどの複数
層で構成されている。尚、出力側の整合回路１３につい
ても、同様に構成されている。また、上記のプロセスに
おいて、図１（ｄ）及び（ｅ）に示すＭＩＭ型キャパシ
タ１６も同時に形成されている。尚、図１においては、
残留した給電電極層Ｋの図示は省略している。

【００３０】次に、本実施例の作用について図２をも参
照して説明する。例えば、導体２２ａに接続される外部
回路とのインピーダンス整合を取るために、リアクタン
スを変化させる必要がある場合には、図２にＡ−Ａ′断
面を示すように、空中配線されている接続用導体２６
を、下方にある導体１７ｃと交差している部分において
上方から押圧することにより絶縁膜２５に接触させる。
この場合、作業者は、顕微鏡などで当該部分の状態を確
認しながら、ピンセットなどや、或いはワイヤボンダに
使用されるキャピラリのように先端部分が円錐状である
ような治具を用いて押圧する。

【００３１】接続用導体２６が絶縁膜２５に接触する
と、この導体１７ｃの途中部分には、接続用導体２６−
絶縁膜２５−導体１７ｃの積層により、ＭＩＭ型キャパ
シタ２８が形成される。すると、予め導体１７ｃの先端
部分に形成されているＭＩＭ型キャパシタ１６に、新た
に形成されたＭＩＭ型キャパシタ２８が並列に接続され
ることになり、整合回路１０のリアクタンスが変化す
る。

【００３２】以上のようにして形成されるＭＩＭ型キャ
パシタ２８のキャパシタンスについて一例を示すと、例
えば以下のようになる。上下電極の重なり面積：１５００［μｍ^２］（５０［μｍ］×３０［μｍ］）絶縁膜の厚さ：０．１［μｍ］絶縁膜の比誘電率：約７キャパシタンス：約９［ｐＦ］

【００３３】以上のように本実施例によれば、コプレー
ナ線路で構成されるショートスタブ１７の導体１７ｃの
途中部分に、その導体１７ｃの上方において、ショート
スタブ１７の両側に配置されている接地導体２３を接続
するための接続用導体２６を空中配線により形成した。

【００３４】そして、その接続用導体２６を、下方にあ
る導体１７ｃと交差している部分において上方から押圧
し、絶縁膜２５に接触させることによりＭＩＭ型キャパ
シタ２８を形成するようにしたので、導体２２ａに接続
される外部回路とのインピーダンス整合を取るためにリ
アクタンスを調整する必要がある場合には、ショートス
タブ１７、即ち、整合回路１２のリアクタンスを容易に
変化させることができる。また、従来とは異なり、リア
クタンスを調整するためにスイッチング素子などを用い
る必要がないので、余分な回路面積を要することがな
い。

【００３５】図６は本発明の第２実施例を示すものであ
り、第１実施例と同一部分には同一符号を付して説明を
省略し、以下異なる部分についてのみ説明する。図６
（ａ），（ｂ）は、第１実施例における図１（ｄ），
（ｅ）に相当するものであり、図１（ａ）のＣ−Ｃ′断
面，Ｄ−Ｄ′断面相当図である。

【００３６】第２実施例における整合回路１２は、第１
実施例におけるＭＩＭ型キャパシタ１６の電極構成を、
上下逆にしたものである。即ち、ショートスタブ１７Ａ
の左右両側に配置された接地導体２３を接続する接続用
導体２９を、導体１７ｃと同時に金属蒸着膜で構成し、
その上層に絶縁膜２５を形成して、バイアス印加用線路
１７ｅとの接触領域となる部分を除去する。そして、そ
の上層に、接地導体２３と同時にバイアス印加用線路１
７ｅ（第１実施例のバイアス印加用線路１７ｄに相当す
る）をメッキにより形成する。

【００３７】この場合、バイアス印加用線路１７ｅが接
続用導体２９と交差する部分における導体幅は導体１７
ｃと同一である。斯様にして、バイアス印加用線路１７
ｅ−絶縁膜２５−接続用導体２９の積層により、ＭＩＭ
型キャパシタ３０が形成されている。

【００３８】以上のように構成した第２実施例において
も、ショートスタブ１７Ａの先端部分にＭＩＭ型キャパ
シタ３０を形成することができるので、第１実施例と同
様の効果が得られる。

【００３９】図７は本発明の第３実施例を示すものであ
り、第１実施例と同一部分には同一符号を付して説明を
省略し、以下異なる部分についてのみ説明する。第３実
施例における整合回路１２は、導体１７ｃの途中部分３
か所に、第１実施例における接続用導体２６と同様にし
て空中配線により形成された接続用導体２６ａ，２６
ｂ，２６ｃを設けたものである。

【００４０】以上のように構成した第３実施例によれ
ば、ショートスタブ１７の途中部分３か所に空中配線に
より形成された接続用導体２６ａ，２６ｂ，２６ｃを設
けたので、これらを必要に応じて押圧し絶縁膜２５と接
触させてＭＩＭ型キャパシタを形成することにより、リ
アクタンスの調整をより広範囲に行うことができる。

【００４１】図８及び図９は本発明の第４実施例を示す
ものであり、第１実施例と同一部分には同一符号を付し
て説明を省略し、以下異なる部分についてのみ説明す
る。図８（ａ），（ｂ），（ｃ）は、第１実施例におけ
る図１（ａ），（ｂ），（ｃ）相当図である。

【００４２】第４実施例は、第１実施例におけるＭＩＭ
型キャパシタ２８の電極構成を、上下逆にしたものであ
る。即ち、ショートスタブ１７Ｂの左右両側に配置され
た接地導体２３を接続する接続用導体３１を、第１実施
例における導体１７ｃに代えて金属蒸着膜で構成し、そ
の上層に絶縁膜２５を形成して、接地導体２３との接触
領域となる部分を除去する。

【００４３】そして、接続用導体３１が導体１７Ｂｃの
上部に空中配線により交差する形状（断面がコ字状）に
形成されるように、メッキに対するレジストＬＲを施し
た後、接地導体２３と同時にショートスタブ１７Ｂの導
体１７Ｂｃ（第１実施例の導体１７ｃに相当する）をメ
ッキにより形成してからレジストを除去する。導体１７
Ｂｃは、接続用導体３１を跨ぎ越した先で、バイアス印
加用線路１７ｄに続く導体１７ｃ′に接続されている。

【００４４】次に、第４実施例の作用について図９をも
参照して説明する。第１実施例と同様に、外部回路との
インピーダンス整合を取るためリアクタンスを変化させ
る必要がある場合には、図９にＢ−Ｂ′断面を示すよう
に、空中配線されている導体１７Ｂｃを、下方にある接
続用導体３１と交差している部分において上方から押圧
することにより絶縁膜２５に接触させる。

【００４５】導体１７Ｂｃが絶縁膜２５に接触すると、
ショートスタブ１７Ｂの途中部分には、導体１７Ｂｃ−
絶縁膜２５−接続用導体３１の積層により、ＭＩＭ型キ
ャパシタ３２が形成される。すると、第１実施例と同様
に、予め導体１７Ｂｃの先端部分に形成されているＭＩ
Ｍ型キャパシタ１６に、新たに形成されたＭＩＭ型キャ
パシタ３２が並列に接続されることになり、整合回路１
２のリアクタンスは変化する。

【００４６】以上のように構成した第４実施例において
も、ショートスタブ１７Ｂの途中部分にＭＩＭ型キャパ
シタ３２を形成することができるので、第１実施例と同
様の効果が得られる。

【００４７】図１０は本発明の第５実施例を示すもので
あり、第４実施例と同一部分には同一符号を付して説明
を省略し、以下異なる部分についてのみ説明する。第５
実施例における整合回路１２は、ショートスタブ１７Ｂ
の途中部分２か所に、第４実施例における導体１７Ｂｃ
と同様にして、空中配線により接続用導体３１ａ，３１
ｂを跨ぎ越すように形成された導体１７Ｂc1，１７Ｂc2
を設けたものである。

【００４８】以上のように構成した第５実施例によれ
ば、ショートスタブ１７Ｂの途中部分２か所に、空中配
線により形成された導体１７Ｂc1，１７Ｂc2を設けたの
で、これらを必要に応じて押圧し絶縁膜２５と接触させ
ることによりＭＩＭ型キャパシタを形成して、リアクタ
ンスの調整をより広範囲に行うことができる。

【００４９】図１１は本発明の第６実施例を示すもので
あり、第１実施例と同一部分には同一符号を付して説明
を省略し、以下異なる部分についてのみ説明する。第６
実施例における整合回路１２は、第１実施例のようにシ
ョートスタブ１７の導体１７ｃの一部をトリミング領域
１７ｃ（Ｔ）としたものである。

【００５０】第１実施例のようにしてＭＩＭ型キャパシ
タ２８を形成すると、外部回路から導体２２ａに入力さ
れる高周波信号は、ＭＩＭ型キャパシタ２８を介して接
地導体２３に流れ込むようになる。この場合、ＭＩＭ型
キャパシタ２８よりも先に形成されている（バイアス印
加用線路１７ｄ側に配置されている）導体１７ｃ部分を
トリミング領域１７ｃ（Ｔ）としてギャップ部１７ｂ側
から左右均等にトリミングすることにより、コプレーナ
線路のインピーダンスをより高めて当該導体１７ｃ
（Ｔ）部分への高周波信号の流入を抑制する。

【００５１】導体１７ｃ（Ｔ）は０．２μｍ程度の金属
蒸着膜によって形成されているため、レーザやピンセッ
トなどを用いることによって容易にトリミングすること
ができる。導体１７ｃ（Ｔ）をトリミングし導体幅寸法
を小さくすることによって、コプレーナ線路のインピー
ダンスは上昇する。また、この場合、トリミング後の導
体１７ｃ（Ｔ）の導体幅寸法は、最低でも、バイアス印
加用線路１７ｄと同程度分は残すようにする。

【００５２】以上のように第６実施例によれば、導体１
７ｃを金属蒸着膜で形成し、ＭＩＭ型キャパシタ２８よ
りも先に形成されている導体１７ｃ部分をトリミング領
域１７ｃ（Ｔ）としたので、第１実施例のようにＭＩＭ
型キャパシタ２８を形成したことによりショートスタブ
１７の接地導体２３に対するリアクタンスが変化した場
合でも、トリミング領域１７ｃ（Ｔ）をギャップ部１７
ｂ側から容易にトリミングすることができ、そのトリミ
ングにより当該導体１７ｃ部分のインピーダンスをより
高めて、高周波信号の流入を抑制することができる。

【００５３】図１２は本発明の第７実施例を示すもので
あり、第１実施例と同一部分には同一符号を付して説明
を省略し、以下異なる部分についてのみ説明する。第７
実施例における整合回路１２は、第６実施例のようにシ
ョートスタブ１７の導体１７ｃの一部をトリミング領域
１７ｃ（Ｔ）とするものに代えて、接続用導体２６，２
７と接地導体２３とが接続されている接続部２３ａ，２
３ｂの間に位置する接地導体２３の一部を、厚さ０．２
μｍ程度の金属蒸着膜でトリミング領域２３（Ｔ）とし
て形成したものである。

【００５４】以上のように構成した第７実施例によれ
ば、第１実施例と同様にＭＩＭ型キャパシタ２８を形成
した場合に、トリミング領域２３（Ｔ）をギャップ部１
７ｂ側から左右均等にトリミングすることにより、コプ
レーナ線路のインピーダンスをより高めてショートスタ
ブ１７のＭＩＭ型キャパシタ２８より先にある導体１７
ｃ部分への高周波信号の流入を抑制することができる。

【００５５】本発明は上記し且つ図面に記載した実施例
にのみ限定されるものではなく、次のような変形または
拡張が可能である。トリミング領域は、金属蒸着膜によ
って形成するものに限らず、例えば、メッキによって厚
さの薄い金属層を形成しても良く、要はトリミング可能
に構成すれば良い。トリミング領域は、必要に応じて設
ければ良い。半導体基板２１に代えて、誘電体基板を用
いても良い。

【図面の簡単な説明】

【図１】（ａ）は本発明の第１実施例を示す増幅回路に
おける入力側の整合回路部分を切出して示す図であり、
（ｂ）は（ａ）のＡ−Ａ′断面，（ｃ）は（ａ）のＢ−
Ｂ′断面，（ｄ）は（ａ）のＣ−Ｃ′断面，（ｅ）は
（ａ）のＤ−Ｄ′断面，を示す

【図２】接続用導体を押圧して、ＭＩＭ型キャパシタを
構成した状態を示す図１（ｂ）相当図

【図３】増幅回路の電気的構成図

【図４】増幅回路を作成する場合の製造工程を示す図１
（ｂ）相当図

【図５】増幅回路を作成する場合の製造工程を示す図１
（ｃ）相当図

【図６】本発明の第２実施例を示すものであり、（ａ）
は図１（ｄ）相当図，（ｂ）は図１（ｅ）相当図

【図７】本発明の第３実施例を示す図１（ａ）相当図

【図８】本発明の第４実施例を示すものであり、（ａ）
は図１（ａ）相当図，（ｂ）は図１（ｂ）相当図，
（ｃ）は図１（ｃ）相当図

【図９】図２相当図

【図１０】本発明の第５実施例を示す図１（ａ）相当図

【図１１】本発明の第６実施例を示す図１（ａ）相当図

【図１２】本発明の第７実施例を示す図１（ａ）相当図

【図１３】従来技術を示す図３相当図

【図１４】コプレーナ線路の構成を摸式的に示す斜視図

【符号の説明】

１０は増幅回路（マイクロ波集積回路）、１２及び１３
は整合回路、１６はＭＩＭ型キャパシタ、１７，１７
Ａ，１７Ｂはショートスタブ、１７ｃ，１７Ｂｃ，１７
Ｂc1，１７Ｂc2は導体，１７ｃ（Ｔ）はトリミング領
域、１９はＭＩＭ型キャパシタ、２０はショートスタ
ブ、２１は半導体基板、２３は接地導体、２３ａ，２３
ｂは接続部、２３（Ｔ）はトリミング領域、２５は絶縁
膜、２６，２６ａ，２６ｂ，２６ｃは接続用導体、２８
はＭＩＭ型キャパシタ、２９は接続用導体、３０はＭＩ
Ｍ型キャパシタ、３１，３１ａ，３１ｂは接続用導体、
３２はＭＩＭ型キャパシタを示す。

Claims

【特許請求の範囲】

【請求項１】誘電体または半導体基板上にコプレーナ
線路及びＭＩＭ型キャパシタからなるショートスタブを
設けてなるマイクロ波集積回路において、前記ショートスタブの上方に、当該ショートスタブの両
側に配置されている接地導体の双方を空中配線によって
接続する接続用導体を配設したことを特徴とするマイク
ロ波集積回路。
【請求項２】誘電体または半導体基板上にコプレーナ
線路及びＭＩＭ型キャパシタからなるショートスタブを
設けてなるマイクロ波集積回路において、前記ショートスタブの両側に配置されている接地導体の
双方を接続する接続用導体の上方に、前記ショートスタ
ブの導体を空中配線によって配設したことを特徴とする
マイクロ波集積回路。
【請求項３】前記接続用導体と交差する近傍における
ショートスタブの導体の一部を、トリミング可能なトリ
ミング領域として形成したことを特徴とする請求項１ま
たは２記載のマイクロ波集積回路。
【請求項４】前記接続用導体が前記接地導体に接続さ
れている接続部の近傍にある前記接地導体の一部を、ト
リミング可能なトリミング領域として形成したことを特
徴とする請求項１または２記載のマイクロ波集積回路。
【請求項５】前記トリミング領域を、金属蒸着膜によ
り構成したことを特徴とする請求項３または４記載のマ
イクロ波集積回路。