JPH1092976A

JPH1092976A - 高周波集積回路

Info

Publication number: JPH1092976A
Application number: JP24647596A
Authority: JP
Inventors: Jiyunko Onomura; 純子小野村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-09-18
Filing date: 1996-09-18
Publication date: 1998-04-10

Abstract

(57)【要約】逆マイクロストリップライン構造を有する集積回路にお
いて、最上層の接地導体層に伝送線路のインピーダンス
調整用のスリツトを設けたもの。【課題】逆マイクロストリップライン構造を有する集
積回路において、容易に回路の検査や調整が出来る構造
を提供する。【解決手段】逆マイクロストリップ線路構造を有する
高周波集積回路において、最上層の接地導体層１５に伝
送線路のインピーダンス調整用のスリツト１６を設け、
そのスリツト１６を介し、任意の領域の伝送線路上の誘
電体膜１４をエッチングし、膜厚を制御し、インピーダ
ンスを調整する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術の分野】本発明は高周波集積回路、
特にマイクロ波、ミリ波モノリシック集積回路に関す
る。

【０００２】

【従来の技術】ミリ波通信システムの実用化が急ピッチ
で進められている今日、マイクロ波、ミリ波帯に用いら
れる高周波集積回路（マイクロ波モノリシック集積回
路：ＭＭＩＣ）の小型化、高性能化は欠くことのできな
い技術となっている。小型化技術のーつに、伝送線路で
構成された整合回路部等を小型にする方法として、逆マ
イクロストリップライン構造がある。この構造は図１２
（Ａ）に示すように、最上層配線をマイクロストリップ
ライン１８２の接地導体層１８４として活用しているた
め、薄い誘電体膜１８３を介して接地導体層１８４を有
するものであり、図１２（Ｂ）のように、厚い半絶縁性
半導体基板１８１を挟んで線路１８２の接地導体１８５
を持つマイクロストリップ線路に比べ、低インピーダン
ス線路を細い線路幅で実現することができる。さらに、
線路のアイソレーシヨンも良いため、線路間隔を狭める
ことができ、これにより回路の小型化を図ることができ
る。

【０００３】すなわち、伝送線路において、線路の断面
寸法が波長に対して十分小さい時、伝送線路の特性イン
ピーダンスＺ。は式Ｚ。＝１／Ｖ。ＣＣ。（１）で表される。ここで、Ｖ。は光速、Ｃは単位長さあたり
の静電容量、Ｃ。は誘電体を取り除いた場合の単位長さ
あたりの静電容量である。上述したように、逆マイクロ
ストリップ線路の場合、通常のマイクロストリップライ
ンよりも接地導体が伝送線路に近いところに設けられて
いるため、接地導体との間にエネルギが集中し易く、単
位長さあたりの静電容量が増加し易いため、線路のイン
ピーダンスは低くなる。つまり同じ特性インピーダンス
の伝送線路を得ようとすると、逆マイクロストリップラ
イン構造では、マイクロストリップライン構造より細い
線幅で実現でき、小型化が図れることになる。

【０００４】ところで、通常のマイクロストリップライ
ンを用いた高周波集積回路においては、素子性能のバラ
ツキや層厚のバラツキなどの問題から、常に所望の性能
を出すということは困難とされている。そのため従来で
は、マイクロストリップライン構造、コプレーナライン
構造を有する高周波集積回路において、ＩＣ工程終了後
に、整合回路等に用いられているシヨートスタブの長さ
をボンディングワイヤーを用いて調整したり、調整用ア
イランドを設ける等の、伝送線路のインピーダンス調整
手段を用いて性能を出していた。

【０００５】

【発明の解決しようとする課題】上記のように、逆マイ
クロストリップ線路構造は、小型化に有利な特性を持っ
ているが、ＩＣの最上層に接地導体層が形成され、ＩＣ
の上面全面が金層で覆われる結果となるため、伝送線路
が形成され、ＩＣ工程が終了した時点では、従来通常の
マイクロストリップラインを用いた高周波集積回路にの
ような、歩留向上、ＩＣの高性能化に必要とされる、Ｉ
Ｃ回路内の伝送線路インピーダンスの調整ができないと
いう問題があった。

【０００６】したがって、本発明の目的は、上記の様な
問題点を解消するためになされたもので、ＩＣ工程終了
後も容易にＩＣ回路内の伝送線路インピーダンスの調整
ができ、小型で高性能な高周波集積回路を歩留よく実現
できる手段を提供することにある。

【０００７】

【課題を解決するための手段】本発明によれば、絶縁基
板上に設けられた伝送線路と、この伝送線路上に、誘電
体膜を介して前記絶縁基板表面を覆うように形成された
接地導体層と、この接地導体層の前記伝送線路の上部に
形成されたスリットと、このスリット上に着脱自在に設
けられた導電性蓋体とを備えたことを特徴とする逆マイ
クロストリップライン構造を有する高周波集積回路が得
られる。

【０００８】また、本発明によれば、半導体基板上に形
成された伝送線路、トランジスタ素子あるいは受動素子
を含む集積回路と、集積回路上に、誘電体膜を介して前
記半導体基板表面を覆うように形成された接地導体層
と、この接地導体層の前記集積回路を構成する素子に対
応する位置に形成されたスリットと、このスリット上に
着脱自在に設けられた導電性蓋体とを備えたことを特徴
とする逆マイクロストリップライン構造を有する高周波
集積回路が得られる。

【０００９】さらに、本発明によれば、前記導電性蓋体
は金テープであることを特徴とする前記逆マイクロスト
リップライン構造を有する高周波集積回路が得られる。

【００１０】さらに、本発明によれば、半導体基板上に
形成された伝送線路、トランジスタ素子あるいは受動素
子を含む集積回路と、集積回路上に、誘電体膜を介して
前記半導体基板表面を覆うように形成された接地導体層
と、この接地導体層の前記集積回路を構成する素子に対
応する位置に形成されたスリットと、このスリット上に
着脱自在に設けられた導電性蓋体とを備え、前記スリッ
ト上に設けられた導電性蓋体を選択的に除去し、前記ス
リットを介して前記誘電体膜の少なくも一部をエッチン
グにより除去することにより、前記集積回路の電気的特
性を調整することを特徴とする高周波集積回路の製造方
法が得られる。

【００１１】さらに、本発明によれば、半導体基板上に
形成された伝送線路、トランジスタ素子あるいは受動素
子を含む集積回路と、集積回路上に、誘電体膜を介して
前記半導体基板表面を覆うように形成された接地導体層
と、この接地導体層の前記集積回路を構成する素子に対
応する位置に形成されたスリットと、このスリット上に
着脱自在に設けられた導電性蓋体とを備え、前記スリッ
ト上に設けられた導電性蓋体を選択的に除去し、前記ス
リットを介して前記誘電体膜をエッチング除去して、前
記回路素子を露出させ、前記集積回路の電気的特性を検
査することを特徴とする高周波集積回路の製造方法が得
られる。

【００１２】さらに、本発明によれば、前記導電性蓋体
は金テープであることを特徴とする前記逆マイクロスト
リップライン構造を有する高周波集積回路の製造方法が
得られる。

【００１３】このような本発明によれば、前記インピー
ダンス調整用スリットは、集積回路製造の最終工程にお
いて、伝送線路のインピーダンス、トランジスタ素子の
特性その他の回路の電気的特性の調整あるいは測定チェ
ックを要する回路素子領域上の接地導体に適宜形成して
おくことにより、その部分に貼付された前記金属テープ
を適宜選択的に剥離し、スリットを介して前記誘電体膜
の少なくも一部を、酸素プラズマ等を用いてエッチング
除去することにより、伝送線路の所望のインピーダンス
を実現しあるいは必要な特性検査を行うことができる。

【００１４】

【発明の実施の形態】以下、本発明の実施形態につき図
面を参照して詳細に説明する。

【００１５】図１は本発明の一実施形態である、逆マイ
クロストリップラインを有する高周波集積回路の要部構
造を示す断面図である。図１（Ａ）〜（Ｄ）は高周波集
積回路に含まれる逆マイクロストリップラインの構造を
示す横断面図で、ＧａＡｓのような半絶縁性基板１１上
に伝送線路１２が形成され、この伝送線路１２を含む半
絶縁性基板１１上は窒化ケイ素（ＳｉＮ）のようなパッ
シベーション膜１３で覆われている。このパッシベーシ
ョン膜１３の上にはさらに、誘電体膜層１４が全面に形
成され、その上にはまた、接地導体層１５が全面に形成
されている。そして図１（Ａ）に示される逆マイクロス
トリップライン構造においては、接地導体層１５の伝送
線路１２の上方部分には、スリット１６が形成されてい
る。

【００１６】図１（Ｂ）は同様な逆マイクロストリップ
ライン構造において、スリット１６をマスクとして伝送
線路１２と接地導体層１５との間にある誘電体膜１４が
エッチングにより除去されている。また、図１（Ｃ）に
示される逆マイクロストリップライン構造は、図１
（Ｂ）の構造においてスリット開口部が金テープ１７で
覆われている。そして図１（Ｄ）の逆マイクロストリッ
プライン構造は、図１（Ａ）の構造においてスリット開
口部が金テープ１７で覆われている。

【００１７】このように本発明の逆マイクロストリップ
ライン構造では接地導体層１５に形成されたスリット１
６と金テープ１７の組み合わせにより、様々なタイプの
伝送線路を作り出すことが可能である。ここで、一例と
して誘電体膜１４の膜厚を５μｍとし、図１（Ａ）の構
造を基準として図１（Ｂ）〜（Ｄ）の伝送線路１２の特
性インピーダンスを比較すると次のようになる。まず、
図１（Ｂ）のタイプでは伝送線路１２の上部に誘電体１
４が存在しないため、上式（１）の単位長さあたりの静
電容量Ｃは、図１（Ａ）の構造に比べ小さいため、特性
インピーダンスは図１（Ａ）の構造に対し、１２％高と
なる。また図１（Ｃ）のタイプでは伝送線路１２の直上
に接地導体層１５に接触する金テープ１７が設けられる
ため、金テープ１７を含む接地導体１５との間にエネル
ギが集中し、単位長さあたりの静電容量が増加するた
め、誘電体膜１４は存在しないが図１（Ａ）の構造に対
し１５％低い特性インピーダンスとなる。さらに図１
（Ｄ）のタイプでは図１（Ｃ）のタイプに対して、金テ
ープ１７の下側には誘電体膜１４が存在するため、図１
（Ａ）のタイプに対し、３５％低い特性インピーダンス
となる。

【００１８】さらに、図示しないが、伝送線路１２と接
地導体層１５との間の誘電体１４の厚さを、連続的に変
化させることにより、低インピーダンス側にも、高イン
ピーダンス側にも、連続的にインピーダンスを変化させ
ることができる。このような手段を用いることにより、
逆マイクロストリップライン構造の高周波集積回路の性
能や電気的な諸特性の調整が可能となる。また、本発明
の逆マイクロストリップライン構造によれば、伝送線路
１２上の任意の領域にスリット１６を設けているため、
レーザープローブ等を利用して、高周波集積回路各部の
検査も容易に行うことができる。さらに、従来の逆マイ
クロストリップライン構造ではＨＥＭＴ等の素子周りが
誘電体膜で埋められてしまうため、寄生容量が増加する
など、素子の高周波特性を劣化させる要因となっていた
が、本発明の構造では素子上の接地導体にスリットを設
けておき、このスリットをマスクとしてエッチングを行
うことにより、素子周辺の誘電体膜を容易に取り除くこ
とができ、高周波特性の劣化を押さえることが出来る。
この場合、素子は誘電体をエッチングするための酸素プ
ラズマやェッチング液等にさらされるが、ＳｉＮ等のパ
ッシベーション膜１３で覆われているため、問題は生じ
ない。

【００１９】以上の作用により、本発明の構造をとるこ
とにより、逆マイクロストリップライン構造を有する高
周波集積回路において、容易に回路の調整や検査が出来
るようになり、小型で高性能な高周波集積回路が、歩留
よく得られるようになる。

【００２０】図２は本発明をソース接地のＨＥＭＴ素子
を用いた高周波回路に適用した実施例を示すＩＣの断面
図である。同図（Ａ）は本発明による回路のインピーダ
ンス調整前の状態を示し、同図（Ｂ）は調整後の状態を
示している。また、図１の構成と同一部分には同一の符
号を付して説明する。同図（Ａ）に示されるように、砒
化ガリウム等の半絶縁性基板１１上にＨＥＭＴ素子２１
が形成されている。この素子２１はソース電極Ｓ、ドレ
イン電極Ｄおよびゲート電極Ｇを備えている。さらに素
子２１のソース電極Ｓに、コンタクト２２を介して接続
される、逆マイクロストリップ線路の接地導体層１５が
形成されている。ここで基板１１と接地導体層１５との
間には、より低誘電率の樹脂性ポリイミド、例えばＢＣ
Ｂ(bisbenzocyclobutenemonomers) で形成された保護膜
１４が設けられている。さらに整合回路に用いられてい
る伝送線路１２上およびＨＥＭＴ素子２１上の接地導体
層１５には、スリット１６−１、１６−２が形成されて
いる。この状態でＩＣの特性を検査し、伝送線路のイン
ピーダンス調整を行う必要のある領域を残して、その他
の領域のスリット、たとえば、スリット１６−３上に
は、金テープ１７を貼り付けてスリット１６−３の開口
部を塞ぐ。なお、金テープ１７を貼り付ける代わりに、
導電性のペーストレジストやはんだを塗布するなどして
スリットの開口部を塞いでもよい。

【００２１】次にＲＩＥなどの酸素プラズマによるエッ
チング法を用いて、図１（Ｂ）に示すように、スリット
１６−１、１６−２をマスクとして、伝送線路１２ある
いはＨＥＭＴ素子２１のゲート電極Ｇ周囲の保護膜１５
をエッチング除去する。このように伝送線路１２と接地
導体層１５の間の誘電率を調整することにより、伝送線
路上の任意の領域の特性インピーダンスを変化させるこ
とができ、ＩＣの特性の調整が可能となる。また、この
際同時に、ＨＥＭＴ素子２１のゲート電極Ｇ周囲の誘電
体膜１４を除去することにより、素子２１が誘電体に囲
まれていることによる、寄生容量の増加を抑えることが
できる。なお、伝送線路１２や素子２１とポリイミドな
どの誘電体膜１４との間には窒化ケイ素（ＳｉＮ）など
のパッシベーシヨン膜１３が形成されている。

【００２２】図３は図２に示した本発明のＨＥＭＴを含
むマイクロ波高周波集積回路の製造プロセスを示すＩＣ
の断面図である。以下同図により本発明のＩＣの製造方
法を説明する。

【００２３】図３（Ａ）は図２に示したＨＥＭＴ素子２
１の製造に用いられる積層構造ウエハを示している。ま
ずＧａＡｓ等の半導体基板３１の上にバッフア層３２、
チャネル層３３、スペーサ層３４、電子供給層３５、シ
ヨットキーコンタクト層３６、オーミックコンタクト層
３７をＭＢＥ法により順次成長していく。チャネル層３
３はアンドープ層であって、電子供給層３５から電子が
供給されて、ここに二次元電子ガスが形成されることに
なる。このように結晶成長を行った基板の素子形成領域
以外の部分をエッチングして素子分離を行った後、図３
（Ｂ）に示すようにＳｉＯ₂膜３８を堆積してパタ−ニ
ングし、ソース・ドレイン領域にオーミック電極３９、
４０を形成する。続いて図３（Ｃ）に示すように、ゲー
ト領域に開口を持つフオトレジスト・パターン（図示せ
ず）を形成し、このフオトレジストバ夕一ンを用いてゲ
ート領域のオーミックコンタクト層３７をエッチング除
去し、ショットキーコンタクト層３６を露出させる。そ
してゲート電極材料を蒸着し、リフトオフ加工をして断
面形状がＴ型のグート電極４１を形成する。

【００２４】次に図３（Ｄ）に示すように、フオトレジ
ストをコーティングし、伝送線路や各端子の引き出し配
線領域のパターニングをする。そして配線材料を蒸着
し、リフトオフ法により、配線４２を形成する。このあ
と、ＣＶＤ法により、全面にＳｉＮパッシベーション膜
４３を堆積させる。

【００２５】さらに図３（Ｅ）に示すように、ソース電
極３９が接続される配線４２の領域のＳｉＮパッシベー
ション膜４３にコンタクトホール４４を開け、ＢＣＢ等
のポリイミド４５をコーティング、硬化させる。つぎに
フオトレジスト４６をコーティングし、ソース電極３９
が接続される配線４２の領域をパタ−ニングし、ＲＩＥ
によりポリイミド４５をエッチングする。

【００２６】次にフォトレジスト４６を剥離し、図３
（Ｆ）に示すように、再度コーティングし直したフオト
レジスト（図示せず）で、任意の位置にスリットが形成
される接地導体層領域をパタ−ニングする。そして接地
導体層材料を蒸着し、リフトオフ工程により、スリット
１６−１、１６−２、１６−３を有する接地導体層１５
を形成する。この際ソース電極３９が接続される配線４
２と接地導体層１５とを接続するコンタクト導体２２も
同時に形成される。

【００２７】以上で、ＩＣの製造工程は一応終了する。
ここでＩＣを検査し、調整が必要なＩＣに関しては、図
３（Ｇ）に示すように、インピーダンスの調整が必要と
される伝送線路領域を除いて金テープ１７でスリット１
６−３を覆う。次にＲＩＥなどの酸素プラズマによるエ
ッチング法を用いて、酸素プラズマにさらされた、スリ
ット１６−１、１６−２下のポリイミド４５をエッチン
グする。

【００２８】さらに図４には、本発明をソース接地のＨ
ＥＭＴを用いた低雑音増幅器に適用した実施例の上面図
を示す。この増幅器は砒化ガリウム等の半絶縁性基板５
１上に上述したような半導体プロセスを用いて形成され
ている。入力端子５２から入力された信号は伝送線路５
３を介してソース接地ＨＥＭＴ５４のゲート電極に供給
される。伝送線路５３にはインピーダンスマッチング用
のスタブ５５が接続されている。ＨＥＭＴ５４のゲート
電極にはゲートバイアス端子５６からバイアス電圧が供
給されている。ＨＥＭＴ５４のゲート電極とゲートバイ
アス端子５６を接続する伝送線路５８にはインピーダン
スマッチング用のラジアルスタブ５９が設けられ、ま
た、伝送路の一端は抵抗とキヤパシタンスおよび図面に
対して垂直方向に延長されるコンタクト６０を介して増
幅器最上面に設けられた接地導体６１に接続されてい
る。ＨＥＭＴ５４のソース電極も同様なコンタクト６２
を介して増幅器最上面に設けられた接地導体６１に接続
されている。ＨＥＭＴ５４のドレイン電極にはドレイン
バイアス端子６３から伝送線路６４を介してバイアス電
圧が供給されている。この伝送路６４にもインピーダン
スマッチング用のラジアルスタブ５９が設けられてい
る。ＨＥＭＴ５４のドレイン電極には、さらに、伝送線
路６５を介して出力端子６６が接続されるとともに、出
力インピーダンス調整用のスタブ６７が接続されてい
る。

【００２９】このような低雑音増幅器において、伝送線
路５３、スタブ５５、伝送線路６４、６５、スタブ６７
上のに接地導体６１にインピーダンス調整用スリット６
８が形成され、さらに伝送線路６５およびスタブ６７上
のスリット６８は金テープ６９により閉塞されている。
また、ＨＥＭＴ５４上のに接地導体６１には寄生容量調
整用のスリット７０が設けられている。図示のように線
路の長手方向に対しスリットの長手方向は垂直になって
おり、またスリットはある間隔で幾つか並んでいる。こ
うすることにより、広い範囲で誘電体層を調整すること
が出来、大きなインピーダンス変更が出来る。

【００３０】図５は本発明の他の実施形態を示すＨＥＭ
Ｔを含むマイクロ波高周波集積回路の断面図である。こ
の実施形態においては、回路の調整の為のポリイミド４
５のエッチングを、１回だけでなく何回かに分けて段階
的に行うことにより、インピーダンス調整を行った線路
領域１２−１と１２−２上ではポリイミド４５のエッチ
ング量が異なり、インピーダンスの変化分が異なってい
る。

【００３１】これは、ポリイミド４５のエッチングを２
回に分けて行っており、一回目には、金テープ１７−１
のみを張り付けてエッチングを行い、線路領域１２−２
上のポリイミド４５を所望の厚さにまでエッチングす
る。このとき、ポリイミド４５のエッチング量は時間で
制御することが出来る。次に線路領域１２−２上のスリ
ットに金テープ１７−２を張り付け、再度ＲＩＥにより
ポリイミド４５をエッチングし、線路領域１２−１上の
ポリイミド４５をパッシベーシヨン膜１３が露出するま
で除去する。

【００３２】図６は、図４と同様に、本発明をソース接
地のＨＥＭＴを用いた低雑音増幅器に適用した他の実施
例の上面図を示す。この実施例で図４の実施例と異な
り、調整用スリット７１を、伝送線路５３、５８、６
５、６７上に、スリットの長手方向が伝送線路と平行に
設けられていることを特徴とするものである。このよう
な構成は長い高インピーダンスラインを得ようとすると
きに有利となる。また、これらのスリット７１の一部に
金テープ７２をはることで、様々なインピーダンスを作
ることも出来る。なお、その他の部分は図４と同じであ
るため、対応する構成部分には同一符号を付し、説明は
省略する。

【００３３】図７は図６の一点鎖線Ｌ１−Ｌ２に沿った
断面図である。伝送線路５３上のスリット７１にはその
長手方向の寸法より小さな幅の金テープ７２が貼られて
いるため、金テープ７２の下部にはポリイミド４５が一
部残留している。

【００３４】図８は本発明のさらに他の実施形態を示す
ＨＥＭＴを含むマイクロ波高周波集積回路の断面図であ
る。この実施形態は、上述の実施形態と同様にインピー
ダンス調整をした後、再び薄い金テープ８１をＩＣ全面
にはり直し、その上にさらに第２のポリイミド層８２を
介して第２のマイクロストリップ伝送線路８３を形し、
多層配線構造の回路に発展させたものである。同図にお
ける他の構成部分については図１、図２あるいは図５の
対応する部分と同じ符号を付し、詳細な説明を省略す
る。

【００３５】なお、薄い金テープ８１をＩＣ全面にはり
直す代わりに、基板の裏面が接地導体として作成された
他のＩＣを第２のポリイミド層８２に接着剤などで接着
してもよい。

【００３６】図９は本発明を高周波集積回路（ＩＣ）実
装基板に適用した実施例の上面図で、図１０は図９の一
点鎖線Ａ−Ａ´に沿う断面図である。実装基板９１の伝
送線路９２はポリイミドなどの樹脂層９３を用いて多層
化されており、最上層が接地導体９４となっている。Ｉ
Ｃ９５、９６は基板９１に図１０に示すように、バンプ
９７を介してフリップチップ実装されている。

【００３７】ＩＣ９５、９６間のインピーダンス整合を
取るための伝送線路９２上の接地導体９４には、インピ
ーダンス調整用の複数のスリット９８が形成されてい
る。これらのスリット９８はＩＣ９５、９６の特性のバ
ラツキにより、調整が必要とされる伝送路９２上の位置
に形成されている。このようにすることにより、複数個
のＩＣを基板上に実装し、構成したモジュール全体の調
整が可能となる。

【００３８】この実施例では、ＩＣの実装をフリップチ
ップ実装法によったが、ワイヤーボンディングにより基
板とＩＣを接続してもよいことはいうまでもない。ま
た、基板はセラミック基板、樹脂基板、Ｓｉウェハな
ど、どのような基板に対しても適用可能である。

【００３９】また、量産化に向けては、ウエハ面内の素
子の特性の分布が解析できたところで、ウエハの面内分
布に沿って、調整箇所を指定することにより、一度にウ
エハ全面の調整が可能となる。

【００４０】図１１は本発明を逆マイクロストリッブ線
路を用いた高周波フィルターに適用した実施形態を示す
上面図である。この高周波フィルターは互いに平行に離
間配置された３本の逆マイクロストリップ線路１４１、
１４２、１４３で構成されている。これらの線路のう
ち、隣接する線路１４１、１４２はそれぞれ線路幅が使
用波長λの１／４の長さの間で拡大された結合領域１４
４を備えている。また、線路１４２、１４３も同様な結
合領域１４５を備えている。この結合領域１４５長さは
前記使用波長λとはわずかに異なる波長λ´の１／４に
選定し、所定の帯域幅をもたせている。このようなスト
リップ線路フィルターにおいて、図示のように各逆マイ
クロストリップ線路の結合領域内の任意の位置の上方に
位置する接地導体層１４６に円形のインピーダンス調整
用スリット１４７を設けることにより、フィルターの性
能を調整することができる。

【００４１】以上説明した本発明の実施形態において
は、ＨＥＭＴを用いた高周波集積回路について述べてき
たが、本発明はこの他の素子、たとえば縦形構造のバイ
ポーラトランジスタ全般に応用可能である。またこれら
の素子や発光、受光素子をも組み込んだ集積回路に関し
ても利用できる。

【００４２】以上の説明においては、インピーダンス調
整用のスリットを、主として回路内のインピーダンスマ
ッチング用の伝送線路やスタブ上の接地導体に形成する
場合について説明したが、回路内の抵抗やキャパシタン
ス上の接地導体にも同様なスリットを形成し、このスリ
ットを介して抵抗を構成する金属層や、キャパシタンス
を構成する電極金属層をレーザー等により剥離すること
により、整合インピーダンスを変化させ、回路の特性の
調整を行うこともできる。

【００４３】

【発明の効果】以上説明したように、本発明の構造をと
ることにより、逆マイクロストリッブライン構造を有す
る高周波集積回路において、容易に回路の調整や検査が
出来るようになり、小型で高性能な高周波集積回路が得
られるようになる。

【図面の簡単な説明】

【図１】本発明の一実施形態である、逆マイクロストリ
ップラインを有する高周波集積回路の要部構造を示す断
面図である。

【図２】本発明をソース接地のＨＥＭＴ素子を用いた高
周波回路に適用した実施例を示すＩＣの断面図である。
同図（Ａ）は本発明による回路のインピーダンス調整前
の状態を示し、同図（Ｂ）は調整後の状態を示してい
る。

【図３】図２に示した本発明のＨＥＭＴを含むマイクロ
波高周波集積回路の製造プロセスを示すＩＣの断面図で
ある。

【図４】本発明をソース接地のＨＥＭＴを用いた低雑音
増幅器に適用した実施例の上面図を示す。

【図５】本発明の他の実施形態を示すＨＥＭＴを含むマ
イクロ波高周波集積回路の断面図である。

【図６】図４と同様に、本発明をソース接地のＨＥＭＴ
を用いた低雑音増幅器に適用した他の実施例の上面図を
示す。

【図７】図６の一点鎖線Ｌ１−Ｌ２に沿った断面図であ
る。

【図８】本発明のさらに他の実施形態を示すＨＥＭＴを
含むマイクロ波高周波集積回路の断面図である。

【図９】本発明を高周波集積回路（ＩＣ）実装基板に適
用した実施例を示す上面図である。

【図１０】図９の一点鎖線Ａ−Ａ´に沿う断面図であ
る。

【図１１】本発明を逆マイクロストリッブ線路を用いた
高周波フィルターに適用した実施形態を示す上面図であ
る。

【図１２】従来のマイクロストリップラインの構造を示
す断面図で、（Ａ）は逆マイクロストリップラインの構
造を、また、（Ｂ）は通常のマイクロストリップライン
の構造を示す図である。

【符号の説明】

１１半絶縁性基板１２伝送線路１３パッシベーション膜１４誘電体膜層１５接地導体層１６スリット１７金テープ２１ＨＥＭＴ素子２２コンタクト

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に設けられた伝送線路と、こ
の伝送線路上に、誘電体膜を介して前記絶縁基板表面を
覆うように形成された接地導体層と、この接地導体層の
前記伝送線路の上部に形成されたスリットと、このスリ
ット上に着脱自在に設けられた導電性蓋体とを備えたこ
とを特徴とする逆マイクロストリップライン構造を有す
る高周波集積回路。
【請求項２】半導体基板上に形成された伝送線路、ト
ランジスタ素子あるいは受動素子を含む集積回路と、集
積回路上に、誘電体膜を介して前記半導体基板表面を覆
うように形成された接地導体層と、この接地導体層の前
記集積回路を構成する素子に対応する位置に形成された
スリットと、このスリット上に着脱自在に設けられた導
電性蓋体とを備えたことを特徴とする逆マイクロストリ
ップライン構造を有する高周波集積回路。
【請求項３】半導体基板上に形成された伝送線路、ト
ランジスタ素子あるいは受動素子を含む集積回路と、集
積回路上に、誘電体膜を介して前記半導体基板表面を覆
うように形成された接地導体層と、この接地導体層の前
記集積回路を構成する素子に対応する位置に形成された
スリットと、このスリット上に着脱自在に設けられた導
電性蓋体とを備え、前記スリット上に設けられた導電性
蓋体を選択的に除去し、前記スリットを介して前記誘電
体膜の少なくも一部をエッチングにより除去することに
より、前記集積回路の電気的特性を調整することを特徴
とする高周波集積回路の製造方法。