JP5106241B2 - 高周波増幅回路 - Google Patents

高周波増幅回路 Download PDF

Info

Publication number
JP5106241B2
JP5106241B2 JP2008130942A JP2008130942A JP5106241B2 JP 5106241 B2 JP5106241 B2 JP 5106241B2 JP 2008130942 A JP2008130942 A JP 2008130942A JP 2008130942 A JP2008130942 A JP 2008130942A JP 5106241 B2 JP5106241 B2 JP 5106241B2
Authority
JP
Japan
Prior art keywords
impedance
line
impedance transformation
transformation line
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008130942A
Other languages
English (en)
Other versions
JP2009284005A (ja
Inventor
宏治 山中
英悟 桑田
浩志 大塚
晃 井上
和久 山内
剛 平岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008130942A priority Critical patent/JP5106241B2/ja
Publication of JP2009284005A publication Critical patent/JP2009284005A/ja
Application granted granted Critical
Publication of JP5106241B2 publication Critical patent/JP5106241B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Waveguides (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Description

この発明は、広帯域な特性を得るための高周波増幅回路のインピーダンス整合に関するものである。
周知のように、近年、無線機器の小型化に伴い、高周波回路もFETを用いたモノリシック集積化されている。このような状況下、設計現場における高周波増幅回路のインピーダンス整合は試行錯誤で成されてきた。一方、効率よく実現するための高周波増幅回路のインピーダンス整合方法もいろいろと提案されて来た。多く用いられている方法としては、多段インピーダンス変成によるチェビシェフ形の低域通過形フィルタ構成による方法がある(例えば非特許文献1参照)。また、トランジスタの寄生容量を考慮した整合回路の設計手法がある(例えば特許文献1参照)。
特許文献1における、高周波トランジスタの寄生容量を考慮したときのインピーダンス整合の様子を図13に示す。ここでは、トランジスタの寄生リアクタンスが容量性である場合、インダクタL1によりスミスチャートの上半分(誘導性領域)までインピーダンス変成し、その後は多段の低域通過形フィルタ構成を用いてインピーダンス変成を構成する手法が示されている。
特開平7−283618号公報 伊藤康之、外4名,「プリマッチング回路を用いた超広帯域モノリシック抵抗整合形高出力増幅器」,電子情報通信学会論文誌,1995年12月,C−1,Vol.J78−C−1,No.12,p.664−676
上記特許文献1に示された高周波トランジスタの寄生容量を考慮した整合回路によるインピーダンス変成手法では、動作帯域の中心周波数(以下、FCとする)付近におけるインピーダンスのみを考慮してインピーダンス変成回路を設計しているため、動作周波数帯域が広くなると、動作周波数帯域の下端周波数(以下、FLとする)や上端周波数(以下、FHとする)においてFCとはトランジスタのインピーダンスが異なる分、不整合を生じるという問題がある。この問題は、特に、トランジスタの出力整合回路において寄生容量が大きい場合に顕著となる。
この発明は、上記問題点を解決するためになされたもので、高周波トランジスタの寄生容量成分も含めたトランジスタの出力インピーダンスに対して広帯域にわたって良好なインピーダンス整合を可能にする高周波増幅回路を得ることを目的とする。
この発明に係る高周波増幅回路は、高周波トランジスタと、当該トランジスタの出力端子に対して設けられた、設計中心周波数にて前記トランジスタの寄生容量成分と並列共振する電気長のショートスタブと高周波短絡用キャパシタからなる直列回路と、終端負荷とのインピーダンス整合を行う少なくとも3段の直列接続されたインピーダンス変成線路とを備え、中間段のインピーダンス変成線路の特性インピーダンスが、前記トランジスタと接続するインピーダンス変成線路および前記終端負荷と接続するインピーダンス変成線路のいずれよりも高インピーダンスとなるように設定されており,かつこの中間段のインピーダンス変成線路により寄生リアクタンス成分の極性が反転するように中間段のインピーダンス変成線路の特性インピーダンスを選定したものである。
この発明によれば、設計中心周波数にてトランジスタの寄生容量成分と並列共振する電気長のショートスタブと、終端負荷とのインピーダンス整合を行う少なくとも3段の直列接続されたインピーダンス変成線路とを設け、中間段のインピーダンス変成線路の特性インピーダンスを、両端部のインピーダンス変成線路よりも高インピーダンスとなるように設定され、かつこの中間段のインピーダンス変成線路により寄生リアクタンス成分の極性が反転するように中間段のインピーダンス変成線路の特性インピーダンスを選定したので、寄生容量を持った高周波トランジスタの出力インピーダンスに対して、広帯域に良好なインピーダンス整合を実現する。その結果、広帯域に渡って利得、出力、効率特性に優れた高周波増幅回路を構成することが可能となる。
実施の形態1.
図1は、この発明の実施の形態1による高周波増幅回路の構成を示す回路図である。
図1において、高周波トランジスタ1はFETであり、その出力端子の直近には、高周波トランジスタ1の出力寄生容量と並列共振する電気長に設定されたショートスタブ2と、ショートスタブ2を高周波短絡するためのキャパシタ3からなる直列回路が設けられている。また、この直列回路と並列に、3段の伝送線路(インピーダンス変成線路)4,5,6と終端負荷抵抗7の直列回路が設けられている。伝送線路4,5,6の特性インピーダンスZ4、Z5、Z6の間にはZ4<Z5>Z6の関係を持たせるものとする。なお、図1において入力整合回路は省略している。
次に、動作について説明する。
図2は、トランジスタ1の出力インピーダンスをRout//Cout=20Ω//1pFとしたときのトランジスタ1の入力インピーダンス(Zout)、ショートスタブ2によりFCにて並列共振を形成したあとのインピーダンス(Zout2)、伝送線路4によりインピーダンス変成されたあとのインピーダンス(Zout4)、伝送線路5によりインピーダンス変成されたあとのインピーダンス(Zout5)、伝送線路6によりインピーダンス変成されたあとのインピーダンス(Zout6)を8〜12GHzの範囲で示したものである。
図2において、中心周波数FCは10GHzである。矢印先端位置が12GHzでのインピーダンスを示す。伝送線路4,5,6の特性インピーダンスはそれぞれZc4=40Ω、Zc5=80Ω、Zc6=63.25Ωとし、電気長はすべてFCにてλ/4に選んだ。ショートスタブ2によりFCにて並列共振を形成すると、FCでのインピーダンスについて実軸に持ってくることができるが、トランジスタの寄生容量のためにFLおよびFHでは大きな寄生リアクタンスを有しており、FLでは誘導性領域、FHでは容量性領域に存在する。このため、従来の整合回路構成では終端負荷に対して広帯域にインピーダンス整合をとることができない。そこでFCでλ/4の電気長を有する伝送線路を用いて一旦、Zout4にインピーダンス変成を行う。このときFHに対する電気長はFC、FLに対する電気長よりも長いので、反射位相がFL、FHよりも大きく回転する。その結果として、Zout4はFLでは誘導性領域、FHでは容量性領域に存在することとなる。
ここで、伝送線路5によりFCでのインピーダンスを変化させることなくFCでλ/4のインピーダンス変成を行うと、Zout5は、FLでは容量性領域、FHでは誘導性領域と、Zout4とは逆の関係を作ることができる。最後に伝送線路6により終端負荷に対してインピーダンス整合をとると、FLでは反射位相の回転量が小さく、FHでは反射位相の回転量が大きいのでZout6のように変成される。結果として、広帯域に渡って良好なインピーダンス整合を得ることができる。
図3に、終端負荷7に対するVSWR(Voltage Standing Wave Ratio)を、伝送線路4,5,6の特性インピーダンスをZ4<Z5<Z6となるように構成した従来の場合と比較して示す。従来の場合は8GHz〜12GHzの比帯域40%で最大VSWRが1.6と大きな不整合を生じているのに対して、上記の諸元により構成した整合回路では最大VSWRが1.2と広帯域に渡って良好なインピーダンス整合を実現している。
図3から明らかなように、図1の回路構成方法は、従来の回路構成方法に比べて広帯域にわたって良好な出力インピーダンス整合を達成することができる。
以上のように、この実施の形態1によれば、高周波トランジスタの出力端子に対して、設計中心周波数にてトランジスタの寄生容量成分と並列共振する電気長のショートスタブと高周波短絡用キャパシタからなる直列回路と、終端負荷とのインピーダンス整合を行う少なくとも3段の直列接続された伝送線路(インピーダンス変成線路)とを設け、中間段のインピーダンス変成線路の特性インピーダンスを、トランジスタと接続する伝送線路(インピーダンス変成線路)および終端負荷と接続する伝送線路(インピーダンス変成線路)のいずれよりも高インピーダンスとなるように設定している。したがって、寄生容量を持った高周波トランジスタの出力インピーダンスに対して、広帯域に良好なインピーダンス整合を実現する。その結果、広帯域に渡って利得、出力、効率特性に優れた高周波増幅回路を構成することが可能となる。上記伝送線路(インピーダンス変成線路)5の特性インピーダンスを高インピーダンスに設定する具体例については実施の形態2以降で述べる。
なお、実施の形態1では伝送線路を3段で構成したが、インピーダンス変成比が大きい場合は、4段以上の伝送線路で構成した方がより広帯域に良好なインピーダンス整合を実現できることがある。
実施の形態2.
図4は、この発明の実施の形態2による高周波増幅回路の構成を示す回路図である。図において、図1に相当する部分には同一符号を付して示し、この実施の形態2の特徴部分について主に説明する。
ショートスタブ2および伝送線路4,5,6は、線路基板8上に形成された帯状のパターンからなり、出力整合回路を構成している。ここでは、伝送線路5の線路幅を4,6の線路幅より狭く設定することにより、伝送線路の特性インピーダンスの関係をZ4<Z5>Z6となるようにしている。
実施の形態3.
図5は、この発明の実施の形態3による高周波増幅回路の構成を示す回路図である。図において、図1および図4に相当する部分には同一符号を付して示し、この実施の形態3の特徴部分について主に説明する。
図5において、破線で示した領域9は、伝送線路5の基板下側において、図6に示すように裏面にグランドパターンを設けず、シャーシをくり貫いて空洞91を設けたシャーシ空洞領域を表している。この伝送線路5に対するグランド面は基板裏面ではなく空洞91を隔てたシャーシ内面となる。そのため実効誘電率を他の伝送線路4,6よりも低くできるので、同じ線路幅でも伝送線路の特性インピーダンスの関係はZ4<Z5>Z6となる。この場合、上記実施の形態2に比べて伝送線路5の線路幅を広くすることができ、伝送線路損失を低減することができる。
実施の形態4.
図7は、この発明の実施の形態4による高周波増幅回路の構成を示す回路図である。図において、図1および図4に相当する部分には同一符号を付して示し、この実施の形態4の特徴部分について主に説明する。
図7において、破線で示した領域10は、伝送線路5を、図8に示すように線路パターンの下部の線路基板8上にポリイミドなどの低誘電率の誘電体101の層を設けた誘電体介在領域を表している。このような構造とすることにより、伝送線路5に対する実効誘電率を伝送線路4,6よりも低くすることができるので、同じ線路幅でも伝送線路の特性インピーダンスの関係はZ4<Z5>Z6となる。この場合、上記実施の形態2に比べて伝送線路5の線路幅を広くすることができるので伝送線路損失を低減することができる。また、線路基板8やシャーシを加工する必要がないため低価格で実現できる利点がある。
実施の形態5.
図9は、この発明の実施の形態5による高周波増幅回路の構成を示す回路図である。図において、図1および図4に相当する部分には同一符号を付して示し、この実施の形態5の特徴部分について主に説明する。
図9において、破線で示した領域11は、伝送線路5を、伝送線路4,6間に設けたボンディングパッド111,112と、これらの伝送線路、ボンディングパッド間を接続するワイヤ113,114,115で構成したワイヤボンディング領域を表す。このような構造にすることにより、ワイヤ113,114,115のインダクタンスとボンディングパッド111,112の寄生容量で等価的に高インピーダンスの線路を形成している。これにより、伝送線路の特性インピーダンスの関係はZ4<Z5>Z6となる。また、線路基板8やシャーシに加工の必要がなく、低誘電体材料の塗布も必要ないので、低価格で実現できる利点がある。
実施の形態6.
図10は、この発明の実施の形態6による高周波増幅回路の構成を示す回路図である。図において、図1および図4に相当する部分には同一符号を付して示し、この実施の形態6の特徴部分について主に説明する。
図10において、破線で示した領域12は、帯状の伝送線路5の下部に空気層121を設けたエアブリッジ領域を表す。このようにエアブリッジ構造にしたことにより等価的に高インピーダンスの線路を形成している。これにより、伝送線路の特性インピーダンスの関係はZ4<Z5>Z6となる。また、実施の形態5に比べて製造再現性に優れるという利点がある。
実施の形態7.
図11は、この発明の実施の形態7による高周波増幅回路の構成を示す回路図である。図において、図1および図4に相当する部分には同一符号を付して示し、この実施の形態6の特徴部分について主に説明する。
図11において、破線で示した領域13は、伝送線路5に相当する部分で、上記実施の形態3の場合と同様に線路基板8の裏面にグランドパターンは設けず、シャーシをくり貫く構造とし、さらに、図12に示すように線路基板8の表裏両面に互いが対向するように形成したスパイラルインダクタ領域を表す。スパイラルインダクタ131,132は、線路基板8の表面と裏面で同一の向きに設定され、両者は中央の端部でスルーホール133により接続されている。また、裏面側にあるスパイラルインダクタ132の他端はスルーホール134で隣の伝送線路6に接続されている。そのため、伝送線路5は相互インダクタンスの作用により、単一のスパイラルインダクタのときよりも大きなインダクタンスを得ることができる。これにより、伝送線路の特性インピーダンスの関係はZ4<Z5>Z6となる。
上記実施の形態1乃至6の伝送線路の場合は、容量性を小さくすることで高インピーダンス線路を形成しているので、波長短縮率が小さくなり回路サイズが大きくなるのに対して、この実施の形態7の伝送線路の場合は、誘導性を大きくすることで高インピーダンス線路を形成するようにしたので、波長短縮率が大きくなり回路サイズが小さくなるという利点がある。
この発明の実施の形態1による高周波増幅回路の構成を示す回路図である。 同実施の形態1に係る接続構成によって生じるインピーダンス効果を表すスミスチャートである。 同実施の形態1に係る終端負荷に対するVSWRの計算結果を示す説明図である。 この発明の実施の形態2による高周波増幅回路の構成を示す回路図である。 この発明の実施の形態3による高周波増幅回路の構成を示す回路図である。 同実施の形態3に係る伝送線路の裏面の空洞構造を示す断面斜視図である。 この発明の実施の形態4による高周波増幅回路の構成を示す回路図である。 同実施の形態4に係る伝送線路裏面の誘電体介在構造を示す断面図である。 この発明の実施の形態5による高周波増幅回路の構成を示す回路図である。 この発明の実施の形態6による高周波増幅回路の構成を示す回路図である。 この発明の実施の形態7による高周波増幅回路の構成を示す回路図である。 同実施の形態7に係る伝送線路のスパイラルインダクタ構造を示す透視斜視図である。 従来のトランジスタの寄生容量を考慮したインピーダンス整合の様子を示すスミスチャートである。
符号の説明
1 高周波トランジスタ、2 ショートスタブ、3 高周波短絡用キャパシタ、4,5,6 伝送線路(インピーダンス変成線路)、7 終端負荷抵抗、8 線路基板、9 シャーシ空洞領域、91 空洞、10 誘電体介在領域、11 ワイヤボンディング領域、12 エアブリッジ領域、13 スパイラルインダクタ領域、101 低誘電率誘電体、111,112 ボンディングパッド、113,114,115 ワイヤ、121 空気層、131,132 スパイラルインダクタ、133,134 スルーホール。

Claims (7)

  1. 高周波トランジスタと、当該トランジスタの出力端子に対して設けられた、設計中心周波数にて前記トランジスタの寄生容量成分と並列共振する電気長のショートスタブと高周波短絡用キャパシタからなる直列回路と、終端負荷とのインピーダンス整合を行う少なくとも3段の直列接続されたインピーダンス変成線路とを備え、中間段のインピーダンス変成線路の特性インピーダンスが、前記トランジスタと接続するインピーダンス変成線路および前記終端負荷と接続するインピーダンス変成線路のいずれよりも高インピーダンスとなるように設定されており,かつこの中間段のインピーダンス変成線路により寄生リアクタンス成分の極性が反転するように中間段のインピーダンス変成線路の特性インピーダンスを選定したことを特徴とする高周波増幅回路。
  2. 中間段のインピーダンス変成線路の特性インピーダンスは、前記インピーダンス変成線路の幅が他のインピーダンス変成線路より狭くしたことにより高インピーダンスに設定されることを特徴とする請求項1の高周波増幅回路。
  3. 中間段のインピーダンス変成線路の特性インピーダンスは、線路基板の下側のシャーシの一部をくり抜いて、基板裏面のグランドパターンを除去した上に前記インピーダンス変成線路を形成したことにより高インピーダンスに設定されることを特徴とする請求項1の高周波増幅回路。
  4. 中間段のインピーダンス変成線路の特性インピーダンスは、前記インピーダンス変成線路と線路基板の間に低誘電率の誘電体層を介在させたことにより高インピーダンスに設定されることを特徴とする請求項1の高周波増幅回路。
  5. 中間段のインピーダンス変成線路の特性インピーダンスは、線路基板上に設けたボンディングパッドをワイヤ接続して前記インピーダンス変成線路を形成したことにより高インピーダンスに設定されることを特徴とする請求項1の高周波増幅回路。
  6. 中間段のインピーダンス変成線路の特性インピーダンスは、前記インピーダンス変成線路を線路基板に対してエアブリッジ構造で形成したことにより高インピーダンスに設定されることを特徴とする請求項1の高周波増幅回路。
  7. 中間段のインピーダンス変成線路の特性インピーダンスは、線路基板の表裏両面に互いが同一の向きで対向するようにスパイラルインダクタを設け、両スパイラルインダクタをスルーホール接続して前記インピーダンス変成線路を形成することにより高インピーダンスに設定されることを特徴とする請求項1の高周波増幅回路。
JP2008130942A 2008-05-19 2008-05-19 高周波増幅回路 Active JP5106241B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008130942A JP5106241B2 (ja) 2008-05-19 2008-05-19 高周波増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008130942A JP5106241B2 (ja) 2008-05-19 2008-05-19 高周波増幅回路

Publications (2)

Publication Number Publication Date
JP2009284005A JP2009284005A (ja) 2009-12-03
JP5106241B2 true JP5106241B2 (ja) 2012-12-26

Family

ID=41454041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008130942A Active JP5106241B2 (ja) 2008-05-19 2008-05-19 高周波増幅回路

Country Status (1)

Country Link
JP (1) JP5106241B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014017711A (ja) * 2012-07-10 2014-01-30 Japan Radio Co Ltd 電子装置の寄生容量低減回路
JP6460941B2 (ja) * 2015-08-19 2019-01-30 三菱電機株式会社 伝送線路変換器
WO2017033334A1 (ja) * 2015-08-27 2017-03-02 三菱電機株式会社 整合回路及び高周波増幅器
US10608594B2 (en) 2016-05-18 2020-03-31 Mitsubishi Electric Corporation Doherty amplifier

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2724253B2 (ja) * 1991-04-16 1998-03-09 三菱電機株式会社 増幅器
JP3175876B2 (ja) * 1993-07-28 2001-06-11 日本電信電話株式会社 インピーダンス変成器
JPH08293746A (ja) * 1995-04-20 1996-11-05 Hitachi Ltd 高周波電力増幅器
JP2004253947A (ja) * 2003-02-19 2004-09-09 Nippon Telegr & Teleph Corp <Ntt> インピーダンス変換回路

Also Published As

Publication number Publication date
JP2009284005A (ja) 2009-12-03

Similar Documents

Publication Publication Date Title
JP6528845B2 (ja) アンテナ整合回路、アンテナ回路、フロントエンド回路および通信装置
JP5253321B2 (ja) 広帯域増幅器
CN104518266A (zh) 一种可重构双频段带通滤波器
JP6760668B2 (ja) 組み合わせローパス・ハイパス段間回路を備えたハイブリッド電力増幅器回路またはシステムおよびその動作方法
JP5106241B2 (ja) 高周波増幅回路
JP2006191355A (ja) イコライザ
JP5424790B2 (ja) 高出力増幅器
CN105140613B (zh) 一种单频段电调滤波型功分器
JP2001326537A (ja) 高効率増幅器、当該高効率増幅器を備える無線送信装置および当該高効率増幅器を評価するための測定装置
JP2000312122A (ja) 高周波入力整合回路装置及び高周波出力整合回路装置及び、半導体集積回路
JP7024838B2 (ja) ドハティ増幅器
JP6773256B1 (ja) ドハティ増幅器
JP4643666B2 (ja) 2次高調波抑圧フィルタ
JP6729989B2 (ja) 増幅器
JP3071701B2 (ja) 周波数特性補正回路
JP5241599B2 (ja) 高調波終端回路
CN105140612B (zh) 一种双频段电调滤波型功分器
JP7251660B2 (ja) 高周波増幅器
JP6135316B2 (ja) 高調波抑圧回路
JP3420433B2 (ja) 広帯域増幅器
JP6452315B2 (ja) 増幅器
JP7418662B2 (ja) ドハティ増幅器
JP5788784B2 (ja) 差動回路
JP2010199874A (ja) 高周波増幅器
JP6678827B2 (ja) 高周波増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121002

R150 Certificate of patent or registration of utility model

Ref document number: 5106241

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250