WO2017033334A1

WO2017033334A1 - 整合回路及び高周波増幅器

Info

Publication number: WO2017033334A1
Application number: PCT/JP2015/074248
Authority: WO
Inventors: 純神岡; 山中　宏治; 政毅半谷
Original assignee: 三菱電機株式会社
Priority date: 2015-08-27
Filing date: 2015-08-27
Publication date: 2017-03-02

Abstract

ボンディングワイヤ（１９）が、誘電体基板（１１）に形成されている主線路（１３）の一端と誘電体基板（１２）に形成されている主線路（１６）の一端とを接続し、ボンディングワイヤ（２７）が、誘電体基板（１２）に形成されている分岐線路（２１）の他端と誘電体基板（１１）に形成されている分岐線路（２３）の他端とを接続するように構成する。これにより、製造時の組み立てばらつきによる誘電体基板（１１）と誘電体基板（１２）の間の距離のばらつきに起因するインピーダンス不整合を抑制することができる。

Description

整合回路及び高周波増幅器

　この発明は、例えば、無線通信装置やレーダ装置等により送受信される高周波信号を増幅する高周波増幅器と、その高周波増幅器に実装される整合回路とに関するものである。

　例えば、無線通信装置やレーダ装置などには、高周波信号を増幅する高周波増幅器が実装される。
　高周波増幅器として、例えば、ソース接地のトランジスタが用いられるものがあり、一般的には、信号源が接続されている入力端子とトランジスタのゲート端子との間に入力整合回路が接続され、トランジスタのドレイン端子と負荷が接続されている出力端子との間に出力整合回路が接続される。

　以下の特許文献１には、トランジスタの入力整合回路や出力整合回路として用いられる整合回路が開示されている。
　この整合回路は、マイクロストリップ線路が形成されている第１の誘電体基板と、マイクロストリップ線路が形成されている第２の誘電体基板とを備え、ボンディングワイヤが、第１の誘電体基板に形成されているマイクロストリップ線路と、第２の誘電体基板に形成されているマイクロストリップ線路とを接続している。

特開平４－４８７５６号公報

　従来の整合回路は以上のように構成されているので、マイクロストリップ線路のパターン寸法、複数の誘電体基板の間の距離や、ボンディングワイヤの長さを設計時に定めても、製造時の組み立てばらつきによって複数の誘電体基板の間の距離にばらつきが生じ、その結果、ボンディングワイヤの長さがばらついてしまうことがある。ボンディングワイヤの長さにばらつきが生じると、ボンディングワイヤのインダクタンス成分が設計値からずれてしまうため、インピーダンス不整合が生じ、高周波増幅器の特性が劣化してしまうという課題があった。

　この発明は上記のような課題を解決するためになされたもので、製造時の組み立てばらつきによる複数の基板間の距離のばらつきに起因するインピーダンス不整合を抑制することができる整合回路及び高周波増幅器を得ることを目的とする。

　この発明に係る整合回路は、信号を伝搬する第１の主線路が形成されている第１の基板と、信号を伝搬する第２の主線路が形成されている第２の基板と、第１の基板に形成されている第１の主線路の一端と第２の基板に形成されている第２の主線路の一端とを接続する第１のボンディングワイヤと、第２の基板に形成され、一端が第２の主線路に接続されている第１の分岐線路と、第１の基板に形成され、接地されているキャパシタ又は信号における基本波の波長の４分の１の長さを有するオープンスタブが一端に接続されている第２の分岐線路と、第２の基板に形成されている第１の分岐線路の他端と第１の基板に形成されている第２の分岐線路の他端とを接続する第２のボンディングワイヤとを備えるようにしたものである。

　この発明によれば、第１のボンディングワイヤが、第１の基板に形成されている第１の主線路の一端と第２の基板に形成されている第２の主線路の一端とを接続し、第２のボンディングワイヤが、第２の基板に形成されている第１の分岐線路の他端と第１の基板に形成されている第２の分岐線路の他端とを接続するように構成したので、製造時の組み立てばらつきによる複数の基板間の距離のばらつきに起因するインピーダンス不整合を抑制することができる効果がある。

この発明の実施の形態１による整合回路を実装している高周波増幅器を示す構成図である。出力整合回路４によるインピーダンス変成の軌跡を示すスミスチャートである。出力整合回路４の集中定数等価回路である。出力整合回路４を構成している誘電体基板１１と誘電体基板１２の間の距離が長くなっている状態を示す説明図である。誘電体基板１１と誘電体基板１２の間の距離が長くなっている場合のインピーダンス変成の軌跡を示すスミスチャートである。出力整合回路４を構成している誘電体基板１１と誘電体基板１２の間の距離が短くなっている状態を示す説明図である。誘電体基板１１と誘電体基板１２の間の距離が短くなっている場合のインピーダンス変成の軌跡を示すスミスチャートである。スミスチャートの実軸上で等レジスタンス円と等コンダクタンス円が接することを示す説明図である。ボンディングワイヤの長さの変化によるインピーダンスＺ_ｏｕｔの変化を示す説明図である。ボンディングワイヤのインダクタンス値Ｌと不整合量Γ_ｍｉｓｓとの関係を示す説明図である。この発明の実施の形態２による出力整合回路４を示す構成図である。この発明の実施の形態３による出力整合回路４を示す構成図である。この発明の実施の形態３による出力整合回路４を示す構成図である。この発明の実施の形態４による出力整合回路４を示す構成図である。この発明の実施の形態４による出力整合回路４を示す構成図である。この発明の実施の形態５による整合回路を実装している高周波増幅器を示す構成図である。

　以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面にしたがって説明する。

実施の形態１．
　図１はこの発明の実施の形態１による整合回路を実装している高周波増幅器を示す構成図である。
　図１の高周波増幅器では、トランジスタ３の出力整合回路４が、本実施の形態の整合回路である例を示しているが、トランジスタ３の入力整合回路２が、本実施の形態の整合回路であってもよい。

　図１において、入力端子１は増幅対象の高周波信号を出力する信号源が接続されている端子である。
　入力整合回路２は入力端子１とトランジスタ３のゲート端子３ａとの間に接続され、入力端子１に接続されている信号源のインピーダンスと、トランジスタ３の入力インピーダンスとの整合を図る回路である。
　入力整合回路２として、例えば、マイクロストリップ線路が形成されている複数の誘電体基板から構成され、複数の誘電体基板の間がボンディングワイヤで接続されているものを用いることができる。また、後述する出力整合回路４と同様の構成の整合回路を用いることができる。

　トランジスタ３はソース接地のトランジスタであり、入力整合回路２を通過してきた高周波信号がゲート端子３ａに与えられると、その高周波信号を増幅して、ドレイン端子３ｂから増幅後の高周波信号を出力する増幅器である。
　トランジスタ３として、例えば、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）やバイポーラトランジスタを用いることができる。
　この実施の形態１では、出力整合回路４から見て、トランジスタ３は第１の外部回路である。

　出力整合回路４はトランジスタ３のドレイン端子３ｂと出力端子５との間に接続され、トランジスタ３の出力インピーダンスと、出力端子５に接続されている負荷のインピーダンスとの整合を図る回路である。
　この実施の形態１では、出力整合回路４から見て、出力端子５に接続されている負荷は第２の外部回路である。
　ボンディングワイヤ６はトランジスタ３のドレイン端子３ｂと出力整合回路４を電気的に接続している。
　ボンディングワイヤ７は出力整合回路４と出力端子５を電気的に接続している。

　誘電体基板１１は出力整合回路４を構成している第１の基板である。
　誘電体基板１２は出力整合回路４を構成している第２の基板である。
　主線路１３は例えばマイクロストリップ線路で構成され、トランジスタ３により増幅された高周波信号を伝搬する第１の主線路であり、誘電体基板１１に形成されている。
　主線路１３の両端にはボンディングパッド１４，１５が形成されており、このボンディングパッド１４にボンディングワイヤ６が接続されている。

　主線路１６はトランジスタ３により増幅された高周波信号を伝搬する第２の主線路であり、誘電体基板１２に形成されている。主線路１６は、例えば、高周波信号の基本波の波長λに対して、λ／４以下の長さのマイクロストリップ線路、シリーズインダクタとシャントキャパシタによる低域通過フィルタ型変成器、あるいは、シリーズキャパシタとシャントインダクタによる高域通過フィルタ型変成器で構成される。
　主線路１６の両端にはボンディングパッド１７，１８が形成されており、このボンディングパッド１８にボンディングワイヤ７が接続されている。
　ボンディングワイヤ１９はボンディングパッド１５とボンディングパッド１７を接続することで、主線路１３と主線路１６を電気的に接続している第１のボンディングワイヤである。
　以下、ボンディングパッド１４、主線路１３、ボンディングパッド１５、ボンディングワイヤ１９及びボンディングパッド１７からなる部分をシリーズインダクタンス部２０と称する。

　分岐線路２１は例えばマイクロストリップ線路で構成され、一端が主線路１６に接続されている第１の分岐線路であり、誘電体基板１２に形成されている。
　分岐線路２１の他端にはボンディングパッド２２が形成されている。
　この実施の形態１では、ボンディングパッド１７と極めて近い部分で、分岐線路２１が主線路１６と接続されているものを想定しているが、これに限るものではなく、例えば、主線路１６の中間部分や、ボンディングパッド１８と近い部分で接続されているものであってもよい。

　分岐線路２３は例えばマイクロストリップ線路で構成され、一端がＤＣカット用ＭＩＭ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｍｅｔａｌ）キャパシタ２４（キャパシタ）を介して接地されている第２の分岐線路であり、誘電体基板１１に形成されている。
　分岐線路２３の他端にはボンディングパッド２６が形成されている。
　ＤＣカット用ＭＩＭキャパシタ２４は一端が分岐線路２３の一端と接続され、他端がバイアホール２５を介して接地されている。
　ボンディングワイヤ２７はボンディングパッド２２とボンディングパッド２６を接続することで、分岐線路２１と分岐線路２３を電気的に接続している第２のボンディングワイヤである。
　以下、分岐線路２１、ボンディングパッド２２、ボンディングワイヤ２７、ボンディングパッド２６、分岐線路２３、ＤＣカット用ＭＩＭキャパシタ２４及びバイアホール２５からなる部分をシャントインダクタンス部２８と称する。

　図１の例では、ボンディングワイヤ１９とボンディングワイヤ２７は、誘電体基板１１と誘電体基板１２の間の距離が変化しても、同様に長さが変わるよう平行に配置されている。
　なお、誘電体基板１１と誘電体基板１２の間の距離が変化しても、同様に長さが変わるのであれば、ボンディングワイヤ１９とボンディングワイヤ２７が角度を持っていてもよい。例えば、ボンディングワイヤ１９が３０度傾いている場合、ボンディングワイヤ２７も、ボンディングワイヤ１９と同じ方向に３０度傾いていれば、誘電体基板１１と誘電体基板１２の間の距離が変化しても、同様に長さが変わる。

　Ｚ_０は負荷インピーダンスである。
　Ｚ_１は主線路１６と分岐線路２１の接続箇所から、負荷側を見たインピーダンスである。主線路１６と分岐線路２１の接続箇所は所定の大きさがあるので、厳密には、その接続箇所における負荷側の端部から、負荷側を見たインピーダンスである。
　Ｚ_２は主線路１６と分岐線路２１の接続箇所のトランジスタ３側の点であるシリーズインダクタンス部２０から負荷側を見たインピーダンス、即ち、ボンディングワイヤ１９が接続されているボンディングパッド１７から負荷側を見たインピーダンスである。
　Ｚ_ｏｕｔはボンディングワイヤ６が接続されているボンディングパッド１４から負荷側を見たインピーダンスである。

　次に動作について説明する。
　信号源から出力された高周波信号が入力端子１より入力されると、その高周波信号は、入力整合回路２を介して、トランジスタ３のゲート端子３ａに到達する。
　トランジスタ３は、入力整合回路２を通過してきた高周波信号がゲート端子３ａに与えられると、その高周波信号を増幅して、ドレイン端子３ｂから増幅後の高周波信号を出力する。
　トランジスタ３のドレイン端子３ｂから出力された増幅後の高周波信号は、ボンディングワイヤ６を介して、出力整合回路４に入力される。
　出力整合回路４において、トランジスタ３の出力インピーダンスと、出力端子５に接続されている負荷のインピーダンスとの整合が図られ、出力端子５から出力整合回路４を通過した高周波信号が負荷に出力される。

　ここで、出力整合回路４によるインピーダンス変成について説明する。
　図２は出力整合回路４によるインピーダンス変成の軌跡を示すスミスチャートである。
　図２のＺ_ｏｕｔは、ボンディングワイヤ６が接続されているボンディングパッド１４から負荷側を見たインピーダンスであるが、このインピーダンスは、通常、高周波増幅器の効率が最大になるような最適負荷インピーダンスに設定される。
　出力整合回路４の主線路１６は、インピーダンスを負荷インピーダンスＺ_０からインピーダンスＺ_１に変成するように作用する。
　シャントインダクタンス部２８は、インピーダンスをインピーダンスＺ_１からインピーダンスＺ_２に変成するように作用する。
　シリーズインダクタンス部２０は、インピーダンスをインピーダンスＺ_２からインピーダンスＺ_ｏｕｔに変成するように作用する。
　これにより、出力整合回路４によって、インピーダンスが最適負荷インピーダンスであるＺ_ｏｕｔに整合される。

　次に、ボンディングワイヤ１９，２７の長さの変化に伴うインピーダンスの変化について説明する。
　図３は出力整合回路４の集中定数等価回路である。
　図３では、ボンディングワイヤ１９，２７のインダクタンス値をＬ、分岐線路２１のインダクタンス値をＬ_１、主線路１３のインダクタンス値をＬ_２としている。また、インピーダンスＺ_１の実部をＲ_１、虚部をＸ_１としている。
　図３では、ボンディングパッド１４，１５，１７，１８，２２，２６及びＤＣカット用ＭＩＭキャパシタ２４は、影響が小さいため無視している。

　この場合、シャントインダクタンス部２８のサセプタンスの絶対値は１／ω（Ｌ＋Ｌ_１）で表される。ωは高周波信号の角周波数である。
　そのため、シャントインダクタンス部２８によるインピーダンスＺ_１からインピーダンスＺ_２へのインピーダンス変成の軌跡は、ボンディングワイヤ２７のインダクタンス値Ｌが大きいほど短くなる。
　また、シリーズインダクタンス部２０のリアクタンスはω（Ｌ＋Ｌ_２）で表される。
　そのため、シリーズインダクタンス部２０によるインピーダンスＺ_２からインピーダンスＺ_ｏｕｔへのインピーダンス変成の軌跡は、ボンディングワイヤ１９のインダクタンス値Ｌが大きいほど長くなる。

　したがって、ボンディングワイヤ１９，２７の長さが同様に長くなって、ボンディングワイヤ１９，２７のインダクタンス値Ｌが大きくなると、シャントインダクタンス部２８によるインピーダンスＺ_１からインピーダンスＺ_２へのインピーダンス変成の軌跡が短くなる一方、シリーズインダクタンス部２０によるインピーダンスＺ_２からインピーダンスＺ_ｏｕｔへのインピーダンス変成の軌跡が長くなる。
　逆に、ボンディングワイヤ１９，２７の長さが同様に短くなって、ボンディングワイヤ１９，２７のインダクタンス値Ｌが小さくなると、シャントインダクタンス部２８によるインピーダンスＺ_１からインピーダンスＺ_２へのインピーダンス変成の軌跡が長くなる一方、シリーズインダクタンス部２０によるインピーダンスＺ_２からインピーダンスＺ_ｏｕｔへのインピーダンス変成の軌跡が短くなる。
　つまり、ボンディングワイヤ１９，２７のインダクタンス値Ｌの変化によるインピーダンス変成の軌跡の長さが、シャントインダクタンス部２８とシリーズインダクタンス部２０で逆の関係にある。

　図４は出力整合回路４を構成している誘電体基板１１と誘電体基板１２の間の距離が長くなっている状態を示す説明図である。
　誘電体基板１１と誘電体基板１２の間の距離が長くなることで、ボンディングワイヤ１９，２７の長さが同様に長くなっている。
　図５は誘電体基板１１と誘電体基板１２の間の距離が長くなっている場合のインピーダンス変成の軌跡を示すスミスチャートである。
　この場合、ボンディングワイヤ１９，２７のインダクタンス値Ｌが大きくなり、シリーズインダクタンス部２０のリアクタンスが大きくなるので、図２と比較して、シリーズインダクタンス部２０によるインピーダンスＺ_２からインピーダンスＺ_ｏｕｔへのインピーダンス変成の軌跡が長くなっている。
　しかし、シャントインダクタンス部２８のサセプタンスの絶対値が小さくなるので、シャントインダクタンス部２８によるインピーダンスＺ_１からインピーダンスＺ_２へのインピーダンス変成の軌跡が短くなっている。
　このように、一方のインピーダンス変成の軌跡が長くなって、他方のインピーダンス変成の軌跡が短くなることで、インピーダンスの変化が補償され、ボンディングワイヤ１９，２７の長さが長くなっても、インピーダンスＺ_ｏｕｔが概ね最適負荷インピーダンスに変成される。

　図６は出力整合回路４を構成している誘電体基板１１と誘電体基板１２の間の距離が短くなっている状態を示す説明図である。
　誘電体基板１１と誘電体基板１２の間の距離が短くなることで、ボンディングワイヤ１９，２７の長さが同様に短くなっている。
　図７は誘電体基板１１と誘電体基板１２の間の距離が短くなっている場合のインピーダンス変成の軌跡を示すスミスチャートである。
　この場合、ボンディングワイヤ１９，２７のインダクタンス値Ｌが小さくなり、シリーズインダクタンス部２０のリアクタンスが小さくなるので、図２と比較して、シリーズインダクタンス部２０によるインピーダンスＺ_２からインピーダンスＺ_ｏｕｔへのインピーダンス変成の軌跡が短くなっている。
　しかし、シャントインダクタンス部２８のサセプタンスの絶対値が大きくなるので、シャントインダクタンス部２８によるインピーダンスＺ_１からインピーダンスＺ_２へのインピーダンス変成の軌跡が長くなっている。
　このように、一方のインピーダンス変成の軌跡が短くなって、他方のインピーダンス変成の軌跡が長くなることで、インピーダンスの変化が補償され、ボンディングワイヤ１９，２７の長さが短くなっても、インピーダンスＺ_ｏｕｔが概ね最適負荷インピーダンスに変成される。

　次にボンディングワイヤ１９，２７の長さの変化に対してインピーダンスＺ_ｏｕｔの変化を小さくするために、出力整合回路４の最適な回路定数の選定方法について説明する。
　ここでは、インピーダンスＺ_ｏｕｔの虚部が正である場合において、ボンディングワイヤ１９，２７のインダクタンス値Ｌが変化しても、インピーダンスＺ_ｏｕｔの変化が最も小さくなる回路定数の計算について説明する。
　まず、インピーダンスＺ_ｏｕｔは、下記の式（１）のように表される。

　したがって、インピーダンスＺ_ｏｕｔの実部Ｒｅ［Ｚ_ｏｕｔ］と虚部Ｉｍ［Ｚ_ｏｕｔ］は、下記の式（２）（３）のようになる。

　ここで、ボンディングワイヤ１９，２７のインダクタンス値Ｌの設計値をＬ_ｃとすると、その設計値Ｌ_ｃからのＬの微小変化量に対して、インピーダンスＺ_ｏｕｔの変化が最も小さくなる条件は、下記の式（４）で表される。

　式（４）を実部と虚部に分けると、下記の式（５）（６）のようになる。

　したがって、ボンディングワイヤ１９，２７の長さの変化によるインピーダンス不整合を最小にするには、式（５）と式（６）を同時に満たすような解を求めればよい。
　最初に、インピーダンスＺ_ｏｕｔの実部に関する条件である式（５）を満たす解について説明する。
　式（５）は、下記の式（７）のように表される。

　式（７）において、Ｌ_ｃ＋Ｌ_１は、インピーダンスＺ_１の実部Ｒ_１と虚部Ｘ_１を用いると、下記の式（８）のように表される。

　式（８）において、Ｌ_ｃ＋Ｌ_１＞０、Ｒ_１ ^２＋Ｘ_１ ^２＞０であるため、Ｘ_１＜０であることが分かる。つまり、インピーダンスＺ_１の虚部Ｘ_１が負であることが分かる。

　インピーダンスＺ_１の虚部Ｘ_１が負であるということは、インピーダンスＺ_１がキャパシティブであるということを意味するが、式（８）は直感的にイメージしづらいため、下記の式（９）に示すように、インピーダンスＺ_２の虚部Ｉｍ［Ｚ_２］を計算する。

　式（９）より、インピーダンスＺ_２の虚部Ｉｍ［Ｚ_２］は０になることが分かる。
　よって、式（５）を満たすには、インピーダンスＺ_１の虚部Ｘ_１を負に設定し、かつ、インピーダンスＺ_２の虚部Ｉｍ［Ｚ_２］を０に設定すればよい。

　インピーダンスＺ_１の虚部Ｘ_１を負に設定し、かつ、インピーダンスＺ_２の虚部Ｉｍ［Ｚ_２］を０に設定した場合、式（５）を満たすことを定性的に説明する。
　図８はスミスチャートの実軸上で等レジスタンス円と等コンダクタンス円が接することを示す説明図である。
　図８は、実軸上において、シャントインダクタンス部２８による等コンダクタンス円に沿った変成から、シリーズインダクタンス部２０による等レジスタンス円上に沿った変成に切り替わっていることを示している。
　実軸上では、等レジスタンス円と等コンダクタンス円が接線となるため、この接する点において、インダクタンス値Ｌの微小変化に対するインピーダンスＺ_ｏｕｔの実部（ｄ／ｄＬ）Ｒｅ［Ｚ_ｏｕｔ］の変化が０であることが直感的に分かる。

　次に、インピーダンスＺ_ｏｕｔの虚部に関する条件である式（６）を満たす解について説明する。
　式（６）は、下記の式（１０）のように表される。

　式（１０）において、インピーダンスＺ_ｏｕｔの虚部（ｄ／ｄＬ）Ｉｍ［Ｚ_ｏｕｔ］を０とすると、下記の式（１１）のように表される。

　ここで、インピーダンスＺ_ｏｕｔの目標とするインピーダンスである最適負荷インピーダンスをＺ_ｏｐｔ（Ｚ_ｏｐｔ＝Ｒ_ｏｐｔ＋ｊＸ_ｏｐｔ）として、Ｌ＝Ｌ_ｃのとき、下記の式（１２）（１３）を満たすとすると、式（２）と式（１１）を式（１２）に代入すると、下記の式（１４）が得られる。

　式（１４）は、主線路１６と分岐線路２１の接続箇所から、負荷側を見たインピーダンスＺ_１の実部Ｒ_１と虚部Ｘ_１の絶対値が等しいことを表している。
　また、式（１４）は、第１の外部回路であるトランジスタ３が接続されているボンディングパッド１４（主線路１３の他端）から、負荷側を見たインピーダンスＺ_ｏｕｔの目標とするインピーダンスの実部がＲ_ｏｐｔである場合、即ち、最適負荷インピーダンスＺ_ｏｐｔの実部がＲ_ｏｐｔである場合（式（１２）を参照）、下記の式（１５）に示すように、主線路１６と分岐線路２１の接続箇所から、負荷側を見たインピーダンスＺ_１が、Ｒ_ｏｐｔ／２－ｊＲ_ｏｐｔ／２であることを表している。

　また、式（１４）を式（８）に代入することにより、下記の式（１６）に示す条件が得られる。

　また、ω（Ｌ_ｃ＋Ｌ_２）＝Ｘ_ｏｐｔであるため、下記の式（１７）に示す条件が得られる。

　ここまでの計算をまとめると、ボンディングワイヤ１９，２７のインダクタンス値Ｌの設計値をＬ_ｃとして、その設計値Ｌ_ｃからのＬの微小変化量に対して、インピーダンスＺ_ｏｕｔの変化が最も小さくなる条件は、式（５）（６）であり、これらの条件を満たす解が式（１４）（１６）（１７）である。
　したがって、最適負荷インピーダンスＺ_ｏｐｔとボンディングワイヤ１９，２７の設計値Ｌ_ｃが決まれば、ボンディングワイヤ１９，２７の長さの変化によるインピーダンス変化が最小となる出力整合回路４の最適な回路定数を一意的に決定することができる。

　図９はボンディングワイヤの長さの変化によるインピーダンスＺ_ｏｕｔの変化を示す説明図である。
　図９（ａ）は出力整合回路として、実施の形態１の出力整合回路４を用いている場合を示し、図９（ｂ）は出力整合回路として、実施の形態１の出力整合回路４ではなく、誘電体基板１１と誘電体基板１２の間が１本のボンディングワイヤ１９だけで接続されている出力整合回路を用いている場合を示している。
　この場合、シャントインダクタンス部２８の全てが誘電体基板１２に形成されているものを想定している。ただし、分岐線路２１と分岐線路２３との間は、ボンディングパッド２２，２６及びボンディングワイヤ２７を介さずに直接接続されている。
　図９では、Ｌ＝Ｌ_ｃであるとき、高周波増幅器の効率が最大になるように最適負荷インピーダンスＺ_ｏｐｔを選んでいる場合を想定し、ボンディングワイヤ１９，２７のインダクタンス値ＬをＬ＝Ｌ_ｃ×０．６、Ｌ＝Ｌ_ｃ×１．４に変えた結果を示している。

　ボンディングワイヤの長さ変化によってインピーダンスＺ_ｏｕｔが最適負荷インピーダンスＺ_ｏｐｔからのずれた場合の不整合量Γ_ｍｉｓｓは、下記の式（１８）のように表される。

　図１０はボンディングワイヤのインダクタンス値Ｌと不整合量Γ_ｍｉｓｓとの関係を示している。
　図１０でも、図９と同様に、実施の形態１の出力整合回路４を用いている場合と、実施の形態１の出力整合回路４ではない出力整合回路を用いている場合とを示している。
　図９及び図１０より、実施の形態１の出力整合回路４を用いている場合、実施の形態１の出力整合回路４ではない出力整合回路を用いている場合と比べて、最適負荷インピーダンスＺ_ｏｐｔに対するインピーダンスＺ_ｏｕｔのずれが小さくなり、不整合量Γ_ｍｉｓｓが低くなっていることが分かる。

　以上で明らかなように、この実施の形態１によれば、ボンディングワイヤ１９が、誘電体基板１１に形成されている主線路１３の一端と誘電体基板１２に形成されている主線路１６の一端とを接続し、ボンディングワイヤ２７が、誘電体基板１２に形成されている分岐線路２１の他端と誘電体基板１１に形成されている分岐線路２３の他端とを接続するように構成したので、製造時の組み立てばらつきによる誘電体基板１１と誘電体基板１２の間の距離のばらつきに起因するインピーダンス不整合を抑制することができる効果を奏する。

実施の形態２．
　上記実施の形態１では、分岐線路２３の一端がＤＣカット用ＭＩＭキャパシタ２４を介して接地されているものを示したが、分岐線路２３の一端が、高周波信号の基本波の波長λの４分の１の長さを有するオープンスタブに接続されているものであってもよい。

　図１１はこの発明の実施の形態２による出力整合回路４を示す構成図であり、図１１において、図１と同一符号は同一または相当部分を示すので説明を省略する。
　オープンスタブ３１は高周波信号の基本波の波長λの４分の１の長さを有し、分岐線路２３の一端と接続されている。
　この実施の形態２では、ＤＣカット用ＭＩＭキャパシタ２４及びバイアホール２５の代わりに、オープンスタブ３１が用いられている点で上記実施の形態１と相違しているが、上記実施の形態１と同様の効果が得られる。

実施の形態３．
　上記実施の形態１，２では、２本のボンディングワイヤ１９，２７が、誘電体基板１１と誘電体基板１２の間を接続しているものを示したが、シャントインダクタンス部２８が２回以上折り返す構造とすることで、３本以上のボンディングワイヤが、誘電体基板１１と誘電体基板１２の間を接続しているものであってもよく、上記実施の形態１，２と同様の効果を得ることができる。

　図１２はこの発明の実施の形態３による出力整合回路４を示す構成図であり、図１２において、図１と同一符号は同一または相当部分を示すので説明を省略する。
　ボンディングパッド４１は誘電体基板１１に形成され、分岐線路２３の一端と接続されている。
　分岐線路４３は誘電体基板１２に形成され、ボンディングパッド４２とＤＣカット用ＭＩＭキャパシタ２４の間を接続している。図１２の例では、ＤＣカット用ＭＩＭキャパシタ２４及びバイアホール２５が誘電体基板１２に形成されている。
　ボンディングワイヤ４４はボンディングパッド４１とボンディングパッド４２を接続している。
　図１２の構成では、ボンディングワイヤ４４が追加されていることで、上記実施の形態１よりも、ボンディングワイヤ１９，２７，４４の長さのばらつきによるシャントインダクタンス部２８のサセプタンスの変化量を大きくすることができる。

　この実施の形態３においても、図１３に示すように、ＤＣカット用ＭＩＭキャパシタ２４及びバイアホール２５の代わりに、オープンスタブ３１を用いることができる。
　図１３の構成では、オープンスタブ３１は、誘電体基板１２に形成されている。

実施の形態４．
　上記実施の形態１では、分岐線路２１が誘電体基板１２に形成されて、一端が主線路１６と接続されており、分岐線路２３が誘電体基板１１に形成されているものを示したが、図１４に示すように、分岐線路２１が誘電体基板１１に形成されて、一端が主線路１３と接続されており、分岐線路２３が誘電体基板１２に形成されているものであってもよく、上記実施の形態１と同様の効果を得ることができる。

　また、上記実施の形態２では、分岐線路２１が誘電体基板１２に形成されて、一端が主線路１６と接続されており、分岐線路２３が誘電体基板１１に形成されているものを示したが、図１５に示すように、分岐線路２１が誘電体基板１１に形成されて、一端が主線路１３と接続されており、分岐線路２３が誘電体基板１２に形成されているものであってもよく、上記実施の形態２と同様の効果を得ることができる。

実施の形態５．
　上記実施の形態１～４では、トランジスタ３の出力整合回路４又は入力整合回路２が、実施の形態１～４の整合回路である例を示しているが、複数のトランジスタがシリーズに接続されている場合、複数のトランジスタの間の段間整合回路が、上記実施の形態１～４の整合回路であってもよい。
　図１６はこの発明の実施の形態５による整合回路を実装している高周波増幅器を示す構成図である。
　図１６の例では、２つのトランジスタ３がシリーズに接続されており、２つのトランジスタ３の間に接続されている段間整合回路５０が、上記実施の形態１～４の整合回路である。
　なお、段間整合回路５０は、図中左側に配置されている前段のトランジスタ３のドレイン端子３ｂと、図中右側に配置されている後段のトランジスタ３のゲート端子３ａとの間に接続され、前段のトランジスタ３の出力インピーダンスと、後段のトランジスタ３の入力インピーダンスとの整合を図る回路である。

　なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

　この発明に係る整合回路は、高周波増幅器の効率を高める必要性が高いものに適している。

　１　入力端子、２　入力整合回路、３　トランジスタ（第１の外部回路）、３ａ　ゲート端子、３ｂ　ドレイン端子、４　出力整合回路、５　出力端子、６，７　ボンディングワイヤ、１１　誘電体基板（第１の基板）、１２　誘電体基板（第２の基板）、１３　主線路（第１の主線路）、１４，１５　ボンディングパッド、１６　主線路（第２の主線路）、１７，１８　ボンディングパッド、１９　ボンディングワイヤ（第１のボンディングワイヤ）、２０　シリーズインダクタンス部、２１　分岐線路（第１の分岐線路）、２２　ボンディングパッド、２３　分岐線路（第２の分岐線路）、２４　ＤＣカット用ＭＩＭキャパシタ（キャパシタ）、２５　バイアホール、２６　ボンディングパッド、２７　ボンディングワイヤ（第２のボンディングワイヤ）、２８　シャントインダクタンス部、３１　オープンスタブ、４１，４２　ボンディングパッド、４３　分岐線路、４４　ボンディングワイヤ、５０　段間整合回路。

Claims

　信号を伝搬する第１の主線路が形成されている第１の基板と、
　前記信号を伝搬する第２の主線路が形成されている第２の基板と、
　前記第１の基板に形成されている第１の主線路の一端と前記第２の基板に形成されている第２の主線路の一端とを接続する第１のボンディングワイヤと、
　前記第２の基板に形成され、一端が前記第２の主線路に接続されている第１の分岐線路と、
　前記第１の基板に形成され、接地されているキャパシタ又は前記信号における基本波の波長の４分の１の長さを有するオープンスタブが一端に接続されている第２の分岐線路と、
　前記第２の基板に形成されている第１の分岐線路の他端と前記第１の基板に形成されている第２の分岐線路の他端とを接続する第２のボンディングワイヤと
　を備えた整合回路。
　前記第１の基板に形成されている第１の主線路の他端には第１の外部回路が接続されて、前記第２の基板に形成されている第２の主線路の他端には第２の外部回路が接続されており、
　前記第１の外部回路が接続されている前記第１の主線路の他端から、前記第２の外部回路側を見たインピーダンスの虚部が正で、かつ、前記第２の主線路と前記第１の分岐線路の接続箇所から、前記第２の外部回路側を見たインピーダンスの虚部が負であることを特徴とする請求項１記載の整合回路。
　前記第２の主線路と前記第１の分岐線路の接続箇所の前記第１の外部回路側の点から、前記第２の外部回路側を見たインピーダンスの虚部が零であることを特徴とする請求項２記載の整合回路。
　前記第２の主線路と前記第１の分岐線路の接続箇所から、前記第２の外部回路側を見たインピーダンスの実部と虚部の絶対値が等しいことを特徴とする請求項２記載の整合回路。
　前記第１の外部回路が接続されている前記第１の主線路の他端から、前記第２の外部回路側を見たインピーダンスの実部がＲ_ｏｐｔである場合、前記第２の主線路と前記第１の分岐線路の接続箇所から、前記第２の外部回路側を見たインピーダンスがＲ_ｏｐｔ／２－ｊＲ_ｏｐｔ／２であることを特徴とする請求項４記載の整合回路。
　前記第１の分岐線路が、前記第２の基板に形成されて、一端が前記第２の主線路に接続される代わりに、前記第１の基板に形成されて、一端が前記第１の主線路に接続され、
　前記第２の分岐線路が、前記第１の基板に形成される代わりに、前記第２の基板に形成され、
　前記第２のボンディングワイヤが、前記第１の分岐線路の他端と前記第２の分岐線路の他端とを接続していることを特徴とする請求項１記載の整合回路。
　信号を伝搬する第１の主線路が形成されている第１の基板と、
　前記信号を伝搬する第２の主線路が形成されている第２の基板と、
　前記第１の基板に形成されている第１の主線路の一端と前記第２の基板に形成されている第２の主線路の一端とを接続する第１のボンディングワイヤと、
　前記第２の基板に形成され、一端が前記第２の主線路に接続されている第１の分岐線路と、
　前記第１の基板に形成され、接地されているキャパシタ又は前記信号における基本波の波長の４分の１の長さを有するオープンスタブが一端に接続されている第２の分岐線路と、
　前記第２の基板に形成されている第１の分岐線路の他端と前記第１の基板に形成されている第２の分岐線路の他端とを接続する第２のボンディングワイヤとを備えた整合回路が、前記信号を増幅する増幅器の入力側又は出力側、あるいは、前記信号を増幅する複数の増幅器の段間に接続されていることを特徴とする高周波増幅器。