JPH0230201A - インピーダンス整合回路 - Google Patents
インピーダンス整合回路Info
- Publication number
- JPH0230201A JPH0230201A JP18097088A JP18097088A JPH0230201A JP H0230201 A JPH0230201 A JP H0230201A JP 18097088 A JP18097088 A JP 18097088A JP 18097088 A JP18097088 A JP 18097088A JP H0230201 A JPH0230201 A JP H0230201A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- attenuation
- frequency range
- impedance matching
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Non-Reversible Transmitting Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
超高速信号を取り扱う集積回路におけるインピーダンス
整合回路に関し、 構成が簡単で配置上の制約がなく、補償できる周波数範
囲が広く、調整が簡単で容易に製作できるインピーダン
ス整合回路を提供することを目的とし、 分布定数線路に接続され、入力部に、分布定数線路を終
端する終端抵抗を有し、所定の速度を有する信号を受信
する集積回路において、終端抵抗の前段に、所定の抵抗
値を有する抵抗器からなり、入力信号に対して所定の周
波数範囲にわたって所定の減衰量を与える減衰回路を付
加して構成する。
整合回路に関し、 構成が簡単で配置上の制約がなく、補償できる周波数範
囲が広く、調整が簡単で容易に製作できるインピーダン
ス整合回路を提供することを目的とし、 分布定数線路に接続され、入力部に、分布定数線路を終
端する終端抵抗を有し、所定の速度を有する信号を受信
する集積回路において、終端抵抗の前段に、所定の抵抗
値を有する抵抗器からなり、入力信号に対して所定の周
波数範囲にわたって所定の減衰量を与える減衰回路を付
加して構成する。
本発明は、超高速信号を取り扱う集積回路(以下ICチ
ップと称する)におけるインピーダンス整合回路の改良
に関するものである。
ップと称する)におけるインピーダンス整合回路の改良
に関するものである。
この際、構成が簡単で配置上の制約がなく、補償できる
周波数範囲が広く、調整が簡単で容易に製作できるイン
ピーダンス整合回路が要望されている。
周波数範囲が広く、調整が簡単で容易に製作できるイン
ピーダンス整合回路が要望されている。
第3図は一例の終端方法を示す図である。
第4図は従来例の回路図である。
数GHzあるいは数Gビット/秒といった超高速信号を
取り扱う場合、一般にその信号の伝送は同軸線路あるい
はマイクロストリップライン等の分布定数線路によって
行い、終端する場合にはその特性インピーダンスに一致
した終端が必要となる。ICチップが取り扱う信号も近
年高速化が進み超高速信号を取り扱うようになり、適切
な終端が必要になってきている。
取り扱う場合、一般にその信号の伝送は同軸線路あるい
はマイクロストリップライン等の分布定数線路によって
行い、終端する場合にはその特性インピーダンスに一致
した終端が必要となる。ICチップが取り扱う信号も近
年高速化が進み超高速信号を取り扱うようになり、適切
な終端が必要になってきている。
終端の方法としては第3図(a)、(b)及び(C)に
示す方法が考えられ、いずれも同軸線路1の出力を、例
えばアルミナ基板又はプリント基vi(以下基板と称す
る)2等に設けた分布定数線路4に例えばハンダ付けに
より接続し、4の出力をICチップ3の入力部に例えば
ボンディングにより接続する構成にしている。
示す方法が考えられ、いずれも同軸線路1の出力を、例
えばアルミナ基板又はプリント基vi(以下基板と称す
る)2等に設けた分布定数線路4に例えばハンダ付けに
より接続し、4の出力をICチップ3の入力部に例えば
ボンディングにより接続する構成にしている。
同図(alは基板2上に薄膜抵抗5やチップ抵抗等を設
けて終端する方法であり、(b)は基板2上で分布定数
線路4を折り返して、基板2外で同軸終端器6により終
端する方法である。この場合基板2上の分布定数線路4
の中点から出力線を取り出し、ICチップ3の入力部に
接続している。又、同図(C1はICチップ3内に終端
抵抗7を作成して終端する方法である。
けて終端する方法であり、(b)は基板2上で分布定数
線路4を折り返して、基板2外で同軸終端器6により終
端する方法である。この場合基板2上の分布定数線路4
の中点から出力線を取り出し、ICチップ3の入力部に
接続している。又、同図(C1はICチップ3内に終端
抵抗7を作成して終端する方法である。
しかしながらICチップ3内の回路によっては、上記の
ような終端を行っても、後続の回路の影響でインピーダ
ンスの整合が取れない場合が生じる。
ような終端を行っても、後続の回路の影響でインピーダ
ンスの整合が取れない場合が生じる。
特に周波数の高い領域では、トランジスタの容量や浮遊
容量の影響を大きく受は易く、インピーダンス整合が全
くとれな(なり、反射の影響を大きく受けることになる
。
容量の影響を大きく受は易く、インピーダンス整合が全
くとれな(なり、反射の影響を大きく受けることになる
。
そこでこのようなインピーダンスの不整合を補正するこ
とが必要となる。
とが必要となる。
第4図にインピーダンスの不整合を補正した従来例の回
路を示す。
路を示す。
同図(a)は同軸線路1の出力と基板2の入力の間に同
軸減衰器8を挿入する方法であり、(′b)は基板2上
に抵抗減衰器9を設ける方法である。又、+C1はマイ
クロ波IC等でよく用いられる方法で、基板2上にイン
ダクタンスLや容量CいC2による補正回路を設ける方
法である。
軸減衰器8を挿入する方法であり、(′b)は基板2上
に抵抗減衰器9を設ける方法である。又、+C1はマイ
クロ波IC等でよく用いられる方法で、基板2上にイン
ダクタンスLや容量CいC2による補正回路を設ける方
法である。
このようにして後続の回路の反射によるインピーダンス
の不整合を補正していた。
の不整合を補正していた。
尚、第4図(a)、山)、(C)のいずれの場合も、I
Cチップ3の入力部に終端抵抗7を作成している。
Cチップ3の入力部に終端抵抗7を作成している。
しかしながら上述の回路においては、いずれもICチッ
プの外部に部品を搭載しなければならず、構成が複雑と
なるうえ、配置上の制約を受ける、また、(C)のよう
にLC補償回路によるインピーダンスの整合の場合は、
補償できる周波数範囲が狭いうえ、ICチップのそれぞ
れの特性により調整が必要であるという問題点があった
。また、製造性にも問題点があった。
プの外部に部品を搭載しなければならず、構成が複雑と
なるうえ、配置上の制約を受ける、また、(C)のよう
にLC補償回路によるインピーダンスの整合の場合は、
補償できる周波数範囲が狭いうえ、ICチップのそれぞ
れの特性により調整が必要であるという問題点があった
。また、製造性にも問題点があった。
したがって本発明の目的は、構成が簡単で配置上の制約
がなく、補償できる周波数範囲が広く、調整が簡単で容
易に製作できるインピーダンス整合回路を提供すること
にある。
がなく、補償できる周波数範囲が広く、調整が簡単で容
易に製作できるインピーダンス整合回路を提供すること
にある。
上記問題点は第1図に示す回路構成によって解決される
。
。
即ち第1図において、分布定数線路に接続され、入力部
に、分布定数線路を終端する終端抵抗700を有し、所
定の速度を有する信号を受信する集積回路300におい
て、750は終端抵抗の前段に設けられ、所定の抵抗値
を有する抵抗器からなり、入力信号に対して所定の周波
数範囲にわたって所定の減衰量を与える減衰回路である
。
に、分布定数線路を終端する終端抵抗700を有し、所
定の速度を有する信号を受信する集積回路300におい
て、750は終端抵抗の前段に設けられ、所定の抵抗値
を有する抵抗器からなり、入力信号に対して所定の周波
数範囲にわたって所定の減衰量を与える減衰回路である
。
第1図において、集積回路の入力部の終端抵抗700の
前段に、入力信号に対して所定の周波数範囲にわたって
所定の減衰量を与える減衰回路750を設けることによ
り、後続の回路のインピーダンスの値の大小によらず広
い周波数範囲にわたってインピーダンス整合をとること
ができる。
前段に、入力信号に対して所定の周波数範囲にわたって
所定の減衰量を与える減衰回路750を設けることによ
り、後続の回路のインピーダンスの値の大小によらず広
い周波数範囲にわたってインピーダンス整合をとること
ができる。
第2図は本発明の実施例の回路図である。
全図を通じて同一符号は同一対象物を示す。
第2図(a)は減衰回路としてT型の抵抗ネットワーク
を用いた場合であり、同図(blは減衰回路としてπ型
の抵抗ネットワークを用いた場合を示している。
を用いた場合であり、同図(blは減衰回路としてπ型
の抵抗ネットワークを用いた場合を示している。
製作方法は、例えば終端抵抗70を製作する場合、Si
あるいはGaAs等の半導体の基板(ICチップ)30
上に分布定数線路40の特性インピーダンスZo (例
えば50Ω)に合うように、抵抗拡散層の幅及び長さを
制御して作る。減衰回路75.75°についても一定の
減衰量を与えるように75.75”を構成する抵抗を作
成する。
あるいはGaAs等の半導体の基板(ICチップ)30
上に分布定数線路40の特性インピーダンスZo (例
えば50Ω)に合うように、抵抗拡散層の幅及び長さを
制御して作る。減衰回路75.75°についても一定の
減衰量を与えるように75.75”を構成する抵抗を作
成する。
例えば、減衰回路75(又は75゛)が50Ω系におい
て6dBの減衰量を持つように設定すると、後続の回路
を含めた終端のインピーダンスがたとえ0Ω(ショート
)あるいは閃Ω(オープン)となったとしても、反射減
衰量は広い周波数範囲にわたって一10dB以下に抑え
ることが可能となる。
て6dBの減衰量を持つように設定すると、後続の回路
を含めた終端のインピーダンスがたとえ0Ω(ショート
)あるいは閃Ω(オープン)となったとしても、反射減
衰量は広い周波数範囲にわたって一10dB以下に抑え
ることが可能となる。
以上説明したように本発明によれば、構成が簡単で配置
上の制約がなく、補償できる周波数範囲が広く、調整が
簡単で容易に製作できるインピーダンス整合回路を作る
ことができる。
上の制約がなく、補償できる周波数範囲が広く、調整が
簡単で容易に製作できるインピーダンス整合回路を作る
ことができる。
第1図は本発明の原理図、
第2図は本発明の実施例の回路図、
第3図は一例の終端方法を示す図、
第4図は従来例の回路図である。
図において
750は減衰回路
を示す。
Claims (1)
- 【特許請求の範囲】 分布定数線路に接続され、入力部に、該分布定数線路を
終端する終端抵抗(700)を有し、所定の速度を有す
る信号を受信する集積回路(300)において、 該終端抵抗の前段に、所定の抵抗値を有する抵抗器から
なり、入力信号に対して所定の周波数範囲にわたって所
定の減衰量を与える減衰回路(750)を付加したこと
を特徴とするインピーダンス整合回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18097088A JPH0230201A (ja) | 1988-07-20 | 1988-07-20 | インピーダンス整合回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18097088A JPH0230201A (ja) | 1988-07-20 | 1988-07-20 | インピーダンス整合回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0230201A true JPH0230201A (ja) | 1990-01-31 |
Family
ID=16092462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18097088A Pending JPH0230201A (ja) | 1988-07-20 | 1988-07-20 | インピーダンス整合回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0230201A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH042124U (ja) * | 1990-04-20 | 1992-01-09 | ||
JPH0798442A (ja) * | 1993-06-15 | 1995-04-11 | Nec Corp | 導波路型光デバイス |
EP0716332A1 (de) * | 1994-12-08 | 1996-06-12 | Alcatel SEL Aktiengesellschaft | Optischer Modulatorschaltkreis |
WO2017033334A1 (ja) * | 2015-08-27 | 2017-03-02 | 三菱電機株式会社 | 整合回路及び高周波増幅器 |
-
1988
- 1988-07-20 JP JP18097088A patent/JPH0230201A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH042124U (ja) * | 1990-04-20 | 1992-01-09 | ||
JPH0798442A (ja) * | 1993-06-15 | 1995-04-11 | Nec Corp | 導波路型光デバイス |
EP0716332A1 (de) * | 1994-12-08 | 1996-06-12 | Alcatel SEL Aktiengesellschaft | Optischer Modulatorschaltkreis |
US5793516A (en) * | 1994-12-08 | 1998-08-11 | Alcatel N.V. | Optical modulator circuit |
WO2017033334A1 (ja) * | 2015-08-27 | 2017-03-02 | 三菱電機株式会社 | 整合回路及び高周波増幅器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9385891B2 (en) | Galvanic isolation interface for high-speed data link for spacecraft electronics, and method of using same | |
US20100188167A1 (en) | Ku-band diplexer | |
EP0401632B1 (en) | Method and apparatus for broadband impedance matching | |
EP0564114A1 (en) | Impedance matching and bias feed network | |
US7548094B2 (en) | Systems and methods for on-chip signaling | |
CN113904084B (zh) | 一种宽带高平坦度微带耦合器设计方法 | |
JP2845480B2 (ja) | 信号分配方式 | |
JPH07263981A (ja) | 電力増幅器 | |
JPH0230201A (ja) | インピーダンス整合回路 | |
JPH04107940A (ja) | 半導体装置及びその構成部品 | |
US20080136566A1 (en) | Signal transmission line for millimeter-wave band | |
US4878033A (en) | Low noise microwave amplifier having optimal stability, gain, and noise control | |
WO1999025065A1 (en) | Front end interface circuit and method of tuning the same | |
JPH01162360A (ja) | 終端抵抗内蔵集積回路 | |
CN108899624A (zh) | 一种基于新型拓扑结构的可调谐幅度均衡器 | |
US7142052B2 (en) | Travelling wave amplifiers | |
US20060038631A1 (en) | AC coupling circuit | |
JP2005101946A (ja) | 電力分配合成器 | |
US4277764A (en) | Microwave transistor stabilization circuit | |
CN111082191A (zh) | 一种通道能够独立设计的双工器 | |
JP2003110381A (ja) | 半導体装置 | |
JPS62176153A (ja) | Icパツケ−ジ | |
JPH0323693Y2 (ja) | ||
JPH0522007A (ja) | 電力合成器 | |
JPH06196950A (ja) | マイクロ波回路 |