JP2845480B2 - 信号分配方式 - Google Patents
信号分配方式Info
- Publication number
- JP2845480B2 JP2845480B2 JP1061639A JP6163989A JP2845480B2 JP 2845480 B2 JP2845480 B2 JP 2845480B2 JP 1061639 A JP1061639 A JP 1061639A JP 6163989 A JP6163989 A JP 6163989A JP 2845480 B2 JP2845480 B2 JP 2845480B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- branch
- circuit
- circuits
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 10
- 230000005540 biological transmission Effects 0.000 claims description 65
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40045—Details regarding the feeding of energy to the node from the bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、バス伝送路上の高速デジタル信号を多数
の受信回路に効率良く良好な特性で分配する信号分配方
式に関する。
の受信回路に効率良く良好な特性で分配する信号分配方
式に関する。
（従来の技術） 従来、１個以上（図では１個）のデジタル送信回路DV
から送出されるデジタル信号をＮ個のデジタル受信回路
RC1〜RCNに分配供給する場合、第６図に示すように、伝
送線Ｓの一端を線対地間の特性インピーダンスZ0に等し
い抵抗R3で出力確定用電位Ｅに終端したバス伝送路BL1
からバス分配する信号分配方式がある。
から送出されるデジタル信号をＮ個のデジタル受信回路
RC1〜RCNに分配供給する場合、第６図に示すように、伝
送線Ｓの一端を線対地間の特性インピーダンスZ0に等し
い抵抗R3で出力確定用電位Ｅに終端したバス伝送路BL1
からバス分配する信号分配方式がある。
また、差動型信号分配方式では、第７図に示すよう
に、一対の伝送線S1,S2の少なくとも各一端を共に線対
地間の特性インピーダンスZ0に等しい抵抗R3,R4を介し
て電位Ｅに終端して差動バス伝送路BL2を構成し、この
差動バス伝送路BL2の各伝送線S1,S2にデジタル送信回路
DVの一対の差動出力端及びＮ個のデジタル受信回路RC1
〜RCNの各一対の差動入力端をそれぞれ接続し、デジタ
ル送信回路DVから伝送線S1,S2に送出される差動デジタ
ル信号を差動バス伝送路BL2を介してＮ個のデジタル受
信回路RC1〜RCNに分配供給するようにしたものである。
に、一対の伝送線S1,S2の少なくとも各一端を共に線対
地間の特性インピーダンスZ0に等しい抵抗R3,R4を介し
て電位Ｅに終端して差動バス伝送路BL2を構成し、この
差動バス伝送路BL2の各伝送線S1,S2にデジタル送信回路
DVの一対の差動出力端及びＮ個のデジタル受信回路RC1
〜RCNの各一対の差動入力端をそれぞれ接続し、デジタ
ル送信回路DVから伝送線S1,S2に送出される差動デジタ
ル信号を差動バス伝送路BL2を介してＮ個のデジタル受
信回路RC1〜RCNに分配供給するようにしたものである。
ところで、上記信号分配方式では、分配するデジタル
信号の基本周波数が高くなると、第７図に示すデジタル
受信回路RC1〜RCN（図ではRC1のみ示す）の入力インピ
ーダンスZL、特に寄生容量CL′が無視できなくなり、そ
の入力インピーダンスが下がって各分岐点でミスマッチ
を生じてしまう。これはバス伝送路上において多重反射
の原因となり、伝送する信号波形の劣化につながる。
信号の基本周波数が高くなると、第７図に示すデジタル
受信回路RC1〜RCN（図ではRC1のみ示す）の入力インピ
ーダンスZL、特に寄生容量CL′が無視できなくなり、そ
の入力インピーダンスが下がって各分岐点でミスマッチ
を生じてしまう。これはバス伝送路上において多重反射
の原因となり、伝送する信号波形の劣化につながる。
そこで従来では、第８図に示すように、各デジタル受
信回路RC1〜RCNの差動入力端をそれぞれ分岐抵抗R1′,R
2′を介してバス伝送路BL2の伝送線S1,S2に接続し、各
受信回路の等価的な入力インピーダンスを上げて分岐点
でのミスマッチを低減し、これによって多重反射を抑え
るようにしている。この場合、分岐抵抗R1′,R2′は伝
送路BL2の特性インピーダンスZ0の1/2程度に選定される
のが一般的である。この手段は分岐抵抗を挿入しない場
合に比べ、信号波形の保持性を大幅に改善することがで
きる。
信回路RC1〜RCNの差動入力端をそれぞれ分岐抵抗R1′,R
2′を介してバス伝送路BL2の伝送線S1,S2に接続し、各
受信回路の等価的な入力インピーダンスを上げて分岐点
でのミスマッチを低減し、これによって多重反射を抑え
るようにしている。この場合、分岐抵抗R1′,R2′は伝
送路BL2の特性インピーダンスZ0の1/2程度に選定される
のが一般的である。この手段は分岐抵抗を挿入しない場
合に比べ、信号波形の保持性を大幅に改善することがで
きる。
しかし、上記のように分岐抵抗を挿入しても、受信回
路の個数Ｎがある程度多くなると、伝送路BL2の特性イ
ンピーダンスZ0に対する受信回路の入力インピーダンス
ZLが無視できなくなって再びミスマッチが生じてしま
い、多重反射も増大して信号波形が劣化するという問題
が生じる。これを避けるには、受信回路の個数Ｎの増大
に伴って分岐抵抗の値も大きくすればよいが、分岐抵抗
の値をあまり大きくしすぎると、分岐点から受信回路を
見込んだインピーダンスで決まる遮断周波数が下がって
しまい、高速のデジタル信号を伝送できなくなるので、
この分岐抵抗の値増大には限界がある。
路の個数Ｎがある程度多くなると、伝送路BL2の特性イ
ンピーダンスZ0に対する受信回路の入力インピーダンス
ZLが無視できなくなって再びミスマッチが生じてしま
い、多重反射も増大して信号波形が劣化するという問題
が生じる。これを避けるには、受信回路の個数Ｎの増大
に伴って分岐抵抗の値も大きくすればよいが、分岐抵抗
の値をあまり大きくしすぎると、分岐点から受信回路を
見込んだインピーダンスで決まる遮断周波数が下がって
しまい、高速のデジタル信号を伝送できなくなるので、
この分岐抵抗の値増大には限界がある。
（発明が解決しようとする課題） 以上述べたように従来の信号分配方式では、各受信回
路の分岐点において、伝送路の特性インピーダンスZ0の
1/2程度の分岐抵抗を挿入するようにしても、分配する
受信回路の個数Ｎの増大に伴ってミスマッチや多重反射
も増大し、これによって伝送中の信号波形が劣化してし
まい、高速のデジタル信号を分配供給できなくなる。
路の分岐点において、伝送路の特性インピーダンスZ0の
1/2程度の分岐抵抗を挿入するようにしても、分配する
受信回路の個数Ｎの増大に伴ってミスマッチや多重反射
も増大し、これによって伝送中の信号波形が劣化してし
まい、高速のデジタル信号を分配供給できなくなる。
この発明は上記課題を解決するためになされたもの
で、分配する受信回路の個数Ｎに応じ、受信回路の容量
成分を加味した入力インピーダンスを考慮して、各受信
回路での遮断周波数や反射係数が必要特性を満足するよ
うな分岐抵抗の範囲を明確にし、この範囲に分岐抵抗を
選定することによって高速のデジタル信号を多数の受信
回路に良好に分配することのできる信号分配方式を提供
することを目的とする。
で、分配する受信回路の個数Ｎに応じ、受信回路の容量
成分を加味した入力インピーダンスを考慮して、各受信
回路での遮断周波数や反射係数が必要特性を満足するよ
うな分岐抵抗の範囲を明確にし、この範囲に分岐抵抗を
選定することによって高速のデジタル信号を多数の受信
回路に良好に分配することのできる信号分配方式を提供
することを目的とする。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するためにこの発明に係る信号分配方
式は、 伝送線の少なくとも一端を線対地間の特性インピーダ
ンスZ0に等しい抵抗を介して任意の電位に終端してバス
伝送路を構成し、このバス伝送路の伝送線に１個以上の
送信回路の出力端をそれぞれ接続すると共に、入力イン
ピーダンスZL（＝RL＋1/j2πfCL;RLは受信回路の実効抵
抗成分、CLは受信回路の容量成分、ｆは伝送信号の基本
周波数）の特性を持つ最大Ｎ個の受信回路の各入力端を
それぞれ分岐抵抗Ｒを介して接続し、前記１個以上の送
信回路から出力される信号を前記バス伝送路及び分岐抵
抗を介して前記Ｎ個の受信回路に分配供給する方式にお
いて、前記分岐抵抗Ｒの抵抗値を Ｒ＜1/（πfCL）−RL …（１） Ｒ＞NZ0−|ZL| …（２） を満足するように選定することを第１の特徴とし、 特に、一対の伝送線の少なくとも各一端を共に線対地
間の特性インピーダンスZ0に等しい抵抗を介して任意の
電位に終端してバス伝送路を構成し、このバス伝送路の
各伝送線に１個以上の送信回路の一対の差動出力端をそ
れぞれ接続すると共に、入力インピーダンスZL（＝RL＋
1/（j2πfCL）;RLは受信回路の実効抵抗成分、CLは受信
回路の容量成分、ｆは伝送信号の基本周波数）の特性を
持つ最大Ｎ個の受信回路の各一対の差動入力端をそれぞ
れ分岐抵抗R1,R2を介して接続し、前記１個以上の送信
回路から出力される差動信号を前記バス伝送路及び分岐
抵抗を介して前記Ｎ個の受信回路に分配供給する方式に
おいて、前記分岐抵抗R1,R2の抵抗値を R1,R2＜１（πfCL）−RL …（３） R1,R2＞NZ0−|ZL| …（４） を満足するように選定することを第２の特徴とする。
式は、 伝送線の少なくとも一端を線対地間の特性インピーダ
ンスZ0に等しい抵抗を介して任意の電位に終端してバス
伝送路を構成し、このバス伝送路の伝送線に１個以上の
送信回路の出力端をそれぞれ接続すると共に、入力イン
ピーダンスZL（＝RL＋1/j2πfCL;RLは受信回路の実効抵
抗成分、CLは受信回路の容量成分、ｆは伝送信号の基本
周波数）の特性を持つ最大Ｎ個の受信回路の各入力端を
それぞれ分岐抵抗Ｒを介して接続し、前記１個以上の送
信回路から出力される信号を前記バス伝送路及び分岐抵
抗を介して前記Ｎ個の受信回路に分配供給する方式にお
いて、前記分岐抵抗Ｒの抵抗値を Ｒ＜1/（πfCL）−RL …（１） Ｒ＞NZ0−|ZL| …（２） を満足するように選定することを第１の特徴とし、 特に、一対の伝送線の少なくとも各一端を共に線対地
間の特性インピーダンスZ0に等しい抵抗を介して任意の
電位に終端してバス伝送路を構成し、このバス伝送路の
各伝送線に１個以上の送信回路の一対の差動出力端をそ
れぞれ接続すると共に、入力インピーダンスZL（＝RL＋
1/（j2πfCL）;RLは受信回路の実効抵抗成分、CLは受信
回路の容量成分、ｆは伝送信号の基本周波数）の特性を
持つ最大Ｎ個の受信回路の各一対の差動入力端をそれぞ
れ分岐抵抗R1,R2を介して接続し、前記１個以上の送信
回路から出力される差動信号を前記バス伝送路及び分岐
抵抗を介して前記Ｎ個の受信回路に分配供給する方式に
おいて、前記分岐抵抗R1,R2の抵抗値を R1,R2＜１（πfCL）−RL …（３） R1,R2＞NZ0−|ZL| …（４） を満足するように選定することを第２の特徴とする。
（作用） 上記第１、第２の特徴とする構成では、分岐抵抗Ｒあ
るいはR1,R2の値を（１）式あるいは（３）式を満足さ
せることによって、各受信回路の遮断周波数を必要な値
に設定し、さらに（２）式あるいは（４）式を満足させ
ることによって、反射が最大の分岐点においても反射係
数を必要特性以下に低減し、これによってミスマッチや
多重反射を抑圧して高速のデジタル信号を多数の受信回
路に良好な特性で分配する。
るいはR1,R2の値を（１）式あるいは（３）式を満足さ
せることによって、各受信回路の遮断周波数を必要な値
に設定し、さらに（２）式あるいは（４）式を満足させ
ることによって、反射が最大の分岐点においても反射係
数を必要特性以下に低減し、これによってミスマッチや
多重反射を抑圧して高速のデジタル信号を多数の受信回
路に良好な特性で分配する。
（実施例） 以下、第１図乃至第６図を参照してこの発明の実施例
を説明する。
を説明する。
第１図はその構成を示すものである。但し、第１図に
おいて、第８図と同一部分には同一符号を付して示す。
ここでは、多数チャンネルの高速デジタル信号を伝送す
る場合に、隣接するチャンネルへのクロストークを低減
することのできる差動型信号分配方式に本願発明を適用
した場合の構成を示している。
おいて、第８図と同一部分には同一符号を付して示す。
ここでは、多数チャンネルの高速デジタル信号を伝送す
る場合に、隣接するチャンネルへのクロストークを低減
することのできる差動型信号分配方式に本願発明を適用
した場合の構成を示している。
すなわち、差動バス伝送路BL2は、伝送線S1,S2の各線
対地間の特性インピーダンスをZ0としたとき、S1,S2の
一方端をこのインピーダンスと等しい抵抗R3,R4で電位
Ｅに終端して構成される。デジタル送信回路DVはその一
対の差動出力端がそれぞれS1,S2の他方端に接続され、
入力インピーダンスZLのＮ個のデジタル受信回路RC1〜R
CNの各差動入力端はそれぞれ分岐抵抗R1,R2を介してS1,
S2に接続される。
対地間の特性インピーダンスをZ0としたとき、S1,S2の
一方端をこのインピーダンスと等しい抵抗R3,R4で電位
Ｅに終端して構成される。デジタル送信回路DVはその一
対の差動出力端がそれぞれS1,S2の他方端に接続され、
入力インピーダンスZLのＮ個のデジタル受信回路RC1〜R
CNの各差動入力端はそれぞれ分岐抵抗R1,R2を介してS1,
S2に接続される。
尚、デジタル受信回路RC1〜RCNの各入力インピーダン
スZLは理解しやすくするため全て同等であるものとし、
ここでは複素数形式で ZL＝RL＋1/j2πfCL と表わす。RLは受信回路の実効抵抗成分、CLは受信回路
の容量成分で、ｆは入力チャンネルの信号基本周波数で
ある。
スZLは理解しやすくするため全て同等であるものとし、
ここでは複素数形式で ZL＝RL＋1/j2πfCL と表わす。RLは受信回路の実効抵抗成分、CLは受信回路
の容量成分で、ｆは入力チャンネルの信号基本周波数で
ある。
上記構成において、分配する受信回路の個数Ｎを増や
したいとき、前述したように、ミスマッチや多重反射を
抑圧するためには分岐抵抗R1,R2を大きくすればよい
が、それに伴って受信回路での遮断周波数が下がって、
高速のデジタル信号の伝送が困難になる。そこで、ここ
では遮断周波数が伝送する信号の基本周波数ｆよりも大
きくなるような条件を考慮して、分岐抵抗R1,R2の値を
次の（５）式を満足するように選定する。
したいとき、前述したように、ミスマッチや多重反射を
抑圧するためには分岐抵抗R1,R2を大きくすればよい
が、それに伴って受信回路での遮断周波数が下がって、
高速のデジタル信号の伝送が困難になる。そこで、ここ
では遮断周波数が伝送する信号の基本周波数ｆよりも大
きくなるような条件を考慮して、分岐抵抗R1,R2の値を
次の（５）式を満足するように選定する。
R1＝R2＜1/πfCL−RL …（５） ところで、上記構成回路を、第２図に示すような対地
インピーダンスZ0で一端がZ0で終端された伝送路に、Ｎ
個の負荷Ｚを距離ｌの間隔で接続した分配回路と等価で
あるとする。いま、負荷Ｚが伝送路インピーダンスZ0の
Ｎ倍と仮定し、任意の分岐点ｑにおいて終端側を見込ん
だインピーダンスをZq′、同分岐点ｑでの負荷Ｚと共に
見込んだインピーダンスをZqとすると、Zq′は（６）式
のように表わされる。
インピーダンスZ0で一端がZ0で終端された伝送路に、Ｎ
個の負荷Ｚを距離ｌの間隔で接続した分配回路と等価で
あるとする。いま、負荷Ｚが伝送路インピーダンスZ0の
Ｎ倍と仮定し、任意の分岐点ｑにおいて終端側を見込ん
だインピーダンスをZq′、同分岐点ｑでの負荷Ｚと共に
見込んだインピーダンスをZqとすると、Zq′は（６）式
のように表わされる。
但し、ｐは伝送定数であり、線路の減衰を無視する
と、tanhplは（７）式のように近似することができる。
と、tanhplは（７）式のように近似することができる。
tanhpltanhj2πl/λ …（７） ここで、ｌは分岐点間の距離で、λは信号の波長であ
り、通常の使用状態では、λ≫ｌであるから、（７）式
は０に近似することができ、（５）式のZq′はZq-1と等
価に扱うことができる。このため、分岐点ｑから負荷Ｚ
と共に終端を見込んだインピーダンスZqは（８）式のよ
うに変形することができる。
り、通常の使用状態では、λ≫ｌであるから、（７）式
は０に近似することができ、（５）式のZq′はZq-1と等
価に扱うことができる。このため、分岐点ｑから負荷Ｚ
と共に終端を見込んだインピーダンスZqは（８）式のよ
うに変形することができる。
Zq＝Z0N/（Ｎ＋ｑ） …（８） 以上のことから、第２図に示す分岐点ｑの反射係数rq
は（９）式に示すようになり、Ｎ番目の分岐点の反射係
数rNは（10）式に示すように求まる。
は（９）式に示すようになり、Ｎ番目の分岐点の反射係
数rNは（10）式に示すように求まる。
rq＝q/（2N＋ｑ） …（９） rN＝N/（2N＋Ｎ）＝1/3 …（10） 以上のことから明らかなように、負荷Ｚのインピーダ
ンスを伝送路インピーダンスZ0のＮ倍とすれば、反射が
最大の分岐点においても反射係数を1/3以下、つまりリ
ターンロスを−10dB以下に押えることができる。そこ
で、第１図の分配回路における受信回路の入力インピー
ダンスZLを考慮すれば、上記の条件から分岐抵抗R1,R2
を次の（11）式を満足するように選定することにより、
上記の結果が得られる。
ンスを伝送路インピーダンスZ0のＮ倍とすれば、反射が
最大の分岐点においても反射係数を1/3以下、つまりリ
ターンロスを−10dB以下に押えることができる。そこ
で、第１図の分配回路における受信回路の入力インピー
ダンスZLを考慮すれば、上記の条件から分岐抵抗R1,R2
を次の（11）式を満足するように選定することにより、
上記の結果が得られる。
R1,R2＞NZ0−|ZL| …（11） したがって、上記信号分配方式によれば、クロストー
クの低減可能な差動バス伝送構成において多数の受信回
路を接続する際、分岐抵抗R1,R2の値を（５）を満たす
ように選定するだけで受信回路の個数増大に伴う遮断周
波数の低下を防止することができ、さらに（11）式を満
たすように選定するだけで受信回路の個数増大に伴う反
射係数の増大を防止することができ、これによって高速
のデジタル信号を多数の受信回路に良好に分配できる。
クの低減可能な差動バス伝送構成において多数の受信回
路を接続する際、分岐抵抗R1,R2の値を（５）を満たす
ように選定するだけで受信回路の個数増大に伴う遮断周
波数の低下を防止することができ、さらに（11）式を満
たすように選定するだけで受信回路の個数増大に伴う反
射係数の増大を防止することができ、これによって高速
のデジタル信号を多数の受信回路に良好に分配できる。
但し、実際の設計においては、遮断周波数を高くして
伝送波形の立上り時間、立下り時間を改善するため、分
岐抵抗R1,R2をなるべく小さな値にして（11）式を満た
すようにすると共に、同式の特性インピーダンスZ0をな
るべく小さくするような差動バス伝送路BL2を設計する
必要がある。また、各受信回路RC1〜RCNの入力インピー
ダンスが異なる場合には、個々についてR1,R2を上記条
件（（５）式及び（11）式）により選定すればよい。
伝送波形の立上り時間、立下り時間を改善するため、分
岐抵抗R1,R2をなるべく小さな値にして（11）式を満た
すようにすると共に、同式の特性インピーダンスZ0をな
るべく小さくするような差動バス伝送路BL2を設計する
必要がある。また、各受信回路RC1〜RCNの入力インピー
ダンスが異なる場合には、個々についてR1,R2を上記条
件（（５）式及び（11）式）により選定すればよい。
尚、上記実施例では送信回路DVが１個の場合について
説明したが、第３図に示すようにＭ個の送信回路DV1〜D
VMを伝送線S1,S2に接続して構成した場合でも同等の効
果が得られる。クロストークを考慮しなくてもよいのな
らば、送信回路DVが１個の場合には第４図に示すよう
に、複数個の場合には第５図に示すようにそれぞれシン
グルエンド型伝送路BL1を用いて構成し、各受信回路RC1
〜RCNへの分岐抵抗Ｒを、 Ｒ＜1/πfCL−RL …（12） Ｒ＞NZ0−|ZL| …（13） を満たすように選定することによって、上記実施例と同
等の効果を得ることができる。
説明したが、第３図に示すようにＭ個の送信回路DV1〜D
VMを伝送線S1,S2に接続して構成した場合でも同等の効
果が得られる。クロストークを考慮しなくてもよいのな
らば、送信回路DVが１個の場合には第４図に示すよう
に、複数個の場合には第５図に示すようにそれぞれシン
グルエンド型伝送路BL1を用いて構成し、各受信回路RC1
〜RCNへの分岐抵抗Ｒを、 Ｒ＜1/πfCL−RL …（12） Ｒ＞NZ0−|ZL| …（13） を満たすように選定することによって、上記実施例と同
等の効果を得ることができる。
また、この発明は、特に多数の高速デジタル信号を多
数の受信回路に良好な特性で分配、交換する装置を必要
とする広帯域IDSNに適用して大きく貢献することがで
き、高信頼性をもって、しかも廉価に実現することがで
きる。
数の受信回路に良好な特性で分配、交換する装置を必要
とする広帯域IDSNに適用して大きく貢献することがで
き、高信頼性をもって、しかも廉価に実現することがで
きる。
［発明の効果］ 以上のようにこの発明によれば、分配する受信回路の
個数Ｎに応じ、受信回路の容量成分を加味した入力イン
ピーダンスを考慮して、各受信回路での遮断周波数や反
射係数が必要特性を満足するような分岐抵抗の範囲を明
確にし、この範囲に分岐抵抗を選定することによって高
速のデジタル信号を多数の受信回路に良好に分配するこ
とのできる信号分配方式を提供することができる。
個数Ｎに応じ、受信回路の容量成分を加味した入力イン
ピーダンスを考慮して、各受信回路での遮断周波数や反
射係数が必要特性を満足するような分岐抵抗の範囲を明
確にし、この範囲に分岐抵抗を選定することによって高
速のデジタル信号を多数の受信回路に良好に分配するこ
とのできる信号分配方式を提供することができる。
第１図乃至第５図はこの発明に係る信号分配方式の実施
例を示すもので、第１図は差動型信号分配回路の回路
図、第２図は第１図の等価回路図、第３図は差動型信号
分配回路に複数の送信回路を接続する場合の回路図、第
４図はシングエンド型分配回路で送信回路が１個の場合
の回路図、第５図はシングエンド型分配回路で送信回路
が１個の場合の回路図、第６図乃至第８図はそれぞれ従
来の信号分配方式を説明するためのもので、第６図はシ
ングルエンド型分配回路の回路図、第７図は差動型分配
回路の回路図、第８図は差動型分配回路で分岐抵抗を用
いた場合の回路図である。 BL1……シングルエンド型バス伝送路、BL2……差動型バ
ス伝送路、DV,DV1〜DVM……デジタル送信回路、RC1〜RC
N……デジタル受信回路、R,R1,R2,R1′,R2′……分岐抵
抗、R3,R4……終端抵抗、RL……受信回路の実効抵抗成
分、CL……受信回路の容量成分、ｆ……伝送信号の基本
周波数、ZL……受信回路の入力インピーダンス。
例を示すもので、第１図は差動型信号分配回路の回路
図、第２図は第１図の等価回路図、第３図は差動型信号
分配回路に複数の送信回路を接続する場合の回路図、第
４図はシングエンド型分配回路で送信回路が１個の場合
の回路図、第５図はシングエンド型分配回路で送信回路
が１個の場合の回路図、第６図乃至第８図はそれぞれ従
来の信号分配方式を説明するためのもので、第６図はシ
ングルエンド型分配回路の回路図、第７図は差動型分配
回路の回路図、第８図は差動型分配回路で分岐抵抗を用
いた場合の回路図である。 BL1……シングルエンド型バス伝送路、BL2……差動型バ
ス伝送路、DV,DV1〜DVM……デジタル送信回路、RC1〜RC
N……デジタル受信回路、R,R1,R2,R1′,R2′……分岐抵
抗、R3,R4……終端抵抗、RL……受信回路の実効抵抗成
分、CL……受信回路の容量成分、ｆ……伝送信号の基本
周波数、ZL……受信回路の入力インピーダンス。
Claims (2)
- 【請求項１】伝送線の少なくとも一端を線対地間の特性
インピーダンスZ0に等しい抵抗を介して任意の電位に終
端してバス伝送路を構成し、このバス伝送路の伝送線に
１個以上の送信回路の出力端をそれぞれ接続すると共
に、入力インピーダンスZL（＝RL＋1/（j2πfCL）;RLは
受信回路の実効抵抗成分、CLは受信回路の容量成分、ｆ
は伝送信号の基本周波数）の特性を持つ最大Ｎ個の受信
回路の各入力端をそれぞれ分岐抵抗Ｒを介して接続し、
前記１個以上の送信回路から出力される信号を前記バス
伝送路及び分岐抵抗を介して前記Ｎ個の受信回路に分配
供給する信号分配方式において、前記分岐抵抗Ｒの抵抗
値を Ｒ＜1/（πfCL）−RL Ｒ＞NZ0−|ZL| を満足するように選定することを特徴とする信号分配方
式。 - 【請求項２】一対の伝送線の少なくとも各一端を共に線
対地間の特性インピーダンスZ0に等しい抵抗を介して任
意の電位に終端してバス伝送路を構成し、このバス伝送
路の各伝送線に１個以上の送信回路の一対の差動出力端
をそれぞれ接続すると共に、入力インピーダンスZL（＝
RL＋1/（j2πfCL）;RLは受信回路の実効抵抗成分、CLは
受信回路の容量成分、ｆは伝送信号の基本周波数）の特
性を持つ最大Ｎ個の受信回路の各一対の差動入力端をそ
れぞれ分岐抵抗R1,R2を介して接続し、前記１個以上の
送信回路から出力される差動信号を前記バス伝送路及び
分岐抵抗を介して前記Ｎ個の受信回路に分配供給する信
号分配方式において、前記分岐抵抗R1,R2の抵抗値を R1,R2＜1/（πfCL）−RL R1,R2＞NZ0−|ZL| を満足するように選定することを特徴とする信号分配方
式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1061639A JP2845480B2 (ja) | 1989-03-14 | 1989-03-14 | 信号分配方式 |
| US07/490,328 US5046072A (en) | 1989-03-14 | 1990-03-08 | Signal distribution system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1061639A JP2845480B2 (ja) | 1989-03-14 | 1989-03-14 | 信号分配方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02241156A JPH02241156A (ja) | 1990-09-25 |
| JP2845480B2 true JP2845480B2 (ja) | 1999-01-13 |
Family
ID=13176980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1061639A Expired - Lifetime JP2845480B2 (ja) | 1989-03-14 | 1989-03-14 | 信号分配方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5046072A (ja) |
| JP (1) | JP2845480B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5274671A (en) * | 1991-08-14 | 1993-12-28 | Hewlett Packard Company | Use of output impedance control to eliminate mastership change-over delays in a data communication network |
| JP2882266B2 (ja) * | 1993-12-28 | 1999-04-12 | 株式会社日立製作所 | 信号伝送装置及び回路ブロック |
| US5668834A (en) * | 1993-12-28 | 1997-09-16 | Hitachi, Ltd. | Signal transmitting device suitable for fast signal transmission including an arrangement to reduce signal amplitude in a second stage transmission line |
| US5767695A (en) * | 1993-12-28 | 1998-06-16 | Takekuma; Toshitsugu | Fast transmission line implemented with receiver, driver, terminator and IC arrangements |
| DE19504877C2 (de) * | 1994-02-15 | 1997-06-05 | Hitachi Ltd | Signalübertragungsvorrichtung für schnelle Signalübertragung |
| US5812553A (en) * | 1994-06-01 | 1998-09-22 | Davox Corporation | Multi-path bus digital processor |
| US5604740A (en) * | 1994-06-01 | 1997-02-18 | Davox Corporation | Multi-path bus digital signal processor |
| US5578940A (en) * | 1995-04-04 | 1996-11-26 | Rambus, Inc. | Modular bus with single or double parallel termination |
| US5770950A (en) * | 1995-09-28 | 1998-06-23 | Cisco Systems, Inc. | Minimizing signal reflection along a transmission line without terminating the transmission line |
| DE19540093A1 (de) * | 1995-10-27 | 1997-04-30 | Gestra Ag | Anordnung zur Signalübertragung über einen Feldbus |
| US6445744B1 (en) | 1999-01-04 | 2002-09-03 | International Business Machines Corporation | Highspeed extendable bus architecture |
| US6910089B2 (en) * | 2001-06-01 | 2005-06-21 | Hewlett-Packard Development Company, L.P. | Fault tolerant bus for highly available storage enclosure |
| US20090263763A1 (en) * | 2008-04-16 | 2009-10-22 | Shepard John S | Denture Abutment & Retention System |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2443770A1 (fr) * | 1978-12-04 | 1980-07-04 | Materiel Telephonique | Recepteur pour bus ac a isolation galvanique par capacite |
| US4445048A (en) * | 1980-04-04 | 1984-04-24 | Rolm Corporation | High speed ribbon cable bus |
| CA1174302A (en) * | 1982-02-24 | 1984-09-11 | Philip R. Staal | Low power digital bus |
| US4573168A (en) * | 1984-08-31 | 1986-02-25 | Sperry Corporation | Balanced bidirectional or party line transceiver accommodating common-mode offset voltage |
-
1989
- 1989-03-14 JP JP1061639A patent/JP2845480B2/ja not_active Expired - Lifetime
-
1990
- 1990-03-08 US US07/490,328 patent/US5046072A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02241156A (ja) | 1990-09-25 |
| US5046072A (en) | 1991-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2845480B2 (ja) | 信号分配方式 | |
| CA1087258A (en) | Circuit for wire transmission of high frequency data communication pulse signals | |
| US5301208A (en) | Transformer bus coupler | |
| JPH10190747A (ja) | 信号伝送方式及び伝送線路駆動回路 | |
| US4775864A (en) | Local area network with multiple node bus topology | |
| US20030201759A1 (en) | Full duplexing for power line data communications | |
| US5517487A (en) | System for increasing the capacity of existing local area networks that use shielded twisted wire pair medium | |
| US4885557A (en) | Broadband constant voltage multicoupler | |
| US6265951B1 (en) | Method and apparatus for equalizing channel characteristics in a computer extension system | |
| US4445048A (en) | High speed ribbon cable bus | |
| EP3300310B1 (en) | Controller area network (can) system | |
| US6570463B1 (en) | Signal transmission system | |
| US6366972B1 (en) | Multi-user communication bus with a resistive star configuration termination | |
| US3303437A (en) | Building-out network for non-loaded transmission lines | |
| CA1167121A (en) | High speed ribbon cable bus | |
| US3611016A (en) | Matrix switch with improved transmission characteristics | |
| US3413413A (en) | Switching arrangement for the transmission of direct current telegraph signal units | |
| CN220234636U (zh) | 一种具有斜率选择功能的幅度均衡器 | |
| JPS6361816B2 (ja) | ||
| AU673548B2 (en) | Line driver circuit | |
| JPS59188259A (ja) | バスレシ−バ用増幅器 | |
| JPH0230201A (ja) | インピーダンス整合回路 | |
| DE1914259C3 (de) | Schaltungsanordnung zur Übertragung von Telegrafie- und Datensignalen mit sehr hoher Geschwindigkeit über ein aus symmetrischen und galvanisch durchgeschalteten Leitungen bestehendes Gleichstromubertragungssystem | |
| JP3302061B2 (ja) | 光空間通信装置 | |
| US20020168064A1 (en) | Device for balancing a transmission line input impedance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |