JP5102534B2 - 抵抗性半導体ウェハ上に薄膜を電気化学処理するための装置及び方法 - Google Patents

抵抗性半導体ウェハ上に薄膜を電気化学処理するための装置及び方法 Download PDF

Info

Publication number
JP5102534B2
JP5102534B2 JP2007120448A JP2007120448A JP5102534B2 JP 5102534 B2 JP5102534 B2 JP 5102534B2 JP 2007120448 A JP2007120448 A JP 2007120448A JP 2007120448 A JP2007120448 A JP 2007120448A JP 5102534 B2 JP5102534 B2 JP 5102534B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
electrochemical process
current
metal
electrochemical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007120448A
Other languages
English (en)
Other versions
JP2007297714A (ja
Inventor
ヴィーララガバン・エス・バスカー
ジョン・マイケル・コット
ハーリクリア・デリジャンニ
マッテオ・フロッタ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2007297714A publication Critical patent/JP2007297714A/ja
Application granted granted Critical
Publication of JP5102534B2 publication Critical patent/JP5102534B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/005Apparatus specially adapted for electrolytic conversion coating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02Anodisation
    • C25D11/024Anodisation under pulsed or modulated current or potential
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/011Electroplating using electromagnetic wave irradiation
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • C25F3/14Etching locally
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electromagnetism (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体又は絶縁体層上に直接、薄膜を電気化学処理プロセスで形成する方法、及び該プロセスを実施する装置に関する。
半導体製造において、特に金属層又は相互接続部を形成するために、金属は通常、金属シード又はめっき基層上に電着される。シード層は通常、物理的気相堆積法(PVD)又は化学的気相堆積法(CVD)により、半導体ウェハ上に形成される。電着を促す電流は、シード層の縁部に設けられた電気接蝕からシード層の中を横方向に通過する。半導体ウェハ自身と、半導体ウェハ内に含まれる何らかの誘電体層とを通過する電流は、基本的に無視できるほどである。
米国特許出願第11/050,790号
半導体/絶縁体材料の電気化学プロセスは、通常薄い酸化被膜又は半導体である半導体ウェハが少量の電流を伝導することができる場所で起こる。伝導性は、半導体/絶縁半導体ウェハの価電子帯又は伝導帯を直接通る電荷の輸送によってもたらされる。後者のケースは、あらゆるn型ワイドバンドギャップ半導体と同様、TiO、ZnO及びTaのような酸化物半導体を扱うときに重要となる。薄い酸化物/絶縁体層では、電子トンネル効果又は電流漏れもまた、伝導性のメカニズムとなることがある。欠陥もまた、絶縁体のバンドギャップ内に多くの電子状態を与え、高密度のギャップ状態では、これらの欠陥が電流の経路を与えることがある。
この原理は、図1に概略して説明される。溶液中の空酸化剤(empty oxidant)状態が半導体の伝導帯の電子状態と重なるとき(図1(A))、酸化剤の電解還元が、n−ドープされた半導体ウェハで可能となる(伝導帯電子を利用可能)が、p−ドープされた半導体ウェハでは可能でない(暗所では伝導帯電子を利用可能でない)。酸化剤のガウス分布状態が半導体のバンドギャップ内のエネルギーに対応する場合には、電荷輸送が可能でなくなり、この特定の半導体ウェハでは酸化剤が不活性になると予測される(図1(B))。しかしながら、溶液中の酸化剤状態が半導体の価電子帯と重なる場合には、n−ドープされた半導体ウェハとp−ドープされた半導体ウェハの両方で電荷輸送が可能である(図1(C))。要するに、溶液中の酸化還元電解質の電子構造と組み合わされた絶縁体及び半導体ウェハの電子構造は、特定の電荷輸送の組み合わせのみを可能にする。
電気化学方法は、125mm又はそれより大きい半導体ウェハであって、少なくとも一部が電解質溶液と接触し、第1電極として機能する半導体ウェハを、導電性表面と電気接触する状態で準備するステップと、電解質溶液の中に第2電極を準備するステップであって、第1及び第2電極が電源の両端に接続されるステップと、電流が第1及び第2電極にわたって印加されるときに、光源を用いて半導体ウェハの表面を照射するステップと、を含む。
1つの実施形態では、電気化学法は、125mm又はそれよりも大きい、任意の絶縁体層を備えたp型半導体ウェハのカソード電着プロセスである。このプロセスは、電解質溶液の中にp型半導体ウェハを設置するステップと、電解質溶液の中に対電極を設置するステップと、光源を用いて、p型半導体ウェハ又は存在すれば絶縁体層の前側を照射し、又は、半導体ウェハの裏側を照射するステップと、半導体ウェハ及び対電極に電流を印加するステップと、を含む。
別の実施形態では、電気化学法は、125mm又はそれよりも大きい、金属層を備えたn型半導体ウェハのアノード電気化学プロセスである。アノード・プロセスは、電解質溶液の中にn型半導体ウェハを設置するステップと、電解質溶液の中に対向電極を設置するステップと、光源を用いてn型半導体ウェハの前側又は裏側を照射するステップと、半導体ウェハ及び対向電極に電流を印加するステップと、を含む。アノード電気化学プロセスは通常、金属層の電気エッチング・プロセスであるか、又は金属層の陽極酸化プロセスである。
本発明はまた、本発明の電気化学法を実施するための、光源と電気化学構成要素とを含む装置に向けられる。
本発明のこれら及び他の特性は、添付の図面と併せて、以下の本発明の詳細な説明を検討すると、明白となるであろう。
電気化学反応における基板/電解質界面での電気化学電流の生成は、いくつかの要因に依る。金属半導体ウェハの場合、反応に必要な電子は可能性のある全てのエネルギー・レベルにおいて豊富に利用可能であるため、そのような研究は、電解質の相互作用に焦点を当てる。しかしながら、半導体又は絶縁半導体ウェハの場合、半導体ウェハ/電解質の相互作用に注意が向けられる。これらの要因は、酸化物及び下にある半導体ウェハの価電子帯の端部並びに伝導帯の端部に対する電解質のエネルギー位置及び電子状態密度を含む。伝導性は、充満電子状態と空電子状態との間で界面での電荷移動が発生するかどうかに依存する。
本発明は、絶縁体層を備える又は備えない125mm又はそれより大きい半導体ウェハ上に直接薄膜を得るための電気化学プロセス、及びそのプロセスを実施する装置を説明する。電気化学プロセスは、絶縁体層を備える又は備えない半導体ウェハへの電気的接続のための裏側コンタクト方法を含み、半導体ウェハ/層の上面は、電気化学プロセスにおける作用電極のような電極として機能する。望ましい電気化学反応は、半導体ウェハの表面で発生することがある。代替的には、望ましい電気化学反応は、半導体ウェハの上部に堆積された金属/半導体/絶縁体の薄い層の上で発生することがある。このプロセスは、電流を運ぶ下位シード層を必要としない。
図2(A)と図2(B)は、本発明の実施形態のコンタクト方法を説明する。薄いゲート酸化物のような誘電体層2(絶縁体層又は絶縁体とも称される)は、125mm又はそれよりも大きい、シリコンのような半導体ウェハ4の上に設置される。電気コンタクト5は、半導体ウェハ4に対して裏側コンタクトとして形成される。代替的に、絶縁体層2が、オーム・コンタクト方法が知られている(例えばn−ZnO、n−TiO、n−Taのワイドバンドギャップ半導体のような)半導体である場合には、電気コンタクトは絶縁体層に直接形成することができる。電解質溶液1が、半導体ウェハの前側が十分に浸漬された状態で、又は状況に応じ、半導体ウェハの処理を望まれる領域が部分的に浸漬された状態で、誘電体層と接触して設置される。半導体ウェハは1つの電極として機能し、対向電極6が電解質溶液の中に配置される。図2の半導体ウェハ4と絶縁体層2は平面で表されているが、半導体4は幾つかの形状をもつこともでき、絶縁体層は共形(conformal)層とすることができることを理解されたい。
電気化学プロセスのために、電流が、電源7と導線8を経由して半導体ウェハ(電極)4と対向電極6に印加される。所望であれば、構造体/電解質の電気化学電位は、第3の電極、即ち一定の電気化学電位をもつ基準電極(図示せず)を導入することにより、より精密に制御することができる。基準電極の例は、飽和カロメル電極(SCE)と銀−塩化銀(Ag/AgCl)基準電極、又はCu又はPtのような他の金属基準電極を含む。図2(B)は、誘電体又は絶縁体層2上の構造体/電解質におけるめっき金属膜9の形成を表す。図2の方法は金属膜9のめっきを示すものであるが、図2の方法の変形は、対象となる薄層を選択的に生成する金属のエッチング又は陽極酸化などの他の電気化学プロセスを含むことができることが、当業者には認識できるであろう。
絶縁体層を備える又は備えない125mm又はそれより大きい半導体ウェハにわたる電子輸送プロセスの強い抵抗性のために、電流は最も抵抗性の小さい経路に従うので、電子化学プロセスは、最も導電性の高い領域に優先して発生すると予測される。この点で、そのような半導体ウェハにわたる電流輸送による電気化学プロセスは、非常に選択的なプロセスとなる。いくつかの要因又はパラメータが選択性を決定し、それには、下にある半導体ウェハ、絶縁体の厚さ、絶縁体のタイプ、電解質溶液、物理的遮断、光、そして他の外的手段を含む。
電流−電圧特性、従って電極反応速度論もまた、下にある半導体ウェハの構造によって決定される。これらの特性は、例えば、使用される半導体ウェハ材料のタイプと、使用されるドーピングのタイプによって劇的に変化する。従ってそれらは、金属、n型半導体、p型半導体及びそれらの組み合わせでは異なることが予測される。例えば半導体ウェハ上の金属電着のための、溶液からの金属イオンの電気化学的還元は、n型半導体ウェハについては、伝導帯(電子捕獲プロセス)又は価電子帯(正孔注入プロセス)のどちらを介してでも実現できるが、p型半導体ウェハ(暗所の)では正孔注入プロセスを介してのみ、又は反転されたときのみ電解還元が可能である。加えて、半導体材料(そのバンドギャップとバンド端のエネルギーを含む)及びドーパント濃度(そのフラット・バンド電位と空乏層の厚さを含む)が、半導体/絶縁体/電解質(SIE)コンタクトの電気化学特性を決定する。
カソード伝導帯が125mm又はそれよりも大きいp型半導体ウェハを処理し、アノード価電子帯が125mm又はそれよりも大きいn型半導体ウェハを処理できるようにするために、バンドギャップにわたる価電子帯電子の光子励起が必要とされる。これは、例えば電解質溶液を通る又は半導体ウェハの裏側からの照射による、半導体ウェハの照射によって実現可能である。選択性はいくつかの方法で得られる。例えば、光波長の注意深い選択が、それらの半導体ウェハ又は酸化物においてのみ電気化学プロセスを活性化させ、その場合、完全なバンドギャップが横断されるか、又はギャップ状態が電極反応を仲介するように活性化される。代替的には、エッチングされ又は堆積されたパターンを直接書き込むために細いレーザ・ビームを使用することができ、又は半導体ウェハ表面の特定の領域にのみ照射するためにマスクを使用することができる。
1つの実施形態では、電気化学プロセスは、125mm又はそれより大きい半導体ウェハ上への金属層の電着を含む。そのようなプロセスにおいて、半導体ウェハは負極(カソード)として機能し、金属の電着のために必要な電子を与える。電着プロセスはまた、p型シリコンのような電子が少ない又は無い半導体ウェハ上での金属層の電着を促進するために、光源を設けることを含む。
別の実施形態では、電気化学プロセスは、125mm又はそれより大きい半導体ウェハからの金属層の電気エッチング及び/又は陽極酸化を含む。この場合、電気化学プロセスは正電荷を必要とし、半導体ウェハは正電極(アノード)として機能する。故に、n型シリコンの場合には、電気化学プロセスはまた、半導体ウェハからの金属層の電気エッチング及び/又は陽極酸化を促進するために光源を設けることを含む。電気エッチング又は陽極酸化プロセスは、Al、Ti、Zr、Nb、Hf、Ta、W、Mo及びCdから選択された1つ又はそれ以上の金属を含む金属層を含む。半導体ウェハは、Si、Ge、In、Ga、Sb、P及びそれらのいかなる組合せも含むことができる。
これに関し、図3は、負電位に向かう電位差動的スキャン(フォワード・スキャン)の間の、暗所での及び白色光照明(21V、150Wのハロゲン・ランプ)の下での、硫酸ニッケル浴(0.1M NiSO+0.1M HBO)中のn型及びp型Si/SiO/HfO半導体ウェハについての電流―電圧特性(負電圧に向かうスキャン)を示す。図3では、電流密度iがミリアンペア/平方センチメートル(mA/cm)単位で与えられ、そして電極電位Uが標準水素電極(NHE)に対するボルト単位で与えられる。スキャン速度は50ミリボルト毎秒であり、電極回転速度は250rpmであった。
図3に表されるように、n型半導体ウェハは、暗所及び照明下での、−2Vを超える負電圧における電流の急激な増加を表している。p型半導体ウェハは、暗所では全く電流の流れを示さず、サンプルに光が照射された場合にのみ−1.5V以下でNi2+のカソード電流の減少を表す。この現象は、マスク開口部を通して同時に露出されたn型及びp型領域の選択的めっきを可能にする。例えば、n型領域は、暗所での電着により選択的に金属化され、p型領域は、光電着により別の選択金属と共に金属化される。後者の場合には、n型及びp型の両区域がめっきされ(即ちn型区域に既に堆積された金属は、その上に別の金属コーティングを得る)、或いは、電着電位の適切な選択により、p型領域が選択的に金属化される(n型領域に付加的なめっきはない)。
p型半導体ウェハでは、電流は、十分にマイナスの印加電位における光強度によって制限される。入射光子束、したがって測定される光電流は、溶液によって及び堆積した金属によって光が吸収されれば、低くなる。p型半導体ウェハでのめっきのための電流密度は、光強度により制御される。例えば、パルスめっきは、光ビームをストローブし又はチョップすることにより、定電位で行うことができる。電流―電圧特性は、n型及びp型半導体ウェハ上の金属堆積の選択性を表す。上記に与えられた例によれば、Niは、−2Vよりもマイナスの電位において(定電圧又は定電流を印加することにより)、n型領域上に暗所で選択的に堆積することができる。金属がn型領域に堆積された後、Niが、−0.9Vと−1.8Vの間の電位において照明の下でp型領域に選択的に堆積される。
一方で、電流―電圧特性がプラスの電位域で得られる場合には、n−Siは、電気化学電流を得るために光を必要とし、p型は電気化学反応のために光を必要としない。よって、電気エッチング/陽極酸化反応については、光はn型半導体ウェハにおいて要求される。
本発明及びこれに使用される処理条件に従った抵抗基板上の選択金属の電着は、特許文献1に説明される。
図4は、図2(A)で説明される装置を示すが、ブランケット・ゲート誘電体2上の金属パターン9の選択的光電着は、電気コンタクト5を備えた半導体ウェハ4及び対向電極6に電流を印加しているあいだ、マスク13内のいくつかの開口部を通して、光源20を用いて半導体ウェハに照射することにより達成される。図4(A)は光電着のための装置を示し、図4(B)はマスクによってブロックされない照射領域において得られるパターン形成金属を表す。付加的に、開放領域での望ましい反応を得るために、開放領域を与えるいずれかのパターニング方法を使用することができる。例えば、パターニングは、ウェハ上のフォトレジストを活用して得ることができる。
電気化学プロセスは、金属と、125mm又はそれより大きいドープ又は非ドープの半導体ウェハ両方と併せて使用することができる。例示的なドープ又は非ドープの半導体ウェハは、Si半導体ウェハ、Ge半導体ウェハ、又は(Si−Ge)半導体ウェハ、又はGa、As、P、Sb、In、Se及びAlを含むドープ又は非ドープの2種、3種、及び4種の半導体を含む半導体ウェハから選択することができる。他の例示的な半導体ウェハは、Cd、Zn、Te、Se、S及びそれら各々の組合せを含むドープ又は非ドープのII―IV族半導体ウェハ、及び、Ti又はZr酸化物を含むドープ又は非ドープの酸化物半導体ウェハ、Cu又はSrベースの半導体ウェハ、又は、シリコン・オン・インシュレータ又はシリコンゲルマニウム・オン・インシュレータの組合せから選択された半導体・オン・インシュレータ半導体ウェハを含む。さらに他の例示的な半導体ウェハは、ポリアセチレン、ポリ(ジアルコキシp−フェニレン−ビニレン、ポリ(ジアルキルフルオレン)、及びそれらの各々の誘導体から選択されたエレクトロルミネセント・ポリマーを含むことができる。
記述のとおり、本発明の電気化学プロセスは、1つ又はそれ以上の金属がRu、Re、Ni、Pd、Co、Pt、Rh、Cr、及びMnとそれらの各金属のいずれかの組合せからなる群から選択され、半導体ウェハ上に堆積される電着プロセスを含む。Os、Ir、Sb、Bi、Sn、In、Ga、Ge、As、Fe、Zn、Cd、Se、Te、Cu、Ag、Au、W、Hg、Tl、Po、Pb、Mo、V、B、C、P、S及びそれらの各金属のいずれかの組合せからなる群から選択された他の選択金属及び非金属もまた、半導体ウェハ上に堆積させることができる。
図5は、説明される本発明の電気化学プロセスで使用できる電気化学装置を示す。装置の設計は、125mm又はそれよりも大きい、特に200mm又は300mmの半導体ウェハの処理に向けられる。しかしながらその装置は、いかなる形又は大きさのウェハにも対処できるよう修正することができる。その装置はまず、電解質収容タンク101から成る。シリコン半導体ウェハ111は、空気シーリング及びリング・シール103を備えたツール・ヘッド102によって保持される。リング・シール103は、半導体ウェハを金属プレート104に接触するように押しつけ、それによって、半導体ウェハの裏側に液体が達するのを防止する。金属プレート104は、半導体ウェハに電気コンタクトを与える。Siのような半導体ウェハへの電気コンタクトは、裏側コンタクト配置によって可能となる。加えて、半導体ウェハへの電気コンタクトは、酸化物層の開口部を通じて可能となる。半導体ウェハ上の誘電体への接触点からの導電経路又は電気経路は、1つ又はそれ以上の界面を通ることができ、電気化学プロセスのための電流路をもたらす。
代替的に、電気コンタクトは乾燥固体状態のコンタクトも含むことができる。半導体ウェハへの乾燥固体状態のコンタクトは、オーム・コンタクトを含むことができ、それは一般に、ドーパント元素の注入又は表面欠陥の生成を通して、高度にドープされた表面(約1019cm−3)を与えることにより生成される。さらには、電気的接続性を促進するために、特定の金属を半導体ウェハの表面に適用することもできる。例えば、インジウムのような仕事関数の低い金属は、n型半導体ウェハにオーム・コンタクトを与えることができる。仕事関数の高い金属は、p型半導体ウェハにオーム・コンタクトを与えることができる。装置はさらに、対向電極105から成る。この構成における対向電極はメッシュ・タイプ電極であるので、半導体ウェハは溶液を通して照射される。その照射は光源107によりもたらされ、その波長は、望ましい電着に必要なエネルギー・レベルに応じて選択可能である。光源は、レーザのような単色光源、又はハロゲン・ランプのような複合光源とすることができる。さらに光源は、反応速度を制御するために光強度を変化させる装置を含むことができる。
図5の電気化学装置は、電気化学反応を促進するために十分な量の光が半導体ウェハに差し込むように、光源に対しめっき溶液が透明又は半透明であれば、特に有益である。装置はまた、半導体ウェハと光源の間に配置されるシャッタ106を含むことができる。その装置は、半導体ウェハの電気化学プロセスのパルス・モード及び反転パルス・モードに使用できる。半導体ウェハ111の金属コンタクト104は、電源108の一端に接続されるので、実行されている電気化学プロセスの性質に応じて、カソード又はアノードとして機能することができる。例えば電着の場合、p型シリコンのような半導体ウェハは負電極(カソード)である。代替的に、エッチング又は陽極酸化の場合、例えばn型シリコンのような半導体ウェハは正電極(アノード)である。次いで対向電極は、各電気化学プロセスの電気回路を完成させるために、電源109の反対端に接続される。
図6は、図5のツール・ヘッドの変形を示す。この配置では、金属コンタクト204は、半導体ウェハ201に電気コンタクトを与えるためのメッシュ・タイプの金属コンタクトであり、ランプ・アセンブリ207がツール・ヘッド102内部に設置される。そのような設計は、電解質が光に対し不透明に近い又は不透明であるときの電気化学プロセス条件に有利である。この場合、光源は、電流キャリア(電子又は空孔)を、電気めっき溶液によって吸収されることなく、半導体ウェハの裏側から直接発生させるのに役立つ。対向電極205は、金属板又はメッシュ・タイプの電極とすることができる。装置はまた、半導体ウェハと光源207の間に配置されるシャッタ106を含むことができる。
図7は、バネ荷重金属プレート310を用いて半導体ウェハに一様な電気コンタクトを与えるツールの変形を示す。そのような配置は、半導体ウェハと金属プレート間の一様でないコンタクトを最小にすることができる。バネ荷重金属プレート310は、裏側プレート304に電気的に接続される。半導体ウェハ301がリング・シール103に接触するように押し付けられる際に、バネが、半導体ウェハの表面上に均一な圧力分布をもたらし、半導体ウェハの裏側にわたって均一な電流分布をもたらす。
代替的に、半導体ウェハにわたって均一に電流を分布させるために、バネ荷重金属プレートを用いる代わりに、海綿状(スポンジ状)又はメッシュ・コンタクト310´を使用することができる。さらに、均一な電流分布を強化するために、別の高導電性メッシュ311がバネ荷重プレート310に接続される。
図8は、図7のツール・ヘッドのさらなる変形を示す。この場合、装置は図6の変形を組み合わせる。高導電性メッシュ311を伴ったバネ荷重プレート310は、リング・シール103に接触するように押し付けられると、半導体ウェハ301の裏側に一様な電流分布をもたらす。ランプ・アセンブリ207は、使用する電解質が光源に対し半透明又は不透明である半導体ウェハの電気化学的処理を可能にするようにツール・ヘッドの内側に設置される。
図9(A)は、単一の対向電極105と光源207がアセンブリ501内部に格納された装置の変形を表す。アセンブリは、タンク内に設置することができ、半導体ウェハを照射するために使用することができる。この配置は、透明又は半透明溶液の場合に使用することができる。ランプ・アセンブリ207(例えばLED又はハロゲン・ランプ)を収容するガラス(又は他の透明な材料)・ケース502は、o−リング503を用いて、電解質が漏れたり滲み出したりすることから保護される。メッシュ形態の対向電極105は、o−リング503の助けによって固定位置に保持される。ランプ・アセンブリ207は、いかなるランプの数及び方向にでも設計することができる。2つのランプの設計が図9(B)及び図9(C)に表され、低輝度ランプ507及び高輝度ランプ508が、それぞれ、半導体ウェハを照射するために配置される。
銅電着
1g/リットルから300g/リットルのCuSO、1ml/リットルから250ml/リットルのHSO、及び、1から10000ppmのClから成るめっき溶液を使用することができる。例えば、めっき溶液は、pH1から2を有する、240g/リットルのCuSOと100g/リットルのHSOを含むことができる。Clの原料は塩化ナトリウムである。さらに、臭化物、ヨウ化物、フッ化物、硫化物、硫酸塩、ホウ酸、ホウ酸塩及び金属塩のような他の無機成分、ならびに、界面活性剤、光沢剤、促進剤、抑制剤及びならし剤(レベラー)のような有機添加剤を加えることができる。
上記のめっき浴を用いる電気めっきプロセスでは、電流又は電圧を印加するいくつかの方法の、1つ又はそれ以上を使用できる。これらは、例えば、1mA/cmから50mA/cmの定電流又は同等の電位(NHEに対して−2Vから−3Vの電極電位)の印加、及び、20ミリ秒から5秒間(例えば0.1秒)で5mA/cmから250mA/cmの第1電流、及び、1から500サイクル(例えば25サイクル)の、NHEに対して−2Vから3.5Vの電位でのパルスめっきを含む、0.1秒から10秒間で1.0μA/cmから2mA/cmまでの第2電流を用いるパルスめっきを含む。プロセスの間の温度は、例えば、20℃から90℃までに及ぶことができる。
上記のプロセス条件に含まれるものには、100rpmで撹拌しながら室温で30分間にわたって10mA/cmの定電流を印加するものがある。
図10は、上記に言及した浴及び作動条件を用いて銅で選択的に電気めっきされた200mmの半導体ウェハの例を表す。銅は、10よりも大きい縦横(アスペクト)比を有する深いビア、即ち高さ1から40μm及び幅0.1から2μmにわたるビアの中に電気めっきされる。この例で使用される半導体ウェハは、n−Si/TaN/Ta/Cuである。TaN/Ta/Cu層は、物理気相堆積法を用いて堆積された。層は、100−300Å程度の非常に薄いものであった。通常はTa/TaNであるライナー(liner)材料と、通常はCu又はRuであるシードが、めっきの前に化学機械研磨(CMP)法を用いてビアの上部から除去された。CMPプロセスは、ライナー/シード層をビア領域内部にのみ残して、それを優先的な導電性経路とする。この配置は、電流がビア領域内にのみ伝導されるようにし、従ってCuが選択的にめっきされる。
レニウム電着
1g/リットルから100g/リットルのNHReOと、1ml/リットルから250ml/リットルのHCl(38wt.%)から成るめっき溶液を使用することができる。例えば、めっき溶液は、10g/リットルのNHReOと、1から2のpHを有する、10ml/リットルのHCl(38wt.%)を含むことができる。NHReOに加えて、他の過レニウム塩(perrhenate salt)と無機Re塩を使用することができる。HClに加えて、他の塩化物を使用することができる。さらに、他の無機成分(臭化物、ヨウ化物、フッ化物、硫化物、硫酸塩、ホウ酸、ホウ酸塩及び金属塩)と、有機添加剤(界面活性剤)を加えることができる。
パターン形成されたMOS構造体は、1μm×1μmから400μm×400μmの開口部を備えた厚いSiOマスクを使用してp型半導体ウェハにレニウム(Re)を電着することによって形成された。Reは、高k/SiO/Siスタック(積層)の上部に選択的に堆積された。高k材料は、MOCVDにより形成された、それぞれ3nm及び4nmのHfO及びHfSiOであった。SiON(1nm)は、高速熱酸化により形成され、SiO(1nm)は化学的酸化物であった。図11は、100μm×100μmのMOSテスト構造体で測定されたReゲートのキャパシタンス−電圧と電流−電圧特性のグラフ図である。Reゲートは、200mmのp型Si半導体ウェハ上に形成された。図面は、ウェハにわたる電気特性の一様性を表す。Reは、白色光照明の下で、定電圧で堆積された(SCEに対して−3V、120V/500Wハロゲン・ランプ、100rpm)。
上記のめっき浴を用いた電気めっきプロセスにおいては、電流又は電圧を印加するいくつかの方法の1つ又はそれ以上を使用することができる。これらは、例えば、3mA/cmから50mA/cmの定電流または同等の電位(NHEに対して−2Vから−3Vの電極電位)の印加と、20ミリ秒から5秒間(例えば0.1秒)にわたって5mA/cmから250mA/cmの第1電流、及び、0.1秒から10秒間にわたって1.0μA/cmから2mA/cmの第2電流を用いるパルスめっきを含み、1サイクルから500サイクル(例えば25サイクル)までの、NHEに対して−2Vから3.5Vの電位でのパルスめっきを含む。プロセスの間の温度は、例えば20℃から90℃の範囲とすることができる。
上記のプロセス条件に含まれるものには、400rpmで撹拌しながら室温で120秒間にわたって10mA/cmの定電流を印加するものがある。
図12と図13は、蒸着、化学気相堆積、及びスパッタリングのような他の従来技術と比較した、電気めっきにより得られた金属層のXRD特性を表す。RuとReは、標準的な条件下で従来技術により堆積された。図12と図13に示されるように、ルテニウムとレニウムの両方の結晶構造配向(100/002/101)は、使用される堆積プロセスに応じて変化する。ルテニウムの場合(図12)は、002強度がXRDを支配し、100の寄与が極めて小さいように見える(002と101の両方のピーク強度を比較して)という点で、CVD及びPVD/アニールは、非常に類似した結晶構造配向を示す。それに比べて、本発明のプロセスにより光電着されたルテニウムは、101がXRDを支配し、100と002が類似した強度を示す結晶構造配向を示す。
レニウムの場合(図13を参照)は、堆積され蒸着されたRe(スペクトルb)とPVD/アニールRe(スペクトルe)は、3つの結晶配向の全てがXRDの同様の強度を示すという点で、非常に類似した結晶構造配向を示す。それに比べて、本発明のプロセスにより光電着されたReは、002ピークが支配し、100からの寄与が極めて小さい結晶構造配向を示す。
半導体ウェハにおける伝導帯及び価電子帯、並びに、電子状態密度のガウス分布をもつ酸化剤含有溶液の、電子配置を表す略図である。 ゲート誘電体を通る電流の流れを用いたブランケット電着を表す略断面図である。 暗所及び白色光照明の下での、硫酸ニッケル溶液中のn型及びp型Si/SiO(1nm)/HfO(3nm)の電流−電圧曲線を表す。 電位又は電流を印加しながらマスクを通して半導体ウェハを照射することによる、ブランケット・ゲート誘電体上の金属パターンの選択的な光電着を表す略断面図である。 本発明の装置の略図である。 本発明の別の装置の略図である。 本発明の別の装置の略図である。 本発明の別の装置の略図である。 本発明の別の装置の略図である。 選択的に銅で電気めっきされた200mmシリコン・ウェハを表す。 100μm×100μmのMOSテスト構造体を用いて測定された、Reゲートのキャパシタンス−電圧特性のグラフ図である。 当該技術分野では公知の従来方法を用いたとき、及び本発明の光電着プロセスを用いたときの、堆積されたルテニウムのXRD回折パターンを示す。 当該技術分野では公知の従来方法を用いたとき、及び本発明の光電着プロセスを用いたときの、堆積されたレニウムのXRD回折パターンを示す。
符号の説明
101:収容タンク
102:ツール・ヘッド
103:リング・シール
104:金属プレート
105:対向電極
106:シャッタ
107:光源
108:電源
109:電源
111:半導体ウェハ

Claims (7)

  1. 電気化学プロセスであって、
    電解質収納タンク内の上部に設けられたツール・ヘッドの内部に、125mm又はそれより大きい半導体ウェハであって、表側の表面の少なくとも一部が前記電解質収納タンク内の電解質溶液と接触し、裏側の表面が、前記電解質溶液からシールされた状態で、第1電極として機能するメッシュ状の導電性表面と電気接触する半導体ウェハを準備するステップと、
    前記電解質収納タンク内の下部の前記電解質溶液の中に第2電極を準備するステップであって、前記第1及び第2電極が 電源装置の両端に接続されるステップと、
    電流が前記第1及び前記第2電極にわたって印加されるときに、前記ツール・ヘッドの内部にあって前記半導体ウェハの前記裏側の表面の上方に設置された光源を用いて前記半導体ウェハの前記裏側の表面を照射するステップと、を含
    前記半導体ウェハが、Si半導体ウェハ、Ge半導体ウェハ、又は(Si−Ge)半導体ウェハから選択されたドープ又は非ドープの半導体ウェハであるか、又は、Ga、As、P、Sb、In、Se、及びAlを含むドープ又は非ドープの二種、三種及び四種の半導体を含む半導体ウェハであり
    前記電気化学プロセスが、Ru、Re、Ni、Pd、Co、Pt、Rh、Cr、Mn、Cu、Fe、Zn、Cd、Ce、Ta、Hf、Ti、Al、V、Ga、Ge、As、Se、Nb、Mo、Ag、In、Sn、Sb、Te、W、Os、Ir、Au、Hg、Tl、Pb、Bi、P、B、C、N、O、Cl、又はそれらのいずれかの組合せからなる群から選択された1つ又はそれ以上の元素が前記半導体ウェハ上に堆積される電着プロセスである、電気化学プロセス。
  2. 前記印加される電流が、1μA/cmから50A/cmであり、定電流、定電圧、又はパルス・モードで作動される、請求項に記載の電気化学プロセス。
  3. 結晶金属膜をもたらすように、電着された金属又は金属合金をアニーリングするステップをさらに含む、請求項1に記載の電気化学プロセス。
  4. 前記電着及びアニールされた金属膜がルテニウムからなり、前記ルテニウムの膜は、結晶配向101の反射強度が100又は002の反射強度よりも大きいXRDスペクトルを有する、請求項に記載の電気化学プロセス。
  5. 前記電着及びアニールされた金属膜がレニウムからなり、前記レニウムの膜は、結晶配向002の反射強度が101又は100の反射強度よりも大きいXRDスペクトルを有する、請求項に記載の電気化学プロセス。
  6. 前記半導体ウェハが、n型シリコン領域とp型シリコン領域を含み、前記p型シリコン領域上の金属の選択的電着が前記半導体ウェハの照射の間に起こる、請求項1に記載の電気化学プロセス。
  7. 前記半導体ウェハが誘電体を備えたp型シリコンを含む、請求項1に記載の電気化学プロセス。
JP2007120448A 2006-05-04 2007-05-01 抵抗性半導体ウェハ上に薄膜を電気化学処理するための装置及び方法 Expired - Fee Related JP5102534B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/417146 2006-05-04
US11/417,146 US20070256937A1 (en) 2006-05-04 2006-05-04 Apparatus and method for electrochemical processing of thin films on resistive substrates

Publications (2)

Publication Number Publication Date
JP2007297714A JP2007297714A (ja) 2007-11-15
JP5102534B2 true JP5102534B2 (ja) 2012-12-19

Family

ID=38660227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007120448A Expired - Fee Related JP5102534B2 (ja) 2006-05-04 2007-05-01 抵抗性半導体ウェハ上に薄膜を電気化学処理するための装置及び方法

Country Status (4)

Country Link
US (4) US20070256937A1 (ja)
JP (1) JP5102534B2 (ja)
KR (1) KR20070108087A (ja)
CN (1) CN101070602B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8551313B2 (en) * 2007-11-15 2013-10-08 International Business Machines Corporation Method and apparatus for electroplating on soi and bulk semiconductor wafers
CN101257059B (zh) * 2007-11-30 2011-04-13 无锡尚德太阳能电力有限公司 一种电化学沉积太阳能电池金属电极的方法
DE102008056093B3 (de) * 2008-11-06 2010-06-10 Solarworld Innovations Gmbh Verfahren und Vorrichtung zum lichtinduzierten Galvanisieren von Halbleiter-Bauelementen und Halbleiter-Bauelement
FR2943688B1 (fr) * 2009-03-27 2012-07-20 Alchimer Dispositif et procede pour realiser une reaction electrochimique sur une surface d'un substrat semi-conducteur
US20110253545A1 (en) * 2010-04-19 2011-10-20 International Business Machines Corporation Method of direct electrodeposition on semiconductors
US20120097547A1 (en) * 2010-10-25 2012-04-26 Universiteit Gent Method for Copper Electrodeposition
EP2463410B1 (en) 2010-12-13 2018-07-04 Rohm and Haas Electronic Materials LLC Electrochemical etching of semiconductors
JP2012159448A (ja) * 2011-02-02 2012-08-23 Toshiba Corp 欠陥検査方法および半導体装置の製造方法
DE102011005743B3 (de) * 2011-03-17 2012-07-26 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Abscheidung einer Metallschicht auf einem Halbleiterbauelement
US8703572B2 (en) * 2011-10-10 2014-04-22 International Business Machines Corporation Embeded DRAM cell structures with high conductance electrodes and methods of manufacture
CN102747397B (zh) * 2012-08-01 2015-05-20 云南大学 一种光诱导电镀制备太阳能电池表面栅状电极的方法及装置
DE102012214925B3 (de) * 2012-08-22 2013-10-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und Vorrichtung zum lichtinduzierten oder lichtunterstützten Abscheiden von Metall auf einer Oberfläche eines Halbleiterbauelements sowie damit hergestelltes Halbleiterbauelement
CN102881732B (zh) * 2012-10-17 2015-06-03 云南大学 一种高光电转换率晶体硅太阳能电池及其制造方法
CN105050679B (zh) * 2013-01-31 2017-09-29 密苏里大学管委会 辐解电化学发生器
US11932960B2 (en) * 2013-11-26 2024-03-19 Arizona Board Of Regents On Behalf Of Arizona State University Light-induced aluminum plating on silicon for solar cell metallization
CN105590987B (zh) * 2014-10-20 2022-06-14 苏州易益新能源科技有限公司 一种水平电化学沉积金属的方法
US20170167042A1 (en) 2015-12-14 2017-06-15 International Business Machines Corporation Selective solder plating
WO2018044930A1 (en) * 2016-08-29 2018-03-08 Board Of Trustees Of The University Of Arkansas Light-directed electrochemical patterning of copper structures
CN106555219B (zh) * 2016-12-01 2019-05-17 福州大学 一种用于高通量材料制备的光定向电泳沉积方法
EP3413340B1 (en) * 2017-06-08 2021-11-17 Brooks Automation (Germany) GmbH Method for inspecting a container and inspection system
JP6963524B2 (ja) * 2018-03-20 2021-11-10 キオクシア株式会社 電解メッキ装置
CN109518184B (zh) * 2018-11-23 2020-07-31 东南大学 一种Hf-BHfN-BHfNC复合涂层刀具及其制备方法
CN112813467B (zh) * 2019-11-15 2022-05-03 源秩科技(上海)有限公司 电化学加工装置及其方法
JP7279629B2 (ja) * 2019-12-24 2023-05-23 株式会社デンソー 光電気化学エッチング装置
TWI833065B (zh) * 2021-02-17 2024-02-21 緯創資通股份有限公司 網路優化器及其網路優化方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3345274A (en) * 1964-04-22 1967-10-03 Westinghouse Electric Corp Method of making oxide film patterns
US3890176A (en) * 1972-08-18 1975-06-17 Gen Electric Method for removing photoresist from substrate
JPS4972137A (ja) * 1972-11-11 1974-07-12
US4247373A (en) * 1978-06-20 1981-01-27 Matsushita Electric Industrial Co., Ltd. Method of making semiconductor device
US4283259A (en) * 1979-05-08 1981-08-11 International Business Machines Corporation Method for maskless chemical and electrochemical machining
JPS57141919A (en) 1981-02-26 1982-09-02 Fujitsu Ltd Manufacture of semiconductor device
JPS582024A (ja) * 1981-06-26 1983-01-07 Fujitsu Ltd 選択メツキ電極引き出し方法
US4473795A (en) * 1983-02-23 1984-09-25 International Business Machines Corporation System for resist defect measurement
US4507181A (en) * 1984-02-17 1985-03-26 Energy Conversion Devices, Inc. Method of electro-coating a semiconductor device
JPH072996B2 (ja) * 1984-09-21 1995-01-18 株式会社日立製作所 光誘起電極反応装置
US5086328A (en) * 1988-02-08 1992-02-04 Santa Barbara Research Center Photo-anodic oxide surface passivation for semiconductors
JPH01259532A (ja) * 1988-04-08 1989-10-17 Fujitsu Ltd 光照射めっき方法及び装置
DE59010140D1 (de) * 1989-05-31 1996-03-28 Siemens Ag Verfahren zum grossflächigen elektrischen Kontaktieren eines Halbleiterkristallkörpers mit Hilfe von Elektrolyten
DE4036895A1 (de) * 1990-11-20 1992-05-21 Messerschmitt Boelkow Blohm Elektrochemisches verfahren zum anisotropen aetzen von silizium
US5348627A (en) * 1993-05-12 1994-09-20 Georgia Tech Reserach Corporation Process and system for the photoelectrochemical etching of silicon in an anhydrous environment
US5581091A (en) * 1994-12-01 1996-12-03 Moskovits; Martin Nanoelectric devices
US6042712A (en) * 1995-05-26 2000-03-28 Formfactor, Inc. Apparatus for controlling plating over a face of a substrate
JP3193863B2 (ja) * 1996-01-31 2001-07-30 ホーヤ株式会社 転写マスクの製造方法
JP3478678B2 (ja) * 1996-08-26 2003-12-15 キヤノン株式会社 電着塗装部材および電着塗料
US6340544B1 (en) * 1996-09-19 2002-01-22 Fuji Xerox Co., Ltd. Process for recording image using photoelectrodeposition method and process for producing color filter using the same
US6699667B2 (en) * 1997-05-14 2004-03-02 Keensense, Inc. Molecular wire injection sensors
US6074546A (en) * 1997-08-21 2000-06-13 Rodel Holdings, Inc. Method for photoelectrochemical polishing of silicon wafers
JP3125748B2 (ja) * 1998-05-27 2001-01-22 富士ゼロックス株式会社 画像記録方法
JP3187011B2 (ja) * 1998-08-31 2001-07-11 日本電気株式会社 半導体装置の製造方法
US7449098B1 (en) * 1999-10-05 2008-11-11 Novellus Systems, Inc. Method for planar electroplating
US20060163072A1 (en) * 2000-03-21 2006-07-27 Semitool, Inc. Electrolytic process using anion permeable barrier
EP1132500A3 (en) 2000-03-08 2002-01-23 Applied Materials, Inc. Method for electrochemical deposition of metal using modulated waveforms
EP1220307A4 (en) * 2000-05-24 2006-05-03 Mitsubishi Electric Corp METHOD AND APPARATUS FOR RADIATOR SUPPORTED ELECTROCHEMICAL ESTABLISHMENT AND ASSISTED PRODUCT
JP4172149B2 (ja) * 2000-09-22 2008-10-29 富士ゼロックス株式会社 低電位電着用電着液及びこれを用いた電着方法
KR100370171B1 (ko) 2001-03-15 2003-01-29 주식회사 하이닉스반도체 반도체 소자의 격리막 형성 방법
US6815959B2 (en) * 2001-04-09 2004-11-09 Kla-Tencor Technologies Corp. Systems and methods for measuring properties of conductive layers
JP4177567B2 (ja) * 2001-06-26 2008-11-05 松下電工株式会社 陽極酸化方法および陽極酸化装置および電界放射型電子源およびメモリ素子
US6709929B2 (en) * 2001-06-25 2004-03-23 North Carolina State University Methods of forming nano-scale electronic and optoelectronic devices using non-photolithographically defined nano-channel templates
US6998219B2 (en) * 2001-06-27 2006-02-14 University Of South Florida Maskless photolithography for etching and deposition
US6881318B2 (en) 2001-07-26 2005-04-19 Applied Materials, Inc. Dynamic pulse plating for high aspect ratio features
US20030181136A1 (en) * 2002-03-22 2003-09-25 Billett Bruce H. CMP pad platen with viewport
US6872645B2 (en) * 2002-04-02 2005-03-29 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
JP2003347272A (ja) * 2002-05-24 2003-12-05 Fujikura Ltd 光励起電解研磨法による貫通孔形成方法
US6805786B2 (en) * 2002-09-24 2004-10-19 Northrop Grumman Corporation Precious alloyed metal solder plating process
US6974531B2 (en) * 2002-10-15 2005-12-13 International Business Machines Corporation Method for electroplating on resistive substrates
US20040084320A1 (en) * 2002-10-30 2004-05-06 Xerox Corporation Copper interconnect by immersion/electroless plating in dual damascene process
US7025868B2 (en) * 2003-01-07 2006-04-11 The Boeing Company Methods and apparatus for simultaneous chlorine and alkaline-peroxide production
US7332062B1 (en) * 2003-06-02 2008-02-19 Lsi Logic Corporation Electroplating tool for semiconductor manufacture having electric field control
JP4314901B2 (ja) 2003-06-27 2009-08-19 富士ゼロックス株式会社 電着膜形成装置
US7250104B2 (en) * 2003-08-08 2007-07-31 Novellus Systems, Inc. Method and system for optically enhanced metal planarization
JP3802016B2 (ja) * 2003-08-27 2006-07-26 東京エレクトロン株式会社 陽極酸化装置、陽極酸化方法
US7476306B2 (en) * 2004-04-01 2009-01-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for electroplating
US7115959B2 (en) * 2004-06-22 2006-10-03 International Business Machines Corporation Method of forming metal/high-k gate stacks with high mobility
US7368045B2 (en) * 2005-01-27 2008-05-06 International Business Machines Corporation Gate stack engineering by electrochemical processing utilizing through-gate-dielectric current flow
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same

Also Published As

Publication number Publication date
US20090057154A1 (en) 2009-03-05
CN101070602B (zh) 2010-05-26
JP2007297714A (ja) 2007-11-15
US20120318673A1 (en) 2012-12-20
CN101070602A (zh) 2007-11-14
US20070256937A1 (en) 2007-11-08
US8303791B2 (en) 2012-11-06
US20120322243A1 (en) 2012-12-20
KR20070108087A (ko) 2007-11-08

Similar Documents

Publication Publication Date Title
JP5102534B2 (ja) 抵抗性半導体ウェハ上に薄膜を電気化学処理するための装置及び方法
US7868410B2 (en) Gate stack engineering by electrochemical processing utilizing through-gate-dielectric current flow
JP5123394B2 (ja) 太陽電池の金属電極の電気化学的堆積方法
US7799182B2 (en) Electroplating on roll-to-roll flexible solar cell substrates
US20080128019A1 (en) Method of metallizing a solar cell substrate
US7736928B2 (en) Precision printing electroplating through plating mask on a solar cell substrate
CN101681993A (zh) 溶液处理的固体电解层器件和制造
CN101568670A (zh) 在太阳能电池基板上进行电镀的方法与设备
US8926805B2 (en) Method and apparatus for electroplating on SOI and bulk semiconductor wafers
US7918984B2 (en) Method of electrodepositing germanium compound materials on a substrate
US20080277285A1 (en) Bipolar electroless processing methods
US20110290654A1 (en) Apparatus and methods for fast chemical electrodeposition for fabrication of solar cells
US10526716B2 (en) Metal chalcogenide thin film electrode, method for the production thereof and use
TW200834951A (en) Apparatus and method for electroplating on a solar cell substrate
JP2009001897A (ja) バイポーラ無電解プロセス方法
CN102738071B (zh) 用于填充互连结构的方法及设备
Philipsen et al. Nucleation and growth kinetics of electrodeposited Ni films on Si (100) surfaces
EIECTROCHEMICA et al. Vereecken et al.

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20120718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees