JP2012159448A - 欠陥検査方法および半導体装置の製造方法 - Google Patents
欠陥検査方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012159448A JP2012159448A JP2011020375A JP2011020375A JP2012159448A JP 2012159448 A JP2012159448 A JP 2012159448A JP 2011020375 A JP2011020375 A JP 2011020375A JP 2011020375 A JP2011020375 A JP 2011020375A JP 2012159448 A JP2012159448 A JP 2012159448A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- conductive layer
- imprint pattern
- shot
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 230000007547 defect Effects 0.000 title claims abstract description 88
- 238000007689 inspection Methods 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims description 69
- 239000004065 semiconductor Substances 0.000 title description 6
- 238000004519 manufacturing process Methods 0.000 title description 5
- 239000008151 electrolyte solution Substances 0.000 claims abstract description 38
- 238000005259 measurement Methods 0.000 claims abstract description 7
- 239000003792 electrolyte Substances 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 3
- 239000000243 solution Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 40
- 239000000463 material Substances 0.000 description 12
- 239000000758 substrate Substances 0.000 description 9
- 230000002950 deficient Effects 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000013518 transcription Methods 0.000 description 1
- 230000035897 transcription Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
- G03F9/7007—Alignment other than original with workpiece
- G03F9/7011—Pre-exposure scan; original with original holder alignment; Prealignment, i.e. workpiece with workpiece holder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Shaping Of Tube Ends By Bending Or Straightening (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
【課題】インプリントパターンの欠陥の有無の検査を効率化する。
【解決手段】下地層１上に導電層２を形成し、導電層２上にインプリントパターン４を形成し、インプリントパターン４に電解液６を接触させ、電解液６に電極７を接触させ、導電層２と電極６との間に電圧を印加し、導電層２と電極７との間に流れる電流を計測し、その電流の計測結果に基づいてインプリントパターン４の欠陥の有無を判定する。
【選択図】 図１
【解決手段】下地層１上に導電層２を形成し、導電層２上にインプリントパターン４を形成し、インプリントパターン４に電解液６を接触させ、電解液６に電極７を接触させ、導電層２と電極６との間に電圧を印加し、導電層２と電極７との間に流れる電流を計測し、その電流の計測結果に基づいてインプリントパターン４の欠陥の有無を判定する。
【選択図】 図１
Description
本発明の実施形態は欠陥検査方法および半導体装置の製造方法に関する。
半導体装置の製造工程において被転写基板に原版の型を転写するナノインプリント露光法が注目されている。ナノインプリント法は、転写されるパターンが形成された原版の型（テンプレート）を、基板上に塗布されているインプリント材料からなるレジスト層に押し付け、レジスト層を硬化させることにより、レジスト層にパターンを転写する方法である。
このナノインプリントのパターン形成方法は、テンプレートとウェハが密着してインプリントされるため、テンプレートの破損や欠陥が突発的に発生する。このようなテンプレートの破損や欠陥を放置したままインプリント処理を継続すると、大量の不良品が発生するため、テンプレートの破損や欠陥を早期に発見することが望まれる。
本発明の一つの実施形態の目的は、インプリントパターンの欠陥の有無の検査を効率化することが可能な欠陥検査方法および半導体装置の製造方法を提供することである。
実施形態の欠陥検査方法によれば、下地層上に導電層を形成する。次に、前記導電層上にインプリントパターンを形成する。次に、前記インプリントパターンに電解液を接触させる。次に、前記電解液に電極を接触させる。次に、前記導電層と前記電極との間に電圧を印加する。次に、前記導電層と前記電極との間に電圧が印加された時に前記導電層と前記電極との間に流れる電流を計測する。次に、前記電流の計測結果に基づいて前記インプリントパターンの欠陥の有無を判定する。
以下、実施形態に係る欠陥検査方法について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１実施形態）
図１は、第１実施形態に係る欠陥検査方法の概略構成を示す断面図である。
図１（ａ）において、下地層１上に導電層２を形成する。なお、下地層１としては、例えば、半導体基板を用いることができる。あるいは、下地層１は、半導体基板上の絶縁層であってもよいし、絶縁層上の導電層であってもよい。導電層２としては、例えば、レジストパターンの接着強度を上げる接着層に導電体を混入した膜を用いることができる。この接着層としては、例えば、ｌｏｗ−ｋ（低誘電率）膜等の層間絶縁膜または有機膜を用いることができる。接着層に混入される導電体としては、例えば、金属微粒子を用いることができる。また、導電層２の形成方法としては、スピンコートなどを用いるようにしてもよい。あるいは、下地層１との密着性が確保できるならば、金属のスパッタなどの方法にて導電層２を形成するようにしてもよい。
図１は、第１実施形態に係る欠陥検査方法の概略構成を示す断面図である。
図１（ａ）において、下地層１上に導電層２を形成する。なお、下地層１としては、例えば、半導体基板を用いることができる。あるいは、下地層１は、半導体基板上の絶縁層であってもよいし、絶縁層上の導電層であってもよい。導電層２としては、例えば、レジストパターンの接着強度を上げる接着層に導電体を混入した膜を用いることができる。この接着層としては、例えば、ｌｏｗ−ｋ（低誘電率）膜等の層間絶縁膜または有機膜を用いることができる。接着層に混入される導電体としては、例えば、金属微粒子を用いることができる。また、導電層２の形成方法としては、スピンコートなどを用いるようにしてもよい。あるいは、下地層１との密着性が確保できるならば、金属のスパッタなどの方法にて導電層２を形成するようにしてもよい。
次に、インクジェット法などの方法を用いることにより、ノズル３を介してインプリント材４´を導電層２上に吐出させる。なお、インプリント材４´としては、例えば、紫外線硬化型レジストを用いることができる。また、インプリント材４´は、絶縁体にて構成することができる。
次に、図１（ｂ）に示すように、テンプレート５をインプリント材４´に押し当てることにより、導電層２上にインプリントパターン４を形成する。なお、テンプレート５は、例えば、石英にて構成することができる。ここで、テンプレート５には、インプリントパターン４に対応した凹部５ａが形成されている。そして、テンプレート５をインプリント材４´に押し当てると、毛細管現象によってインプリント材４´が凹部５ａに吸い上げられ、凹部５ａの形状に対応したインプリントパターン４が形成される。
そして、テンプレート５をインプリントパターン４に押し当てたまま、テンプレート５を通して紫外線をインプリントパターン４に照射することにより、インプリントパターン４を硬化させる。
なお、図１（ｂ）の例では、インプリントパターン４を硬化させるために、インプリント材４´として紫外線硬化型レジストを用いるようにしてもよいが、熱硬化型レジストを用いるようにしてもよい。
次に、図１（ｃ）に示すように、テンプレート５をインプリントパターン４から除去した後、インクジェット法などの方法を用いることにより、ノズル３を介して電解液６をインプリントパターン４上に吐出させる。なお、電解液６としては、例えば、水酸化ナトリウム溶液を用いることができる。
次に、図１（ｄ）に示すように、電解液６に電極７を接触させるとともに、導電層２に電極８を接触させる。なお、電極７、８は、プローブ電極であってもよいし、プレート電極であってもよい。また、電極７、８は、ＣｕやＡｌなどの金属を用いることができる。
そして、電源９を介して電極７、８間に電圧を印加し、その時に電極７、８間に流れる電流を電流計１０にて計測する。この時、インプリントパターン４は絶縁体にて構成されているので、インプリントパターン４に欠陥が無い時は電極７、８間に電流は流れない。
そして、電流計１０にて計測された電流の計測値をしきい値と比較し、その計測値がしきい値以下の場合、インプリントパターン４に欠陥が無いと判定する。
次に、図１（ｅ）に示すように、電解液６および電極７をインプリントパターン４上から除去するとともに、電極８を導電層２から除去する。なお、電解液６をインプリントパターン４上から除去する方法としては、自然乾燥であってもよいし、ブロワー処理を行うようにしてもよい。また、電解液６をインプリントパターン４上から除去した後、インプリントパターン４の表面を洗浄するようにしてもよい。
そして、インプリントパターン４の欠陥が無いと判定された場合、インプリントパターン４を介して下地層１を処理する。なお、下地層１の処理としては、インプリントパターン４を介して下地層１にイオン注入を行うようにしてもよいし、インプリントパターン４をマスクとして下地層１をエッチングするようにしてもよい。その後、下地層１上に残った導電層２およびインプリントパターン４を除去する。
図２は、第１実施形態に係るテンプレートの欠陥がある時の欠陥検査方法を示す断面図である。
図２（ａ）において、図１（ａ）と同様に、下地層１上に導電層２を形成した後、ノズル３を介してインプリント材４´を導電層２上に吐出させる。
図２（ａ）において、図１（ａ）と同様に、下地層１上に導電層２を形成した後、ノズル３を介してインプリント材４´を導電層２上に吐出させる。
次に、図２（ｂ）に示すように、テンプレート５をインプリント材４´に押し当てることにより、導電層２上にインプリントパターン４を形成する。この時、テンプレート５の表面に塵などの異物１１が付着している場合、異物１１もインプリントパターン４に転写され、インプリントパターン４に欠陥１２が発生する。
なお、インプリントパターン４の欠陥１２の発生原因としては、例えば、レジストの充填不良（ダスト、離形時のレジスト剥がれ）、気泡、微小泡、インクジェットバブル、テンプレート凹部異物詰まりおよびウェハ基板上の異物などを挙げることができる。
次に、図２（ｃ）に示すように、テンプレート５をインプリントパターン４から除去した後、ノズル３を介して電解液６をインプリントパターン４上に吐出させる。この時、電解液６は欠陥１２に入り込み、導電層２と接触する。
次に、図２（ｄ）に示すように、電解液６に電極７を接触させるとともに、導電層２に電極８を接触させる。そして、電源９を介して電極７、８間に電圧を印加し、その時に電極７、８間に流れる電流を電流計１０にて計測する。この時、電解液６は欠陥１２を介して導電層２と接触するので、電流パスＰＡを介して電極７、８間に電流が流れる。そして、電流計１０にて計測された電流の計測値をしきい値と比較し、その計測値がしきい値を超える場合、インプリントパターン４に欠陥が有ると判定する。
ここで、インプリントパターン４に欠陥が有ると判定された場合、それ以降の工程を止めることにより、大量の不良品が発生するのを防止することができる。
図３は、第１実施形態に係る欠陥検査方法を示すフローチャートである。
図３において、インプリントパターンが形成されたウェハ上の検査領域を指定する（Ｓ１）。なお、検査領域は検査レシピにて設定することができる。
図３は、第１実施形態に係る欠陥検査方法を示すフローチャートである。
図３において、インプリントパターンが形成されたウェハ上の検査領域を指定する（Ｓ１）。なお、検査領域は検査レシピにて設定することができる。
次に、インクジェット法にて検査領域上に電解液を塗布する（Ｓ２）。なお、インクジェット法では、検査領域を１滴分の面積ごとに指定することができ、例えば、１滴分の面積は２０μｍΦとすることができる。
次に、電極用テンプレート対極を準備し（Ｓ３）、テンプレート電極と対極間に電圧を印加する（Ｓ４）。
次に、テンプレート電極を電解液上に設置し（Ｓ５）、テンプレート電極と対極との間の電流をモニタする（Ｓ６）。テンプレート電極は、その自重のみで電解液上に設置するようにしてもよい。テンプレート電極と対極との間の電流のモニタ結果に基づいてインプリントパターンの欠陥の有無を判定する（Ｓ７）。
（第２実施形態）
図４は、第２実施形態に係る欠陥検査方法を示す断面図である。
図４において、ウェハＷ上には導電層２を介してインプリントパターン４がショット領域Ｓｈ１〜Ｓｈ４ごとに形成されている。そして、インクジェット法にて電解液６をショット領域Ｓｈ１〜Ｓｈ４ごとに塗布する。
図４は、第２実施形態に係る欠陥検査方法を示す断面図である。
図４において、ウェハＷ上には導電層２を介してインプリントパターン４がショット領域Ｓｈ１〜Ｓｈ４ごとに形成されている。そして、インクジェット法にて電解液６をショット領域Ｓｈ１〜Ｓｈ４ごとに塗布する。
そして、ショット領域Ｓｈ１〜Ｓｈ４ごとに電極７を移動させながら、電極７を電解液６に接触させることにより、ショット領域Ｓｈ１〜Ｓｈ４ごとに電極７、８間に流れる電流を電流計１０にて計測する。そして、電流計１０にて計測された電流の計測値をショット領域Ｓｈ１〜Ｓｈ４ごとにしきい値と比較することにより、インプリントパターン４の欠陥の有無をショット領域Ｓｈ１〜Ｓｈ４ごとに判定する。
これにより、インプリントパターン４の欠陥の有無をショット領域Ｓｈ１〜Ｓｈ４ごとに特定することが可能となり、インプリントパターン４の欠陥の発生原因の解明を容易化することができる。
図５は、第２実施形態に係る欠陥検査方法を示す平面図である。
図５において、ウェハＷはショット領域Ｓｈごとに区画されている。そして、インクジェット法にて電解液をショット領域Ｓｈごとに塗布した後、ショット領域Ｓｈごとに電流リークをモニタすることで、欠陥の有無をショット領域Ｓｈごとに判定することができる。
図５において、ウェハＷはショット領域Ｓｈごとに区画されている。そして、インクジェット法にて電解液をショット領域Ｓｈごとに塗布した後、ショット領域Ｓｈごとに電流リークをモニタすることで、欠陥の有無をショット領域Ｓｈごとに判定することができる。
図６は、第２実施形態に係る欠陥検査方法のショット位置と電流との関係を示す平面図である。
図６において、各ショット領域Ｓｈごとに電流リーク量ＩＲがしきい値ＬＨと比較される。そして、電流リーク量ＩＲがしきい値ＬＨ以下のショット領域Ｓｈについては欠陥がないと判定され、電流リーク量ＩＲがしきい値ＬＨを越えるショット領域Ｓｈについては欠陥があると判定される。
図６において、各ショット領域Ｓｈごとに電流リーク量ＩＲがしきい値ＬＨと比較される。そして、電流リーク量ＩＲがしきい値ＬＨ以下のショット領域Ｓｈについては欠陥がないと判定され、電流リーク量ＩＲがしきい値ＬＨを越えるショット領域Ｓｈについては欠陥があると判定される。
図７は、第２実施形態に係る欠陥検査方法を示すフローチャートである。
図７において、ショット検査が行われるものとすると（Ｓ１１）、ショット領域Ｓｈごとに電流リークがモニタされる（Ｓ１２）。そして、電流リーク量がしきい値ＬＨを越える場合（Ｓ１３）、そのショット領域Ｓｈが欠陥ショットとして登録された後（Ｓ１４）、次のショット領域Ｓｈが検査される（Ｓ１５）。
図７において、ショット検査が行われるものとすると（Ｓ１１）、ショット領域Ｓｈごとに電流リークがモニタされる（Ｓ１２）。そして、電流リーク量がしきい値ＬＨを越える場合（Ｓ１３）、そのショット領域Ｓｈが欠陥ショットとして登録された後（Ｓ１４）、次のショット領域Ｓｈが検査される（Ｓ１５）。
（第３実施形態）
図８は、第３実施形態に係る欠陥検査方法を示す断面図である。
図８において、ウェハＷ上には導電層２を介してインプリントパターン４がショット領域Ｓｈ１〜Ｓｈ４ごとに形成されている。そして、インクジェット法にて電解液６をショット領域Ｓｈ１〜Ｓｈ４ごとに塗布する。この時、電解液６は、各ショット領域Ｓｈ１〜Ｓｈ４の一部に選択的に塗布される。例えば、ＮＡＮＤ型フラッシュメモリにおいてセル領域と周辺回路領域とで別個に電解液６を塗布することができる。
図８は、第３実施形態に係る欠陥検査方法を示す断面図である。
図８において、ウェハＷ上には導電層２を介してインプリントパターン４がショット領域Ｓｈ１〜Ｓｈ４ごとに形成されている。そして、インクジェット法にて電解液６をショット領域Ｓｈ１〜Ｓｈ４ごとに塗布する。この時、電解液６は、各ショット領域Ｓｈ１〜Ｓｈ４の一部に選択的に塗布される。例えば、ＮＡＮＤ型フラッシュメモリにおいてセル領域と周辺回路領域とで別個に電解液６を塗布することができる。
そして、ショット領域Ｓｈ１〜Ｓｈ４ごとに電極７を移動させながら、電極７を電解液６に接触させることにより、ショット領域Ｓｈ１〜Ｓｈ４ごとに電極７、８間に流れる電流を電流計１０にて計測する。そして、電流計１０にて計測された電流の計測値をショット領域Ｓｈ１〜Ｓｈ４ごとにしきい値と比較することにより、インプリントパターン４の特定の部分の欠陥の有無をショット領域Ｓｈ１〜Ｓｈ４ごとに判定する。
これにより、インプリントパターン４の欠陥の有無を回路機能ごとに特定することが可能となり、インプリントパターン４の欠陥の発生原因の解明を容易化することができる。
例えば、図４の方法でインプリントパターン４の欠陥検査を行い、その欠陥検査で欠陥の有ったショット領域Ｓｈ１〜Ｓｈ４を対象として電解液６を塗布する領域を狭くすることにより、インプリントパターン４の欠陥の発生位置を絞り込むことができる。
図９は、第３実施形態に係る欠陥検査方法を示す平面図である。
図９において、ウェハＷはショット領域Ｓｈごとに区画されている。また、各ショット領域Ｓｈは、チップ領域ＣＰ１〜ＣＰ４ごとに区画されている。そして、インクジェット法にて電解液６をチップ領域ＣＰ１の一部のみにショット領域Ｓｈごとに塗布した後、ショット領域Ｓｈごとに電流リークをモニタすることで、欠陥の有無をショット領域Ｓｈの特定の部分ごとに判定することができる。
図９において、ウェハＷはショット領域Ｓｈごとに区画されている。また、各ショット領域Ｓｈは、チップ領域ＣＰ１〜ＣＰ４ごとに区画されている。そして、インクジェット法にて電解液６をチップ領域ＣＰ１の一部のみにショット領域Ｓｈごとに塗布した後、ショット領域Ｓｈごとに電流リークをモニタすることで、欠陥の有無をショット領域Ｓｈの特定の部分ごとに判定することができる。
（第４実施形態）
図１０は、第４実施形態に係る欠陥検査装置の概略構成を示す平面図である。
図１０において、インプリント装置２１には、ウェハＷの温度を調整するウェハ温調ステージ２２、ウェハＷの搬送位置を調整するプリアライメントステージ２３、ウェハＷを一時的に退避させる退避ステージ２４、インプリント処理されるウェハＷが配置されるｎ（ｎは２以上の整数）個のインプリントステージ２５−１〜２５−ｎ、インライン検査されるウェハＷが配置されるインライン検査ステージ２６、インライン検査ステージ２６上に配置されたウェハＷをインライン検査するインライン検査装置２７およびインライン検査結果に基づいてインプリント装置２１の制御を行う制御装置２８が設けられている。
図１０は、第４実施形態に係る欠陥検査装置の概略構成を示す平面図である。
図１０において、インプリント装置２１には、ウェハＷの温度を調整するウェハ温調ステージ２２、ウェハＷの搬送位置を調整するプリアライメントステージ２３、ウェハＷを一時的に退避させる退避ステージ２４、インプリント処理されるウェハＷが配置されるｎ（ｎは２以上の整数）個のインプリントステージ２５−１〜２５−ｎ、インライン検査されるウェハＷが配置されるインライン検査ステージ２６、インライン検査ステージ２６上に配置されたウェハＷをインライン検査するインライン検査装置２７およびインライン検査結果に基づいてインプリント装置２１の制御を行う制御装置２８が設けられている。
なお、インプリントステージ２５−１〜２５−ｎには、図１（ａ）のノズル３および図１（ｂ）のテンプレート５および紫外線照射装置を個別に設けることができる。また、インライン検査ステージ２６には、図１（ｄ）のノズル３、電極７、８、電源９および電流計１０を設けることができる。
そして、導電層２が形成されたウェハＷがウェハ温調ステージ２２に搬送され、ウェハＷの温度調節が行われた後、プリアライメントステージ２３に搬送される。そして、プリアライメントステージ２３を介してインプリントステージ２５−１〜２５−ｎのうちの空いているステージにウェハＷが搬送され、ウェハＷのインプリント処理が行われることで、導電層２上にインプリントパターン４が形成されるとともに、インプリントステージ２５−１〜２５−ｎのうちのインプリント処理が終わったステージからウェハＷが搬出され、インライン検査ステージ２６に搬入される。そして、インライン検査ステージ２６においてインライン検査が行われ、導電層２上のインプリントパターン４の電流リークがモニタされる。
そして、インライン検査が終了したウェハＷは、インライン検査ステージ２６から搬出され、インプリントステージ２５−１〜２５−ｎへのウェハＷの搬入の妨げになる場合は、プリアライメントステージ２３を介して退避ステージ２４に一時的に退避される。
そして、インライン検査が終了したウェハＷは、インライン検査ステージ２６から搬出され、インプリントステージ２５−１〜２５−ｎへのウェハＷの搬入の妨げになる場合は、プリアライメントステージ２３を介して退避ステージ２４に一時的に退避される。
また、インライン検査装置２７において、電流リーク量に基づいてインプリントパターン４の欠陥の有無が判定され、ウェハＷごとに欠陥の有無が登録される。そして、制御装置２８において、欠陥の有ったウェハＷのインプリント処理が行われたインプリントステージ２５−１〜２５−ｎが特定され、そのインプリントステージ２５−１〜２５−ｎの使用が停止される。
これにより、複数のインプリントステージ２５−１〜２５−ｎに対して１台のインライン検査ステージ２６を共用させることができ、インライン検査ステージ２６の稼働率を向上させることが可能となるとともに、インプリント処理後の待機時間を短くしつつインライン検査を行うことができ、量産時に不良品が大量に発生する危険性を減らすことができる。
（第５実施形態）
図１１は、第５実施形態に係る欠陥検査方法を示す断面図である。
図１１において、この欠陥検査方法では、図４の電極７の代わりに電極３１が用いられている。なお、電極７は、１つのショット領域の電解液に接触されるのに対し、電極３１は、ウェハＷ上の複数のショット領域Ｓｈ１〜Ｓｈ４に一括して接触される。例えば、ウェハＷ上の全てのショット領域Ｓｈ１〜Ｓｈ４に一括して接触できるようにするため、電極３１の形状は、例えば、ウェハＷと同様の形状に設定することができる。
図１１は、第５実施形態に係る欠陥検査方法を示す断面図である。
図１１において、この欠陥検査方法では、図４の電極７の代わりに電極３１が用いられている。なお、電極７は、１つのショット領域の電解液に接触されるのに対し、電極３１は、ウェハＷ上の複数のショット領域Ｓｈ１〜Ｓｈ４に一括して接触される。例えば、ウェハＷ上の全てのショット領域Ｓｈ１〜Ｓｈ４に一括して接触できるようにするため、電極３１の形状は、例えば、ウェハＷと同様の形状に設定することができる。
そして、インクジェット法にて電解液６をショット領域Ｓｈ１〜Ｓｈ４ごとに塗布した後、複数のショット領域Ｓｈ１〜Ｓｈ４の電解液６に電極３１を一括して接触させることにより、電極３１、８間に流れる電流を電流計１０にて計測する。そして、電流計１０にて計測された電流の計測値をしきい値と比較することにより、インプリントパターン４の欠陥の有無を複数のショット領域Ｓｈ１〜Ｓｈ４について一括して判定する。
これにより、１回の電流計測処理によって、インプリントパターン４の欠陥の有無を複数のショット領域Ｓｈ１〜Ｓｈ４について判定することが可能となり、欠陥検査処理にかかる時間を短縮することができる。
（第６実施形態）
図１２は、第６実施形態に係る欠陥検査方法を示す断面図である。
図１１の欠陥検査方法では、ショット領域Ｓｈ１〜Ｓｈ４ごとにインプリントパターン４が分離されているのに対し、図１２の欠陥検査方法では、ショット領域Ｓｈ１〜Ｓｈ４に渡ってインプリントパターン４が連続して形成され、ショット領域Ｓｈ１〜Ｓｈ４間で導電層２がインプリントパターン４から露出しないようにされている。
図１２は、第６実施形態に係る欠陥検査方法を示す断面図である。
図１１の欠陥検査方法では、ショット領域Ｓｈ１〜Ｓｈ４ごとにインプリントパターン４が分離されているのに対し、図１２の欠陥検査方法では、ショット領域Ｓｈ１〜Ｓｈ４に渡ってインプリントパターン４が連続して形成され、ショット領域Ｓｈ１〜Ｓｈ４間で導電層２がインプリントパターン４から露出しないようにされている。
そして、インクジェット法にて電解液６をショット領域Ｓｈ１〜Ｓｈ４に渡って連続して塗布した後、その電解液６に電極３１を接触させることにより、電極３１、８間に流れる電流を電流計１０にて計測する。そして、電流計１０にて計測された電流の計測値をしきい値と比較することにより、インプリントパターン４の欠陥の有無を複数のショット領域Ｓｈ１〜Ｓｈ４について一括して判定する。
これにより、電解液６をショット領域Ｓｈ１〜Ｓｈ４ごとに分離することなく、１回の電流計測処理によって、インプリントパターン４の欠陥の有無を複数のショット領域Ｓｈ１〜Ｓｈ４について判定することが可能となり、欠陥検査処理にかかる時間を短縮することができる。
（第７実施形態）
図１３は、第７実施形態に係る欠陥検査方法を示す断面図である。
図１３において、この欠陥検査方法では、図１１の電極３１の代わりに電極３１−１〜３１−４が用いられている。そして、電極３１−１〜３１−４は支持基板３２にて支持されている。なお、支持基板３２としては、例えば、ガラスや樹脂などの絶縁体を用いることができる。また、電極３１−１〜３１−４としては、例えば、ＣｕやＡｌなどの金属膜を用いることができる。また、電極３１は、ウェハＷ上の複数のショット領域Ｓｈ１〜Ｓｈ４に一括して接触されるのに対し、電極３１−１〜３１−４は、ショット領域Ｓｈ１〜Ｓｈ４の電解液にそれぞれ接触される。また、電極３１−１〜３１−４がウェハＷ上の全てのショット領域Ｓｈ１〜Ｓｈ４にそれぞれ一括して接触できるようにするため、支持基板３２の形状は、例えば、ウェハＷと同様の形状に設定することができる。そして、電極３１−１〜３１−４は、切替部３４を介して電源９に接続されている。なお、切替部３４は、電極３１−１〜３１−４のうちのいずれか１個の電極を選択して電源９に接続することができる。
図１３は、第７実施形態に係る欠陥検査方法を示す断面図である。
図１３において、この欠陥検査方法では、図１１の電極３１の代わりに電極３１−１〜３１−４が用いられている。そして、電極３１−１〜３１−４は支持基板３２にて支持されている。なお、支持基板３２としては、例えば、ガラスや樹脂などの絶縁体を用いることができる。また、電極３１−１〜３１−４としては、例えば、ＣｕやＡｌなどの金属膜を用いることができる。また、電極３１は、ウェハＷ上の複数のショット領域Ｓｈ１〜Ｓｈ４に一括して接触されるのに対し、電極３１−１〜３１−４は、ショット領域Ｓｈ１〜Ｓｈ４の電解液にそれぞれ接触される。また、電極３１−１〜３１−４がウェハＷ上の全てのショット領域Ｓｈ１〜Ｓｈ４にそれぞれ一括して接触できるようにするため、支持基板３２の形状は、例えば、ウェハＷと同様の形状に設定することができる。そして、電極３１−１〜３１−４は、切替部３４を介して電源９に接続されている。なお、切替部３４は、電極３１−１〜３１−４のうちのいずれか１個の電極を選択して電源９に接続することができる。
そして、インクジェット法にて電解液６をショット領域Ｓｈ１〜Ｓｈ４ごとに塗布した後、ショット領域Ｓｈ１〜Ｓｈ４の電解液６に電極３１−１〜３１−４をそれぞれ接触させる。そして、切替部３４にて電極３１−１〜３１−４を順次切り替えさせながら、各電極３１−１〜３１−４と電極８との間に流れる電流を電流計１０にて計測する。そして、電流計１０にて計測された各電流の計測値をしきい値と比較することにより、インプリントパターン４の欠陥の有無をショット領域Ｓｈ１〜Ｓｈ４ごとに判定する。
これにより、電極３１−１〜３１−４の位置を固定したまま、インプリントパターン４の欠陥の有無をショット領域Ｓｈ１〜Ｓｈ４ごとに特定することが可能となり、処理にかかる時間を短縮しつつ、インプリントパターン４の欠陥の発生原因の解明を容易化することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 下地層、２ 導電層、３ ノズル、４´ インプリント材、４ インプリントパターン、５ テンプレート、６ 電解液、７、８、３１、３１−１〜３１−４ 電極、９ 電源 １０ 電流計、１１ 異物、１２ 欠陥、Ｓｈ、Ｓｈ１〜Ｓｈ４ ショット領域、ＣＰ１〜ＣＰ４ チップ領域、２１ インプリント装置、２２ ウェハ温調ステージ、２３ プリアライメントステージ、２４ 退避ステージ、２５−１〜２５−ｎ インプリントステージ、２６ インライン検査ステージ、２７ インライン検査装置、２８ 制御装置、３２ 支持基板、３４ 切替部
Claims (6)
- 下地層上に導電層を形成するステップと、
前記導電層上にインプリントパターンを形成するステップと、
前記インプリントパターンに電解液を接触させるステップと、
前記電解液に電極を接触させるステップと、
前記導電層と前記電極との間に電圧を印加するステップと、
前記導電層と前記電極との間に電圧が印加された時に前記導電層と前記電極との間に流れる電流を計測するステップと、
前記電流の計測結果に基づいて前記インプリントパターンの欠陥の有無を判定するステップとを備え、
前記インプリントパターン上に前記電解液を選択的に吐出させ、前記電解液をショット単位または前記ショット内の一部の領域に吐出させ、前記電極はショットごとに分離され、検査対象となるショットに応じて前記電極を切り替えることを特徴とする欠陥検査方法。 - 下地層上に導電層を形成するステップと、
前記導電層上にインプリントパターンを形成するステップと、
前記インプリントパターンに電解液を接触させるステップと、
前記電解液に電極を接触させるステップと、
前記導電層と前記電極との間に電圧を印加するステップと、
前記導電層と前記電極との間に電圧が印加された時に前記導電層と前記電極との間に流れる電流を計測するステップと、
前記電流の計測結果に基づいて前記インプリントパターンの欠陥の有無を判定するステップとを備えることを特徴とする欠陥検査方法。 - 前記インプリントパターン上に前記電解液を選択的に吐出させることを特徴とする請求項２に記載の欠陥検査方法。
- 前記電解液をショット単位または前記ショット内の一部の領域に吐出させることを特徴とする請求項３に記載の欠陥検査方法。
- 前記電極はショットごとに分離され、検査対象となるショットに応じて前記電極を切り替えることを特徴とする請求項２または３のいずれか１項に記載の欠陥検査方法。
- 下地層上に導電層を形成するステップと、
前記導電層上にインプリントパターンを形成するステップと、
前記インプリントパターンに電解液を接触させるステップと、
前記電解液に電極を接触させるステップと、
前記導電層と前記電極との間に電圧を印加するステップと、
前記導電層と前記電極との間に電圧が印加された時に前記導電層と前記電極との間に流れる電流を計測するステップと、
前記電流の計測結果に基づいて前記インプリントパターンの欠陥の有無を判定するステップと、
前記インプリントパターンの欠陥が無いと判定された場合、前記インプリントパターンを介して前記下地層を処理するステップとを備えることを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011020375A JP2012159448A (ja) | 2011-02-02 | 2011-02-02 | 欠陥検査方法および半導体装置の製造方法 |
| US13/329,718 US20120196389A1 (en) | 2011-02-02 | 2011-12-19 | Defect inspection method and manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011020375A JP2012159448A (ja) | 2011-02-02 | 2011-02-02 | 欠陥検査方法および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012159448A true JP2012159448A (ja) | 2012-08-23 |
Family
ID=46577692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011020375A Abandoned JP2012159448A (ja) | 2011-02-02 | 2011-02-02 | 欠陥検査方法および半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20120196389A1 (ja) |
| JP (1) | JP2012159448A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015043369A (ja) * | 2013-08-26 | 2015-03-05 | 大日本印刷株式会社 | 膜検査方法、インプリント方法、パターン構造体の製造方法、インプリント用のモールド、インプリント用の転写基板、および、インプリント装置 |
| JP2018067718A (ja) * | 2017-11-16 | 2018-04-26 | 大日本印刷株式会社 | インプリント用の転写基板 |
| RU196221U1 (ru) * | 2019-10-31 | 2020-02-19 | Акционерное общество "Научно-производственное предприятие "Пульсар" | Устройство для контроля дефектов в диэлектрических пленках |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6333039B2 (ja) | 2013-05-16 | 2018-05-30 | キヤノン株式会社 | インプリント装置、デバイス製造方法およびインプリント方法 |
| JP6315904B2 (ja) * | 2013-06-28 | 2018-04-25 | キヤノン株式会社 | インプリント方法、インプリント装置及びデバイスの製造方法 |
| JP6626283B2 (ja) * | 2015-07-24 | 2019-12-25 | キオクシア株式会社 | インプリント装置 |
| CN206671707U (zh) * | 2017-02-22 | 2017-11-24 | 合肥鑫晟光电科技有限公司 | 调制器和阵列基板检测系统 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070256937A1 (en) * | 2006-05-04 | 2007-11-08 | International Business Machines Corporation | Apparatus and method for electrochemical processing of thin films on resistive substrates |
| JP2012069701A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | インプリント方法、半導体集積回路製造方法およびドロップレシピ作成方法 |
| JP2012114157A (ja) * | 2010-11-22 | 2012-06-14 | Toshiba Corp | ドロップレシピ作成方法およびデータベース作成方法 |
| JP2012169475A (ja) * | 2011-02-15 | 2012-09-06 | Toshiba Corp | インプリント装置および半導体基板の製造方法 |
-
2011
- 2011-02-02 JP JP2011020375A patent/JP2012159448A/ja not_active Abandoned
- 2011-12-19 US US13/329,718 patent/US20120196389A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015043369A (ja) * | 2013-08-26 | 2015-03-05 | 大日本印刷株式会社 | 膜検査方法、インプリント方法、パターン構造体の製造方法、インプリント用のモールド、インプリント用の転写基板、および、インプリント装置 |
| JP2018067718A (ja) * | 2017-11-16 | 2018-04-26 | 大日本印刷株式会社 | インプリント用の転写基板 |
| RU196221U1 (ru) * | 2019-10-31 | 2020-02-19 | Акционерное общество "Научно-производственное предприятие "Пульсар" | Устройство для контроля дефектов в диэлектрических пленках |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120196389A1 (en) | 2012-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012159448A (ja) | 欠陥検査方法および半導体装置の製造方法 | |
| KR101415551B1 (ko) | 정전척, 이의 제조 방법 및 이를 포함하는 기판 처리 장치 | |
| TWI649183B (zh) | 壓印裝置，壓印方法，及製造物品的方法 | |
| US8530279B2 (en) | Offset gravure printing process for improved mold compound and die attach adhesive adhesion on leadframe surface using selective adhesion promoter | |
| KR101869671B1 (ko) | 임프린트 방법, 임프린트 장치 및 디바이스 제조 방법 | |
| JP7261000B2 (ja) | 容器、処理装置、異物除去方法、および物品の製造方法 | |
| JP2011009250A (ja) | 基板処理方法、半導体装置の製造方法及びインプリント装置 | |
| JP2013051359A (ja) | パターン転写装置および半導体装置の製造方法 | |
| KR102172881B1 (ko) | 임프린트 장치 및 물품 제조 방법 | |
| US20230347391A1 (en) | Foreign particle removing method, formation method, article manufacturing method, foreign particle removing apparatus, system, and template | |
| US20230347390A1 (en) | Foreign particle removing method, formation method, article manufacturing method, foreign particle removing apparatus, and system | |
| JP5632633B2 (ja) | インプリント装置、インプリント方法及び物品の製造方法 | |
| US20160375627A1 (en) | Imprint apparatus and method of manufacturing article | |
| US20140220480A1 (en) | Mask Repair with Passivation | |
| JP2019036620A (ja) | インプリント装置、および物品製造方法 | |
| JP2015037169A (ja) | インプリントシステム及びインプリント方法 | |
| US11520226B2 (en) | Imprint method, imprint apparatus, imprint system, and method of manufacturing article | |
| KR100631422B1 (ko) | 기판 디처킹 방법 | |
| US20230149982A1 (en) | Particle removal method, particle removal apparatus, and method for manufacturing article | |
| US20210356860A1 (en) | Imprint method, imprint apparatus, determination method, and article manufacturing method | |
| KR102388618B1 (ko) | 임프린트 장치, 임프린트 방법 및 물품의 제조 방법 | |
| JP2010074046A (ja) | 荷電粒子ビーム描画方法および荷電粒子ビーム描画装置 | |
| JP2024060958A (ja) | 異物除去方法、異物除去装置、形成方法、および物品製造方法 | |
| TW202422045A (zh) | 抗蝕劑圖案之檢查方法、抗蝕劑圖案之製造方法、基板篩選方法及半導體封裝基板或印刷配線板之製造方法 | |
| JPH05251197A (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130220 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20130415 |