CN101070602B - 电化学方法和用于电化学方法的设备 - Google Patents

电化学方法和用于电化学方法的设备 Download PDF

Info

Publication number
CN101070602B
CN101070602B CN2007100881273A CN200710088127A CN101070602B CN 101070602 B CN101070602 B CN 101070602B CN 2007100881273 A CN2007100881273 A CN 2007100881273A CN 200710088127 A CN200710088127 A CN 200710088127A CN 101070602 B CN101070602 B CN 101070602B
Authority
CN
China
Prior art keywords
semiconductor wafer
wafer
metallic membrane
electric current
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100881273A
Other languages
English (en)
Other versions
CN101070602A (zh
Inventor
维尔拉拉哈文·S.·巴斯克
哈里卡利亚·得里格亚尼
约翰·M.·库特
玛特奥·弗洛塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101070602A publication Critical patent/CN101070602A/zh
Application granted granted Critical
Publication of CN101070602B publication Critical patent/CN101070602B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/005—Apparatus specially adapted for electrolytic conversion coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/024—Anodisation under pulsed or modulated current or potential
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/011—Electroplating using electromagnetic wave irradiation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/14—Etching locally
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electromagnetism (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种电化学方法，其包括：提供125mm或更大的与导电表面电学接触的半导体晶片，其中半导体晶片至少一部分与电解质溶液接触，所述半导体晶片用作第一电极；在电解质溶液中提供第二电极，将第一和第二电极连接到电源的相对端上；以及当在第一和第二电极之间施加电流时用光源照射半导体晶片的表面。本发明还旨向于包括光源和实施该电化学方法的电化学组件的设备。

Description

电化学方法和用于电化学方法的设备
技术领域
本发明涉及直接在半导电或绝缘层上电化学处理薄膜以及实施这种处理的设备。
背景技术
在半导体制造中，并且特别是为了形成金属层或互连，典型地在金属籽晶或者电镀基层上电沉积金属。典型地通过物理气相沉积(PVD)或化学气相沉积(CVD)方法在半导体晶片上形成籽晶层。驱动电沉积的电流从在籽晶层边缘处建立的电学接触侧向通过籽晶层。通过半导体晶片自身和半导体晶片内包含的任何介电层的电流基本上可以忽略。
在半导体晶片，典型地薄的氧化物涂层或半导体可能传导少量电流的地方可能发生半导电/绝缘材料的电化学处理。可以通过电荷直接通过半导电/绝缘半导体晶片的价带或导带传输来提供传导。后者的情况在例如TiO2、ZnO和Ta2O5的半导电氧化物，以及任意n-型宽带隙半导体下工作时变得重要。对于薄的氧化物/绝缘层，电子隧穿或漏电流也可能是传导性的机理。缺陷也可以在绝缘体的带隙中提供许多电子态，并且对于高密度的带隙状态，这些缺陷可以为电流提供通道。
在图1中示意性地说明了该原理。当溶液中空氧化剂态与半导体的导带的电子态重叠时(图1A)，在n-掺杂的半导体晶片(可获得导带电子)处将可发生氧化剂的电还原，但是在p-掺杂的半导体晶片(在暗区不能获得导带电子)处不会发生。如果氧化剂态的高斯分布与半导体带隙中的能量相对应，将不会有电荷传输并且可以预期氧化剂在这种特定的半导体晶片中是非活性的(图1B)。但是，如果溶液中氧化剂态与半导体的价带重叠，电荷传输对于n-掺杂以及p-掺杂的半导体晶片都是可能的(图1C)。总之，绝缘体和半导体晶片的电子结构结合溶液中氧化还原电解质的电子结构仅允许特定的电荷传输组合。
发明内容
一种电化学方法，其包括：提供125mm或更大的与导电表面电学接触的半导体晶片，其中半导体晶片至少一部分与电解质溶液接触，并且半导体晶片用作第一电极；在电解质溶液中提供第二电极，其中将所述第一和第二电极连接到电源的相对端上；以及当在第一和第二电极之间施加电流时用光源照射半导体晶片的表面。
在一个实施方案中，所述电化学方法是125mm或更大的、具有任选的绝缘层的p-型半导体晶片的阴极电沉积过程。该过程包括：在电解质溶液中安置p-型半导体晶片；在电解质溶液中安置对电极；如果存在，用光源照射p-型半导体晶片或绝缘层的正面，或者照射半导体晶片的背面；以及向半导体晶片并且向对电极上施加电流。
在另一个实施方案中，电化学方法是125mm或更大的、具有金属层的n-型半导体晶片的阳极电化学过程。阳极过程包括：在电解质溶液中安置n-型半导体晶片；在电解质溶液中安置对电极；用光源照射n-型半导体晶片的正面或背面；以及向半导体晶片并且向对电极上施加电流。典型地，所述阳极电化学过程是金属层的电刻蚀过程或者金属层的阳极氧化过程。
本发明还旨向于包括光源和实施本发明电化学方法的电化学组件的设备。
附图说明
当结合附图阅读时，考虑下面本发明详细的说明本发明的这些和其它特征将变得明显。
图1A-1C表示了半导体晶片和含有溶液的氧化剂中导带和价带的电子组态示意图，电子态密度具有高斯分布；
图2A和2B以剖视图表示了使用隧穿栅电介质电流的无图形(blanket)电沉积的示意图；
图3表示了在黑暗中和白光照射下n-型和p-型Si/SiO2(1nm)/HfO2(3nm)在硫酸镍溶液中的电流-电压曲线；
图4A和4B以剖视图表示了通过在施用电势或电流下穿过掩模照射半导体晶片在无图形(blanket)栅电介质上选择性光-电沉积金属图案的示意图；
图5是本发明设备的略图；
图6是本发明另一个设备的略图；
图7是本发明另一个设备的略图；
图8是本发明另一个设备的略图；
图9是本发明另一个设备的略图；
图10表示200mm选择性电镀了铜的硅晶片；
图11是代表用100μm×100μm MOS测试结构测量的Re栅的电容-电压曲线的图；
图12表示了使用本领域公知的传统方法和使用本发明的光-电沉积方法沉积的铼的XRD衍射图；及
图13表示了使用本领域公知的传统方法和使用本发明的光-电沉积方法沉积的铼的XRD衍射图。
具体实施方式
在电化学反应中在基底/电解质界面处电化学电流的产生与几个因素有关。在金属半导体晶片的情况中，因为反应需要的电子在完全可能的能级上是丰富可得的，所以这些研究集中于电解质相互作用。但是，在半导电或者绝缘半导体晶片的情况中，应该直接关注半导体晶片/电解质相互作用。这些因素包括：电解质电子态相对氧化物和下方半导体晶片价带边以及导带边的能量位置和密度。电导与在填充的和空的电子态之间是否在界面处发生电荷转移有关。
本发明描述了直接在具有或不具有绝缘层的125mm或更大的半导体晶片上获得薄膜的电化学过程，以及实施该过程的设备。该电化学过程包括对具有或不具有绝缘层的半导体晶片的电连接的背面接触方案，其中半导体晶片/层的上表面在电化学过程中用作电极，例如工作电极。所需的电化学反应可以在半导体晶片的表面上发生。可选地，所需的电化学反应可以在位于半导体晶片顶面的薄金属/半导体/绝缘层上发生。该过程不需要运载电流的下籽晶层。
图2A和2B显示了本发明一个实施方案的接触方案。在125mm或更大的例如硅的半导体晶片4上面布置例如薄栅极氧化物的介电层2(也称作绝缘层或绝缘体)。与半导体晶片4电接触5作为背面接触。可选地，如果绝缘层2是半导体(例如宽带隙半导体，如n-ZnO、n-TiO2或n-Ta2O5)，对于这种情况欧姆接触方案是已知的，可以直接与绝缘层进行电学接触。使电解质溶液1与介电层接触，半导体晶片前面完全浸没、或者任选地半导体晶片需要处理的区域部分地浸没。半导体晶片用作一个电极并且对电极6位于电解质溶液中。尽管以平面显示了图2的半导体晶片4和绝缘层2，应理解半导体晶片4也可以具有一些形貌并且绝缘层2可以是共形层。
对于电化学处理，借助电源7和电引线8向半导体晶片(电极)4和对电极6施加电流。如果需要，通过引入具有恒定电化学电势的第三电极，即参比电极(未显示)可以更准确地控制结构/电解质的电化学电势。参比电极的实例包括饱和甘汞电极(SCE)和银-氯化银(Ag/AgCl)参比电极或者其它金属参比电极，例如Cu或Pt。图2B表示了在介质或绝缘层2上在结构/电解质处电镀金属膜9的形成。尽管图2的方案描述了金属膜9的电镀，但是本领域一般技术人员将认识到图2方案的变化包括其它电化学过程，例如选择性产生所关心的薄层的金属刻蚀或阳极氧化。
由于穿过125mm或更大具有或不具有绝缘层的半导体晶片的电子转移过程的强的电阻特性，因为电流将沿着最小电阻的通道，可以预料电化学处理优先在最导电的区域上发生。就此而言，通过穿过这种半导体晶片的电流传输进行电化学处理可能是非常选择性的过程。几个因素或参数可能确定选择性并包括：下方的半导体晶片、绝缘体厚度、绝缘体类型、电解质溶液、物理阻塞、光和其它外部装置。
通过下方半导体晶片的组成还可以确定电流-电压特性，因此确定电极动力学。这些特性可能例如根据所用半导体晶片材料的类型和所用的掺杂类型剧烈变化。因此，预期它们对于金属、n-型半导体、p-型半导体及它们的组合是不同的。例如，借助n-型半导体晶片的导带(电子俘获过程)或价带(空穴注入过程)可以实现从溶液电化学还原金属离子从而在半导体晶片上电沉积金属，而电还原只可能在p-型半导体晶片处借助空穴注入过程(在暗区中)，或者被驱入反型时。另外，半导体材料(包括其带隙和带边能)和掺杂剂浓度(包括其平带电势和耗尽层厚度)可以确定半导体/绝缘体/电解质(SIE)接触的电化学特性。
为了在125mm或更大的p-型半导体晶片处允许阴极导带过程并且在125mm或更大的n-型半导体晶片处允许阳极价带过程，需要将价带电子光激发到带隙上。这可以通过例如借助穿过电解质溶液或者从半导体晶片的背面照射来照射半导体晶片来实现。可以按照几种方法获得选择性。例如，仔细选择光波长将只在那些完全带隙可以交越或者可以激活带隙状态来传递电极反应的半导体晶片或者氧化物处激活电化学过程。可选地，可以使用窄的激光束来直接写入刻蚀的或者沉积的图案，或者可以使用掩模来只照射半导体晶片表面的某些区域。
在一个实施方案中，电化学过程涉及在125mm或更大的半导体晶片上电沉积金属层。在这种过程中，半导体晶片用作负极(阴极)并且提供金属电沉积需要的电子。为了便于在低的或者无电子的半导体晶片如p-型硅上电沉积金属层，电沉积过程还包括提供光源。
在另一个实施方案中，电化学过程涉及从125mm或更大的半导体晶片电刻蚀和/或阳极氧化金属层。在此情况下，电化学过程需要正电荷并且半导体晶片用作正极(阳极)。因此，在n-型硅的情况中，为了便于从半导体晶片上电刻蚀和/或阳极氧化金属层，电化学过程也包括提供光源。电刻蚀和/或阳极氧化处理将包括金属层，其包括选自Al、Ti、Zr、Nb、Hf、Ta、W、Mo和Cd中的一种或多种金属。半导体晶片可以包括Si、Ge、In、Ga、Sb、P和它们的任意组合。
就此而言，图3描述了在向负电势(正扫)电势动态扫描期间，在黑暗中和白光照射(21V，150W卤素灯)下n-型和p-型Si/SiO2/HfO2半导体晶片在硫酸镍浴(0.1M NiSO4+0.1M H3BO3)中的电流-电压曲线(向负电压扫描)。在图3中，电流密度i以每平方厘米毫安(mA/cm2)给出并且电极电势U以相对标准氢电极(NHE)的伏特数给出。扫速为每秒50毫伏并且电极旋转速率为250rpm。
如图3中所示，n-型半导体晶片表现出在黑暗和照射下在-2V以后的负电压下电流指数增长。p-型半导体晶片在黑暗中没有表现出任何电流，并且只在如果用光照射样品在-1.5V以下表现出对Ni2+还原的阴极电流。这种现象允许选择性电镀同时通过掩模开口暴露的n-型和p-型区。例如，通过在黑暗中电沉积来选择性金属化n-型区，并且通过光-电沉积可以用另一种选择的金属来金属化p-型区。在后者情况中，n-和p-型区均被电镀(即已经沉积在n-型区上的金属使另一种金属涂覆其上)，或者通过正确选择沉积电势，选择性地金属化p-型区(在n-型区没有额外电镀)。
对于p-型半导体晶片，在足够负的外加电势下电流受光强限制。如果光被溶液和沉积的金属吸收，入射的光通量并因此测量的光电流降低。在p-型半导体晶片处用于电镀的电流密度可以由光强控制。例如，通过选通或对光束斩波可以在恒电势下进行脉冲电镀。电流-电压曲线表现出在n-型和p-型半导体晶片上金属沉积的选择性。根据上面给出的实例，(通过施加恒电压或恒电流)Ni可以在比-2V更负的电势下在黑暗中选择性地沉积到n-型区上。在已经在n-型区中沉积了金属后，可以在介于-0.9V和-1.8V之间的电势下在照射下，选择性地在p-型区处沉积Ni。
另一方面，如果在正电势范围中获得电流-电压曲线，n-Si需要光来获得电化学电流并且p-型对电化学反应将不需要光。因此，对于电刻蚀/阳极氧化反应，对于n-型半导体晶片将需要光。
在申请日为2005年1月27日并且转让给International BusinessMachines的美国专利申请第11/050,790号中讨论了根据发明和所用的处理条件在电阻基底上选择金属的电沉积，该专利全部内容引入本文作参考。
图4描述了图2A所述的布局，但是其中通过用光源20穿过掩模13中的几个开口照射半导体晶片，同时用电学接触5和对电极6向半导体晶片4施加电流，实现了在无图形栅电介质2上选择性光-电沉积金属图案9。图4A描述了光-电沉积的布局，并且图4B表示了在未由掩模阻挡的照射区域中获得的图案化金属。另外，为了在开口的区域中获得所需的反应可以使用提供开口区域的任意图案化方法。例如，可以在光刻胶的辅助下在晶片上获得图案化。
所述电化学过程可以结合125mm或更大的金属的以及掺杂的或未掺杂的半导体晶片来使用。示例性的掺杂或未掺杂的半导体晶片可以选自Si半导体晶片、Ge半导体晶片或(Si-Ge)半导体晶片、或者包含Ga、As、P、Sb、In、Se和Al的、掺杂的或未掺杂的二元、三元和四元半导体晶片。其它示例性的半导体晶片包括包含Cd、Zn、Te、Se、S以及它们每种组合的掺杂的或未掺杂的II-VI半导体晶片、包含Ti或Zr氧化物的掺杂的或未掺杂的氧化物半导体晶片、Cu或Sr基半导体晶片或者选自绝缘体上硅或者绝缘体上硅锗组合的绝缘体上半导体型半导体晶片。再其它的示例性半导体晶片可以包括选自聚乙炔、聚(二烷氧基-对苯撑-1，2-亚乙烯、聚(二烷基芴)和它们每种的衍生物中的电致发光聚合物。
如上所述，本发明的电化学过程包括电沉积过程，其中在半导体晶片上沉积选自Ru、Re、Ni、Pd、Co、Pt、Rh、Cr和Mn中的一种或以上金属以及它们每种金属的任意组合。还可以在半导体晶片上沉积选自Os、Ir、Sb、Bi、Sn、In、Ga、Ge、As、Fe、Zn、Cd、Se、Te、Cu、Ag、Au、W、Hg、Tl、Po、Pb、Mo、V、B、C、P、S中的其它所选金属和非金属以及它们每种金属的任意组合。
图5描述了可以在本发明所述的电化学过程中使用的电化学设备。该设备的设计旨向于处理125mm或更大的、特别是200mm或300mm的半导体晶片。但是，可以修改该设备来处理任意形状或尺寸的晶片。该设备主要包括电解质储罐101。硅半导体晶片111由配备了气力密封和环形密封103的工具头102夹持。环形密封103对着金属板104推动半导体晶片，因此防止液体到达半导体晶片的背面。金属板104提供了与半导体晶片的电学接触。可以通过背面接触布置进行与例如Si的半导体晶片电学接触。另外，可以通过氧化物层中的开口进行与半导体晶片的接触。从接触点到半导体晶片的上的电介质的导电或电学通路可以通过一个或多个界面并且为电化学过程提供电流通道。
可选地，电学接触还包括干固态接触。与半导体晶片的干固态接触可以包括欧姆接触，典型地通过注入掺杂剂元素或者产生表面缺陷提供高掺杂表面(大约1019cm-3)来产生。此外，为了便于电学连接，也可以向半导体晶片表面施用某些金属。例如，具有低功函的金属如铟可以为n-型半导体晶片提供欧姆接触。具有高功函的金属可以给p-型半导体晶片提供欧姆接触。该设备还包括对电极105。在这种结构中的对电极是网型电极，从而可以通过溶液照射半导体晶片。由光源107提供照射，光源波长可以根据所需电沉积的能级来选择。光源可以是单色的，例如激光，或者复合光源，例如卤素灯。此外，光源可以包括为了控制反应速率而改变光强的布置。
如果电镀溶液对光源是透明的或者半透明的，从而足够量的光可以穿透到达半导体晶片以便于电化学反应，图5的电化学设备是特别有用的。该设备还包括布置在半导体晶片和光源之间的快门106。该设备可以用于半导体晶片电化学处理的脉冲或脉冲反转模式。半导体晶片111的金属接触104与电源的一端108连接，从而半导体晶片可以根据要进行的电化学过程的特性用作阴极或者阳极。例如，在电沉积的情况中，半导体晶片，如p-型硅，是负极(阴极)。可选地，在刻蚀或阳极氧化过程中，半导体晶片，如n-型硅，是正极(阳极)。然后，对电极与电源的相对端109连接，从而完成每个电化学过程的电路。
图6描述了图5的工具头的修改。在这种布置中，金属接触204是用来给半导体晶片201提供电学接触的网型金属接触，并且在工具头102内布置灯组件207。这种设计在电解质对光几乎是不透明的或者不透明的电化学处理条件下是有利的。在此情况下，光源帮助直接从半导体晶片的背面产生载流子(电子或空穴)而未被电镀溶液吸收。对电极205可以是金属片或者网型电极。该设备也可以包括布置在半导体晶片和光源207之间的快门106。
图7描述了工具修改，其中用装了弹簧的金属板310给半导体晶片提供均匀的电学接触。这种布置可以使半导体晶片和金属板之间的非均匀接触最小化。装了弹簧的金属板310与背板304电学连接。当半导体晶片301推向环形密封103时，弹簧在半导体晶片的表面上提供均匀的压力分布并且提供跨越半导体晶片的背面的均匀的电流分布。
可选地，代替使用装了弹簧的金属板，可以使用海绵状或网状接触310’来跨越整个半导体晶片均匀地分布电流。此外，为了提高均匀的电流分布，与装了弹簧的金属板310连接另一个高导电的网311。
图8描述了图7工具架的另一种修改。在此情况下，该设备结合了图6的修改。装了弹簧的金属板310与高导电性网311在将其推向环形密封103时一起给半导体晶片301的背面提供了均匀的电流分布。在工具头内布置灯组件207，从而在所用的电解质对光源是半透明的或者不透明的情况中能够电化学处理半导体晶片。
图9显示了该设备的修改，其中在组件501内含有单一对电极105和光源207。该组件可以放置在储罐中并且用来照射半导体晶片。可以在透明或半透明的溶液中使用这种布置。用O-圈503保护安装灯组件207(对于如LED或卤素灯)的玻璃(或者其它透明的材料)壳502不会泄漏或渗出电解质。在O-圈503的辅助下使网形对电极105保持就位。可以对于任意数量的灯和取向来设计灯组件207。在图9A和9B中显示了两个这种灯的设计，其中可以分别布置低密度的灯507和高密度的灯508来照射半导体晶片。
实施例
铜电沉积
可以使用包含1克/升-300克/升CuSO4、1毫升/升-大约250毫升/升H2SO4以及1-10000ppm Cl-的镀液。例如，镀液可以包含大约240克/升CuSO4和大约100克/升H2SO4，pH从大约1-大约2。Cl-源是氯化钠。另外，可以添加其它无机成分，例如溴化物、碘化物、氟化物、硫化物、硫酸盐、硼酸、硼酸盐和金属盐及有机添加剂，例如表面活性剂、增亮剂、加速剂、抑制剂和平整剂。
在使用上述镀浴的电镀过程中，可以使用一种或几种施加电流或电压的方法。这些方法包括例如：施加从1mA/cm2-50mA/cm2的恒电流或者等价的电势(相对NHE-2V～-3V的电极电势)；以及第一次电流从5mA/cm2-250mA/cm2的大约20毫秒-大约5秒(例如大约0.1秒)，并且第二次电流从1.0μA/cm2-2mA/cm2的大约0.1秒-大约10秒的脉冲电镀，包括在相对NHE为-2V-3.5V的电势下大约1循环周期至大约500循环周期(例如25循环周期)的脉冲电镀。处理期间的温度例如可以从20℃至90℃。
上面的处理条件包括在大约100rpm的搅拌下于室温下施用大约10mA/cm2的恒电流大约30分钟的情况。
图10显示了使用上述镀浴和工作条件选择性镀铜的200mm半导体晶片的实例。铜被镀入长径比大于10的深的通孔，即1-40μm高且0.1-2μm宽的通孔中。本实施例中使用的半导体晶片是n-Si/TaN/Ta/Cu。使用物理气相沉积TaN/Ta/Cu层。该层是非常薄的，在
Figure G2007100881273D00101
的量级。在电镀前使用化学机械抛光(CMP)方法从通孔的顶部除去典型地是Ta/TaN的衬垫材料和典型地是Cu或Ru的籽晶。CMP过程只在通孔区域中留下衬垫/籽晶层，使其成为优先的导电通路。这种布置迫使电流仅通过通孔区并因此选择性地镀Cu。
铼电沉积
可以使用包含1克/升-100克/升NH4ReO4和大约1毫升/升-大约250毫升/升HCl(38％)的镀液。例如，镀液可以包含大约10克/升NH4ReSO4和大约10毫升/升HCl(38wt％)，pH从大约1-大约2。除了NH4ReO4之外，可以使用其它高铼酸盐和无机铼盐。除了HCl外，可以其它氯化物盐。另外，可以添加其它无机成分(例如溴化物、碘化物、氟化物、硫化物、硫酸盐、硼酸、硼酸盐和金属盐)以及有机添加剂(例如表面活性剂)。
使用开口从1μm×1μm-400μm×400μm的厚SiO2掩模，通过对p-型半导体晶片电沉积铼(Re)来制备图案化的MOS结构。将Re选择性地沉积到高-k/SiO2/Si叠层的顶面。高-k材料是通过MOCVD制备的分别为3nm和4nm的HfO2和HfSiO。通过快速热氧化制备SiON(1nm)并且SiO2(1nm)是化学氧化物。图11是代表用100μm×100μm MOS测试结构测量的Re栅的电容-电压和电流-电压曲线的图。在200mm、p-型Si半导体晶片上制备Re栅。该图表明了跨越整个晶片均匀的电学特性。在白光照射(-3V vs.SCE；120V/500W卤素灯，100rpm)下恒电势地沉积Re。
在使用上述镀浴的电镀过程中，可以使用一种或几种施加电流或电压的方法。这些方法包括例如：施加从3mA/cm2-50mA/cm2的恒电流或者等价的电势(相对NHE-2V至-3V的电极电势)；以及第一次电流从5mA/cm2-250mA/cm2的大约20毫秒-大约5秒(例如大约0.1秒)，并且第二次电流从1.0μA/cm2-2mA/cm2的大约0.1秒-大约10秒的脉冲电镀，包括在相对NHE为-2V-3.5V的电势下大约1循环周期至大约500循环周期(例如25循环周期)的脉冲电镀。处理期间的温度例如可以从20℃至90℃。
上面的处理条件包括在大约400rpm的搅拌下于室温下施用大约10mA/cm2的恒电流大约120秒的情况。
图12和13表示了与其它传统技术，例如蒸发、化学气相沉积和溅射相比，由电镀获得的金属层的XRD性质。在标准条件下由传统技术沉积Ru和Re。如图12和13所示，对于钌和铼晶体结构取向(100/002/101)都根据所用的沉积处理而改变。在钌(图12)的情况中，CVD和PVD/退火表现出十分相似的晶体结构取向，其中002强度在XRD中占优势，并且出现非常小的100贡献(与002和101的峰强度相比)。相比而言，通过本发明方法光-电沉积的钌表现出101占XRD中优势并且100和002表现出相似强度的晶体结构取向。
在铼(参见图13)的情况中，所沉积蒸发的Re(光谱b)和PVD/退火的Re(光谱e)表现出十分相似的晶体结构取向，其中所有三个晶体取向在XRD中表现出相似的强度。相比而言，通过本发明方法光-电沉积的Re表现出002峰占优势并且100贡献非常小的晶体结构取向。

Claims (14)

1.一种电化学方法，其包括：
提供125mm或更大的与导电表面电学接触的半导体晶片，其中半导体晶片至少一部分与电解质溶液接触，所述半导体晶片用作第一电极；
在电解质溶液中提供第二电极，将第一和第二电极连接到电源的相对端上；以及
当在第一和第二电极之间施加电流时用光源照射半导体晶片的表面，
其中上述电化学方法用来电沉积钌金属膜，并且还包括退火电沉积的钌金属膜来提供占主导地位的晶形金属膜，其中所述钌金属膜具有晶体学取向101的反射强度大于100或002的XRD光谱。
2.一种电化学方法，其包括：
提供125mm或更大的与导电表面电学接触的半导体晶片，其中半导体晶片至少一部分与电解质溶液接触，所述半导体晶片用作第一电极；
在电解质溶液中提供第二电极，将第一和第二电极连接到电源的相对端上；以及
当在第一和第二电极之间施加电流时用光源照射半导体晶片的表面，其中上述电化学方法用来电沉积铼金属膜，并且还包括退火电沉积的铼金属膜来提供占主导地位的晶形金属膜，其中所述铼金属膜具有晶体学取向002的反射强度大于101或100的XRD光谱。
3.权利要求1、2中任一项的方法，其中所述半导体晶片是选自Si半导体晶片、Ge半导体晶片或Si-Ge半导体晶片中的掺杂或未掺杂的半导体晶片、或者包含Ga、As、P、Sb、In、Se和Al的、掺杂的或未掺杂的二元、三元和四元半导体晶片。
4.权利要求1、2中任一项的方法，其中所述半导体晶片是包含Cd、Zn、Te、Se和S的掺杂或未掺杂的II-VI族半导体晶片、包含Ti或Zr氧化物的掺杂或未掺杂的氧化物半导体晶片、Cu基或Sr基半导体晶片或者选自绝缘体上硅或者绝缘体上硅锗组合的绝缘体上半导体型的半导体晶片。
5.权利要求1、2中任一项的方法，其中所述半导体晶片包括选自聚乙炔、聚(二烷氧基-对苯撑-1，2-亚乙烯)、聚(二烷基芴)和它们每种衍生物中的电致发光聚合物。
6.权利要求1、2中任一项的方法，其中施加的电流为1μA/cm2-50A/cm2，并且在恒流、恒电势或者脉冲模式下工作。
7.权利要求1、2中任一项的方法，其中所述半导体晶片是选自Si半导体晶片、Ge半导体晶片或Si-Ge半导体晶片中的掺杂或未掺杂的半导体晶片、或者包含Ga、As、P、Sb、In、Al、Se、Cd、Zn、Te、Se和S的、掺杂的或未掺杂的二元、三元和四元半导体晶片。
8.权利要求1、2中任一项的方法，其中所述电流作为恒流、恒电势、脉冲电流或者脉冲电势来施加。
9.权利要求1、2中任一项的方法，其中所述半导体晶片包括n-型硅区和p-型硅区，其中在半导体晶片的照射期间在n-型区上发生金属的选择性电沉积。
10.权利要求1、2中任一项的方法，其中所述半导体晶片包括具有电介质的p-型硅。
11.一种125mm或更大的p-型半导体晶片的阴极电沉积处理，该处理包括：
在电解质溶液中安置125mm或更大的p-型半导体晶片；
在电解质溶液中安置对电极；
用光源照射p-型半导体晶片的正面，或者照射半导体晶片的背面；以及
向半导体晶片并且向对电极上施加电流，
其中上述电沉积处理用来电沉积铼金属膜，并且还包括退火电沉积的铼金属膜来提供占主导地位的晶形金属膜，其中所述铼金属膜具有晶体学取向002的反射强度大于101或100的XRD光谱。
12.权利要求11的处理，其中施加1μA/cm2-50A/cm2的电流，所述电流在恒流、恒电势或者脉冲模式下施加。
13.一种125mm或更大的p-型半导体晶片的阴极电沉积处理，该处理包括：
在电解质溶液中安置125mm或更大的p-型半导体晶片；
在电解质溶液中安置对电极；
用光源照射p-型半导体晶片的正面，或者照射半导体晶片的背面；以及
向半导体晶片并且向对电极上施加电流，
其中上述电沉积处理用来电沉积钌金属膜，并且还包括退火电沉积的钌金属膜来提供占主导地位的晶形金属膜，其中所述钌膜具有晶体学取向101的反射强度大于100或002的XRD光谱。
14.权利要求13的处理，其中施加1μA/cm2-50A/cm2的电流，所述电流在恒流、恒电势或者脉冲模式下施加。
CN2007100881273A 2006-05-04 2007-03-15 电化学方法和用于电化学方法的设备 Expired - Fee Related CN101070602B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/417,146 2006-05-04
US11/417,146 US20070256937A1 (en) 2006-05-04 2006-05-04 Apparatus and method for electrochemical processing of thin films on resistive substrates

Publications (2)

Publication Number Publication Date
CN101070602A CN101070602A (zh) 2007-11-14
CN101070602B true CN101070602B (zh) 2010-05-26

Family

ID=38660227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100881273A Expired - Fee Related CN101070602B (zh) 2006-05-04 2007-03-15 电化学方法和用于电化学方法的设备

Country Status (4)

Country Link
US (4) US20070256937A1 (zh)
JP (1) JP5102534B2 (zh)
KR (1) KR20070108087A (zh)
CN (1) CN101070602B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8551313B2 (en) * 2007-11-15 2013-10-08 International Business Machines Corporation Method and apparatus for electroplating on soi and bulk semiconductor wafers
CN101257059B (zh) * 2007-11-30 2011-04-13 无锡尚德太阳能电力有限公司 一种电化学沉积太阳能电池金属电极的方法
DE102008056093B3 (de) * 2008-11-06 2010-06-10 Solarworld Innovations Gmbh Verfahren und Vorrichtung zum lichtinduzierten Galvanisieren von Halbleiter-Bauelementen und Halbleiter-Bauelement
FR2943688B1 (fr) * 2009-03-27 2012-07-20 Alchimer Dispositif et procede pour realiser une reaction electrochimique sur une surface d'un substrat semi-conducteur
US20110253545A1 (en) * 2010-04-19 2011-10-20 International Business Machines Corporation Method of direct electrodeposition on semiconductors
US20120097547A1 (en) * 2010-10-25 2012-04-26 Universiteit Gent Method for Copper Electrodeposition
EP2463410B1 (en) * 2010-12-13 2018-07-04 Rohm and Haas Electronic Materials LLC Electrochemical etching of semiconductors
JP2012159448A (ja) * 2011-02-02 2012-08-23 Toshiba Corp 欠陥検査方法および半導体装置の製造方法
DE102011005743B3 (de) * 2011-03-17 2012-07-26 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Abscheidung einer Metallschicht auf einem Halbleiterbauelement
US8703572B2 (en) * 2011-10-10 2014-04-22 International Business Machines Corporation Embeded DRAM cell structures with high conductance electrodes and methods of manufacture
CN102747397B (zh) * 2012-08-01 2015-05-20 云南大学 一种光诱导电镀制备太阳能电池表面栅状电极的方法及装置
DE102012214925B3 (de) * 2012-08-22 2013-10-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und Vorrichtung zum lichtinduzierten oder lichtunterstützten Abscheiden von Metall auf einer Oberfläche eines Halbleiterbauelements sowie damit hergestelltes Halbleiterbauelement
CN102881732B (zh) * 2012-10-17 2015-06-03 云南大学 一种高光电转换率晶体硅太阳能电池及其制造方法
JP6381552B2 (ja) * 2013-01-31 2018-08-29 ザ キュレイターズ オブ ザ ユニバーシティ オブ ミズーリ 放射線分解電気化学的発電機
US11932960B2 (en) * 2013-11-26 2024-03-19 Arizona Board Of Regents On Behalf Of Arizona State University Light-induced aluminum plating on silicon for solar cell metallization
CN105590987B (zh) * 2014-10-20 2022-06-14 苏州易益新能源科技有限公司 一种水平电化学沉积金属的方法
US20170167042A1 (en) 2015-12-14 2017-06-15 International Business Machines Corporation Selective solder plating
US10793965B2 (en) * 2016-08-29 2020-10-06 Board Of Trustees Of The University Of Arkansas Light-directed electrochemical patterning of copper structures
CN106555219B (zh) * 2016-12-01 2019-05-17 福州大学 一种用于高通量材料制备的光定向电泳沉积方法
EP3413340B1 (en) * 2017-06-08 2021-11-17 Brooks Automation (Germany) GmbH Method for inspecting a container and inspection system
JP6963524B2 (ja) * 2018-03-20 2021-11-10 キオクシア株式会社 電解メッキ装置
KR20200131909A (ko) 2018-04-09 2020-11-24 램 리써치 코포레이션 비-구리 라이너 층들 상의 구리 전기충진 (electrofill)
CN109518184B (zh) * 2018-11-23 2020-07-31 东南大学 一种Hf-BHfN-BHfNC复合涂层刀具及其制备方法
CN112813467B (zh) * 2019-11-15 2022-05-03 源秩科技（上海）有限公司 电化学加工装置及其方法
JP7279629B2 (ja) * 2019-12-24 2023-05-23 株式会社デンソー 光電気化学エッチング装置
TWI833065B (zh) * 2021-02-17 2024-02-21 緯創資通股份有限公司 網路優化器及其網路優化方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5431766A (en) * 1993-05-12 1995-07-11 Georgia Tech Research Corporation System for the photoelectrochemical etching of silicon in an anhydrous environment
US6074546A (en) * 1997-08-21 2000-06-13 Rodel Holdings, Inc. Method for photoelectrochemical polishing of silicon wafers
US6224735B1 (en) * 1998-05-27 2001-05-01 Fuji Xerox Co. Ltd. Process for recording image

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3345274A (en) * 1964-04-22 1967-10-03 Westinghouse Electric Corp Method of making oxide film patterns
US3890176A (en) * 1972-08-18 1975-06-17 Gen Electric Method for removing photoresist from substrate
JPS4972137A (zh) * 1972-11-11 1974-07-12
US4247373A (en) * 1978-06-20 1981-01-27 Matsushita Electric Industrial Co., Ltd. Method of making semiconductor device
US4283259A (en) * 1979-05-08 1981-08-11 International Business Machines Corporation Method for maskless chemical and electrochemical machining
JPS57141919A (en) 1981-02-26 1982-09-02 Fujitsu Ltd Manufacture of semiconductor device
JPS582024A (ja) * 1981-06-26 1983-01-07 Fujitsu Ltd 選択メツキ電極引き出し方法
US4473795A (en) * 1983-02-23 1984-09-25 International Business Machines Corporation System for resist defect measurement
US4507181A (en) * 1984-02-17 1985-03-26 Energy Conversion Devices, Inc. Method of electro-coating a semiconductor device
JPH072996B2 (ja) * 1984-09-21 1995-01-18 株式会社日立製作所 光誘起電極反応装置
US5086328A (en) * 1988-02-08 1992-02-04 Santa Barbara Research Center Photo-anodic oxide surface passivation for semiconductors
JPH01259532A (ja) * 1988-04-08 1989-10-17 Fujitsu Ltd 光照射めっき方法及び装置
EP0400387B1 (de) * 1989-05-31 1996-02-21 Siemens Aktiengesellschaft Verfahren zum grossflächigen elektrischen Kontaktieren eines Halbleiterkristallkörpers mit Hilfe von Elektrolyten
DE4036895A1 (de) * 1990-11-20 1992-05-21 Messerschmitt Boelkow Blohm Elektrochemisches verfahren zum anisotropen aetzen von silizium
US5581091A (en) * 1994-12-01 1996-12-03 Moskovits; Martin Nanoelectric devices
US6042712A (en) * 1995-05-26 2000-03-28 Formfactor, Inc. Apparatus for controlling plating over a face of a substrate
JP3193863B2 (ja) * 1996-01-31 2001-07-30 ホーヤ株式会社 転写マスクの製造方法
JP3478678B2 (ja) * 1996-08-26 2003-12-15 キヤノン株式会社 電着塗装部材および電着塗料
US6340544B1 (en) * 1996-09-19 2002-01-22 Fuji Xerox Co., Ltd. Process for recording image using photoelectrodeposition method and process for producing color filter using the same
US6699667B2 (en) * 1997-05-14 2004-03-02 Keensense, Inc. Molecular wire injection sensors
JP3187011B2 (ja) * 1998-08-31 2001-07-11 日本電気株式会社 半導体装置の製造方法
US7449098B1 (en) * 1999-10-05 2008-11-11 Novellus Systems, Inc. Method for planar electroplating
US20060163072A1 (en) * 2000-03-21 2006-07-27 Semitool, Inc. Electrolytic process using anion permeable barrier
EP1132500A3 (en) 2000-03-08 2002-01-23 Applied Materials, Inc. Method for electrochemical deposition of metal using modulated waveforms
KR100468252B1 (ko) * 2000-05-24 2005-01-27 미쓰비시덴키 가부시키가이샤 광 조사식 전기 화학 에칭 장치 및 그 방법
JP4172149B2 (ja) * 2000-09-22 2008-10-29 富士ゼロックス株式会社 低電位電着用電着液及びこれを用いた電着方法
KR100370171B1 (ko) 2001-03-15 2003-01-29 주식회사 하이닉스반도체 반도체 소자의 격리막 형성 방법
WO2003012828A2 (en) * 2001-04-09 2003-02-13 Kla-Tencor, Inc. Systems and methods for measuring properties of conductive layers
JP4177567B2 (ja) * 2001-06-26 2008-11-05 松下電工株式会社 陽極酸化方法および陽極酸化装置および電界放射型電子源およびメモリ素子
US6709929B2 (en) * 2001-06-25 2004-03-23 North Carolina State University Methods of forming nano-scale electronic and optoelectronic devices using non-photolithographically defined nano-channel templates
US6998219B2 (en) * 2001-06-27 2006-02-14 University Of South Florida Maskless photolithography for etching and deposition
US6881318B2 (en) 2001-07-26 2005-04-19 Applied Materials, Inc. Dynamic pulse plating for high aspect ratio features
US20030181136A1 (en) * 2002-03-22 2003-09-25 Billett Bruce H. CMP pad platen with viewport
US6872645B2 (en) * 2002-04-02 2005-03-29 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
JP2003347272A (ja) * 2002-05-24 2003-12-05 Fujikura Ltd 光励起電解研磨法による貫通孔形成方法
US6805786B2 (en) * 2002-09-24 2004-10-19 Northrop Grumman Corporation Precious alloyed metal solder plating process
US6974531B2 (en) * 2002-10-15 2005-12-13 International Business Machines Corporation Method for electroplating on resistive substrates
US20040084320A1 (en) * 2002-10-30 2004-05-06 Xerox Corporation Copper interconnect by immersion/electroless plating in dual damascene process
US7025868B2 (en) * 2003-01-07 2006-04-11 The Boeing Company Methods and apparatus for simultaneous chlorine and alkaline-peroxide production
US7332062B1 (en) * 2003-06-02 2008-02-19 Lsi Logic Corporation Electroplating tool for semiconductor manufacture having electric field control
JP4314901B2 (ja) 2003-06-27 2009-08-19 富士ゼロックス株式会社 電着膜形成装置
US7250104B2 (en) * 2003-08-08 2007-07-31 Novellus Systems, Inc. Method and system for optically enhanced metal planarization
JP3802016B2 (ja) * 2003-08-27 2006-07-26 東京エレクトロン株式会社 陽極酸化装置、陽極酸化方法
US7476306B2 (en) * 2004-04-01 2009-01-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for electroplating
US7115959B2 (en) * 2004-06-22 2006-10-03 International Business Machines Corporation Method of forming metal/high-k gate stacks with high mobility
US7368045B2 (en) * 2005-01-27 2008-05-06 International Business Machines Corporation Gate stack engineering by electrochemical processing utilizing through-gate-dielectric current flow
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5431766A (en) * 1993-05-12 1995-07-11 Georgia Tech Research Corporation System for the photoelectrochemical etching of silicon in an anhydrous environment
US6074546A (en) * 1997-08-21 2000-06-13 Rodel Holdings, Inc. Method for photoelectrochemical polishing of silicon wafers
US6224735B1 (en) * 1998-05-27 2001-05-01 Fuji Xerox Co. Ltd. Process for recording image

Also Published As

Publication number Publication date
US8303791B2 (en) 2012-11-06
KR20070108087A (ko) 2007-11-08
US20120318673A1 (en) 2012-12-20
US20070256937A1 (en) 2007-11-08
CN101070602A (zh) 2007-11-14
US20090057154A1 (en) 2009-03-05
US20120322243A1 (en) 2012-12-20
JP2007297714A (ja) 2007-11-15
JP5102534B2 (ja) 2012-12-19

Similar Documents

Publication Publication Date Title
CN101070602B (zh) 电化学方法和用于电化学方法的设备
CN100587917C (zh) 处理介质的方法
CN101263247B (zh) 用于使用金属涂布基底表面的电镀组合物
US9041141B2 (en) Structure and method of fabricating a CZTS photovoltaic device by electrodeposition
CN101263246B (zh) 通过电镀使用金属涂布基底表面的方法
JP2011505068A (ja) 太陽電池の金属電極の電気化学的堆積方法
US20040055895A1 (en) Platinum alloy using electrochemical deposition
CN101568670A (zh) 在太阳能电池基板上进行电镀的方法与设备
CN103098225A (zh) 镓和镓合金膜的电沉积方法以及相关的光伏结构
US8926805B2 (en) Method and apparatus for electroplating on SOI and bulk semiconductor wafers
TW200834948A (en) Precision printing electroplating through plating mask on a solar cell substrate
US7918984B2 (en) Method of electrodepositing germanium compound materials on a substrate
US8343327B2 (en) Apparatus and methods for fast chemical electrodeposition for fabrication of solar cells
Rose et al. Photoelectrochemical deposition of metals onto p‐silicon using an internal cell
US4173497A (en) Amorphous lead dioxide photovoltaic generator
TW200834951A (en) Apparatus and method for electroplating on a solar cell substrate
Maldonado et al. Behavior of electrodeposited Cd and Pb schottky junctions on CH3-terminated n-Si (111) surfaces
Philipsen et al. Nucleation and growth kinetics of electrodeposited Ni films on Si (100) surfaces
Chen et al. Photoelectrochemical test for photovoltaic activity of p-CuInSe2 films
Van Dorp et al. Light-induced electrochemical deposition of Ni for Si solar cell processing
CN106663737B (zh) 太阳能电池
EIECTROCHEMICA et al. Vereecken et al.
Sorg et al. SHG Measurements of n‐Si (111)/aqueous Solution Interfaces

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171123

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171123

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20200315