JP5079201B2 - 確実なofdmフレーム送信のためのフレーム制御エンコーダ/デコーダ - Google Patents
確実なofdmフレーム送信のためのフレーム制御エンコーダ/デコーダ Download PDFInfo
- Publication number
- JP5079201B2 JP5079201B2 JP2001585434A JP2001585434A JP5079201B2 JP 5079201 B2 JP5079201 B2 JP 5079201B2 JP 2001585434 A JP2001585434 A JP 2001585434A JP 2001585434 A JP2001585434 A JP 2001585434A JP 5079201 B2 JP5079201 B2 JP 5079201B2
- Authority
- JP
- Japan
- Prior art keywords
- elements
- vector
- symbols
- diagonal
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0065—Serial concatenated codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2948—Iterative decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3784—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 for soft-output decoding of block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3944—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes for block codes, especially trellis or lattice decoding thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/45—Soft decoding, i.e. using symbol reliability information
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
- H03M13/658—Scaling by multiplication or division
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0055—MAP-decoding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
- H04L1/04—Arrangements for detecting or preventing errors in the information received by diversity reception using frequency diversity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2602—Signal structure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Description
本発明は、OFDM(直交周波数分割多重化)データ伝送システムに関する。
【0001】
OFDMデータ伝送システムの場合には、使用可能な送信チャネル帯域幅が、重畳していて相互に直交している多数の個々のチャネルまたはキャリヤに再分割される。データは、所定の持続時間を有すると共にいくつかの搬送周波数を含む記号の形で送信される。これらのOFDM記号キャリヤにより送信されるデータは、2値位相シフトキー(BPSK)または直交位相シフトキー(QPSK)のような従来のスキームにより符号化され、振幅変調および/または位相変調される。
【0002】
OFDMデータ伝送システムの技術における周知の問題は、送信チャネル上でバースト誤りを発生するインパルス・ノイズと、周波数の選択的フェージングをよく起こす拡散遅延の問題である。これらの問題を解決するために、従来のシステムは、インタリーブ技術と共に順方向誤り訂正(FEC)符号化を使用してきた。順方向誤り訂正符号化は、符号語内の1つまたはそれ以上の誤りを検出または訂正できるようにするパリティ・データを追加する。インタリーブにより、時間ダイバーシティと周波数ダイバーシティを達成するために、送信の前に符号語データのブロック内の符号語ビットの順序が再配列される。
【0003】
従来のインタリーブ技術は、OFDMデータ伝送時のインパルス・ノイズおよび拡散遅延の影響の一部を最低限度まで低減することができるけれども、そのような技術は、イベント・ノイズおよび周波数空白の総合的影響を緩和することはできず、長いノイズ・イベントを引き起こす恐れがある。さらに、この順方向誤り訂正符号化およびインタリーブは、送信されるすべてのデータに使用され、そのため、データの重要性およびデータの使用方法とは無関係に、同じレベルのエラー保護を行う。
【0004】
(発明の概要)
本発明は、フレーム・データ、特にフレーム制御情報の確実なOFDM送信のための、フレーム・データの符号化および復号化機構をその特徴とする。
【0005】
本発明の1つの態様では、OFDMフレーム送信用のフレーム・データの符号化は、要素をマトリックスとして編成される場合に、要素が、対角線に沿ったグループ分けでキャリヤ上で変調されるように、OFDMフレーム内のOFDM記号のキャリヤ上で変調されるフレーム・データからの要素のコード・ブロックの生成、および要素のインタリーブを含む。
【0006】
本発明の実施形態は、以下の特徴の中の1つまたはそれ以上を含むことができる。
フレーム・データは、媒体アクセス制御プロトコルをサポートするための、PHY層フレーム制御情報を含む。OFDMフレームは、少なくとも1つのデリミタ(デリミタ)を含むことができ、PHY層フレーム制御情報は、該少なくとも1つのデリミタ内に位置することができる。OFDMフレームは、1つの本体を含むことができ、少なくとも1つのデリミタは、本体の前に開始デリミタを含むことができる。少なくとも1つのデリミタは、さらに、本体の後に位置する終了デリミタを含むことができる。少なくとも1つのデリミタは、応答タイプのデリミタであってもよいし、送信要求(RTS)タイプのデリミタであってもよい。媒体アクセス制御プロトコルは、キャリヤ検出多重アクセス・タイプであってもよい。媒体アクセス制御プロトコルとしては、時分割多元接続プロトコルを使用することができ、および少なくとも1つのデリミタは、このようなプロトコルが使用するビーコン情報を含むことができる。媒体アクセス制御プロトコルとしては、トークン通過タイプのものを使用することができる。
【0007】
インタリーブは、対角線シーケンスを生成するために、対角線に沿った要素から選択することを含むことができる。要するに、対角線シーケンスは、ベクトル要素のベクトルを形成することができる。インタリーブはさらに、対角線に沿ってグループ分けを行うために、対角線内の要素が、連続している記号内の隣接記号を横切って隣接キャリヤ上に表示されるように、連続している記号でのキャリヤ上での変調のために、ベクトルから連続したベクトル要素を選択することを含むこともできる。連続している記号でのキャリヤ上での変調のために、ベクトルからベクトル要素を選択すると、あるレベルの冗長性が生じる。
【0008】
OFDM記号の数は3に等しいので、選択は、主要な対角線内の第1の要素の選択、およびその後の対角線内の連続している要素からの3番目の要素ごとの選択、および選択した第1の要素およびベクトル内の3番目の要素ごとの、選択順序による配列を含むことができる。インタリーブはさらに、対角線内の連続している要素が、連続している記号内の隣接記号を横切って隣接キャリヤ上に表示されるように、連続している記号でのキャリヤ上での変調のために、ベクトルからの連続しているベクトル要素の選択を含むこともできる。連続している記号でのキャリヤ上での変調のために、ベクトルからのベクトル要素を選択すると、あるレベルの冗長性が生じる。
【0009】
OFDM記号の数は4に等しく、ベクトルが複数の行の4つの列として配列されているので、選択は、各対角線に沿った連続している要素の選択と、隣接行のグループ内のベクトル内への選択した要素の配置とを含むことができる。
【0010】
コード・ブロックは、積コード・ブロックであってもよく、積は、短縮拡張ハミング・コード符号語セットからの、積コード・ブロックの入手を含むことができる。積は、さらに、一組の符号語を対称にするために、ジェネレータ・マトリックスの選択を含むことができる。
【0011】
OFDMフレームは、本体を含むことができ、フレーム・データは、本体の前に位置するフレーム制御情報を含むことができる。別な方法としては、OFDMフレームは、肯定応答フレームであってもよく、フレーム・データは、フレーム制御情報を含むことができる。
【0012】
本発明の他の態様では、符号化されたフレーム制御情報の復号化は、情報ビットを有し、対称な一組の符号語に属する符号語で符号化され、かつインタリーブされた順序でOFDM記号でキャリヤ上で変調されたフレーム制御情報から、ソフト決定値を生成することと、各組が符号語の中の1つに関連している複数の組のソフト決定値を生成するために、ソフト決定値をデインタリーブすることと、復号化手順を簡単にするために、対称性に従ってソフト決定値の各組に対して復号化手順を行うこととを含む。
【0013】
本発明の実施形態は、以下の特徴のうちの1つまたはそれ以上を含むことができる。
復号化手順は、ターボ復号化手順であってよく、ターボ復号化手順の実行は、i回の各反復の実行を含むことができる。i回の各反復の実行は、下記のものを含み得る:すなわち、一組の決定値からの新しい一組のソフト決定値の決定;一組のソフト決定値と新しい一組のソフト決定値との間の違いに対する差の値の決定;差の値の加重;一組のソフト決定値と加重した差の値の合計による一組のソフト決定値の更新。
【0014】
新しい一組のソフト決定値の決定は、一組のソフト決定値からの、一組の符号語のサブセットに対応する相関値の生成、および、サブセットに対応する相関値からの、該一組の符号語の対称性に基づく、該一組の符号語の残りに対応する相関値の生成を含むことができる。
【0015】
新しい一組のソフト決定値の決定はさらに、その一組の各ソフト決定値に対する最善の相関値を選択するための、その一組の符号語の対称性の使用を含む。
実行はさらに、一組のソフト決定値が関連する符号語の中の1つ内の各情報ビットに対するソフト決定値の各組からの、ハード決定値の生成を含むことができる。
【0016】
符号語は、積コードにより生成することができ、ターボ復号化手順としては、ターボ積復号化手順を使用することができる。
符号語は、複数要素の積コード・ブロックの形をとることができ、インタリーブされた順序は、少なくともいくつかの要素のコピーを含むことができ、符号化されたフレーム制御情報の復号化は、さらに、コピーの結合を含むことができる。結合は、コピーに対する位相ノイズ値の生成、位相ノイズ値によるコピーの加重、および加重コピーの合計を含むことができる。
【0017】
本発明の利点のいくつかは下記の通りである。インタリーブ技術は、あるレベルの冗長性を供給し、そのレベルの冗長性を、より高いビット誤り率に耐えられるような方法で、周波数領域および時間領域内のダイバーシティと結合する。それ故、符号語ビットは、対角線に沿ってグループ分けされ、これらの対角線に沿ったグループ分けは、1つの記号内の連続しているキャリヤを横切っておよび1つのキャリヤに対して連続している記号を横切って分布しているので、バースト伝送誤りに対する保護のレベルは大きく改善される。例えば、周波数空白による隣接キャリヤのあるグループ上でビットが喪失しても、これらのビットが属する符号語を依然として回復することができる。さらに、冗長性を有し、インタリーブによりビットが対角線に沿って配列されているので、劣化したビットの全記号を受信して、これらの劣化したビットを含む符号語を訂正することができる。
【0018】
さらに、対称性に対して、(復号化中に符号語の相関がチェックされる)一組の符号語を生成するために、ジェネレータ・マトリックスを選択することにより、フレーム制御デコーダの実行を遥かに簡単にすることができる。すなわち、フレーム制御復号化機構は、少ない動作と簡単な回路により復号化するために、一組の符号語の対称性を利用することができる。
【0019】
以下の詳細な説明および特許請求の範囲を読めば、本発明の他の特徴および利点を理解することができるだろう。
(発明の詳細な説明)
図1について説明すると、ネットワーク10は、送信媒体または例えば電力線のようなチャネル14に接続しているネットワーク・ノード12a,12b,...,12kを含む。送信媒体14を通しての、少なくとも2つのネットワーク・ノード12間の通信中、第1のネットワーク・ノード(例えば12a)は、送信ネットワーク・ノードとして機能し、少なくとも1つの第2のネットワーク・ノード(例えば12b)は、受信ネットワーク・ノードとして機能する。各ネットワーク・ノード12は、例えば、ホスト・コンピュータ(図示)やケーブル・モデムなどのような端末デバイス16を含む。ネットワーク・ノード12はさらに、データ・インタフェース20により端末デバイス16に接続されている媒体アクセス制御(MAC)ユニット18、およびMAC−PHY I/Oバス24によりMACユニット18に接続されている物理層(PHY)ユニット22、およびアナログ・フロントエンド(AFE)ユニット26を含む。AFEユニット26は、別個のAFE入力ライン28aおよび出力ライン28bにより、PHYユニット22に接続しており、また、AFE/PLインタフェース30により、送信媒体14に接続している。
【0020】
通常、MACユニットおよびPHYユニットは、オープン・システム相互接続(OSI)モデル・データ・リンク層および物理層にそれぞれ適合している。MACユニット18は、データのカプセル内への収容/カプセルからの取出しを行い、また、送信(Tx)および受信(Rx)機能に対する媒体アクセス管理を行う。好適には、MACユニット18は、IEEE 802.11規格が規定しているような、衝突回避を含むキャリヤ検出多重アクセス(CSMA/CA)のような衝突回避媒体アクセス制御スキームを使用することが好ましい。しかし、衝突回避タイプおよび他のタイプの他の適当なMACプロトコルも使用することができる。例えば、時分割多元接続(TDMA)またはトークン通過スキームも使用することができる。PHYユニット22は、以下にさらに詳細に説明するように、とりわけ機能の中でも、送信符号化および受信復号化を行う。AFEユニット26は、送信媒体14へ接続するためのものである。MACユニットおよびAFEユニットは、任意の方法で実行することができ、それ故、以下にさらに詳細に説明する。
【0021】
ノード間で交換される通信の単位は、フレーム(またはパケット)の形である。本明細書内で互換的な意味で使用される「フレーム」および「パケット」という用語は、PHY層プロトコル・データ・ユニット(PDU)を意味する。フレームは、以下に説明するように、デリミタ情報およびデータ(すなわちペイロード)のようなフレーム・データを含む。デリミタは、プリアンブルとフレーム制御情報が結合したものである。データおよびフレーム制御情報は、MAC層から受信されるが、図2を参照しながら以下に説明するように、PHY層により別々に処理される。フレームおよびデリミタ構造は、図3を参照しながら、以下にさらに詳細に説明する。
【0022】
図2について説明すると、PHY層22は、1つのノードに対して送信機能と受信機能の両方を行う。送信機能をサポートするために、PHYユニット22は、スクランブラ32、(MACユニット18から受信するデータを符号化するための)データFECエンコーダ34、変調器36、フレーム制御情報を符号化するためのフレーム制御FECエンコーダ38、同期信号ジェネレータ40、およびIFFTユニット42を含む。従来のポストIFFTデバイスは、図面を簡単にするために省略してある。ポストIFFTデバイスは、例えば、(自動利得制御および同期のために使用されるプリアンブル信号を定義するための)プリアンブル・ブロック、二乗余弦ウィンドウ機能およびピーク・リミッタおよび出力バッファリングを含む巡回プレフィックス・ブロックを含むことができる。また、送信(Tx)構成ユニット52も含まれる。受信(Rx)機能をサポートするために、PHYユニット22は、自動利得制御(AGC)ユニット54、FFTユニット58、チャネル推定装置60、同期ユニット62、フレーム制御FECデコーダ64、復調器66、データFECデコーダ68、デスクランブラ70、および受信(Rx)構成ユニット72を含む。MACインタフェース74、PHYコントローラ76およびチャネル・マップ・メモリ78が、PHYユニット22に内蔵され、送信機能および受信機能の両方により共有される。
【0023】
データ伝送プロセス中、データおよび制御情報が、PHY−MACバス24を通して、PHY−MACインタフェース(MACインタフェース)74で受信される。MACインタフェースは、データをスクランブラ32に供給し、スクランブラ32は、データFECエンコーダ34の入力に送られたデータのパターンが実質的にランダムになるようにする。データFECエンコーダ34は、順方向誤り訂正符号内でスクランブルされたデータ・パターンを符号化し、その後で、符号化されたデータをインタリーブする。例えば、リード・ソロモン・コードや、またはリード・ソロモン・コードとコンボリューション・コードの両方のような任意の順方向誤り訂正符号を、この目的に使用することができる。変調器36は、フレーム制御FECエンコーダ38からのFEC符号化データおよびFEC符号化制御情報を読み取り、符号化パケットデータおよび制御情報を、従来のOFDM変調技術によりOFDM記号でキャリヤ上で変調する。そのような変調技術は、コヒーレントなものでも差分的なものでもよい。変調モードまたはタイプは、とくに、1/2速度符号化(「1/2BPSK」)による2値位相シフトキーイングであっても、1/2速度符号化(「1/2QPSK」)による直交位相シフトキーイングであっても、3/4速度符号化(「3/4QPSK」)によるQPSKであってもよい。IFFTユニット42は、変調器36、フレーム制御FECエンコーダ38、および同期信号ジェネレータ40から入力を受信し、処理されたパケット・データをポストIFFT機能ユニット(図示せず)に供給する。ポストIFFT機能ユニットは、(図1からの)AFEユニット26にそれを送る前に、パケット・データをさらに処理する。
【0024】
送信構成ユニット52は、PHY−MAC I/F(インタフェース)74から制御情報を受信する。この制御情報は、MACインタフェース74からデータを送信するチャネルについての情報を含み、チャネル・マップ・メモリ78から適当なチャネル(またはトーン)マップを選択するために、この情報を使用する。この選択されたチャネル・マップは、送信モードおよび(関連符号化速度を含む)変調タイプ、およびデータを送信するために使用する一組のキャリヤを指定し、それ故、送信に関連する(固定および可変両方の)OFDM記号ブロック・サイズを指定する。OFDM記号ブロックは、複数の記号を含み、パケットまたはその一部に対応することができる。チャネル・マップから読み取られた情報は、本明細書においてはチャネル情報と呼ぶ。送信構成ユニット52は、チャネル情報(すなわち、チャネル・マップ情報)から送信構成情報を計算する。送信構成情報は、送信モード、(関連FEC符号化速度を含む)変調のタイプ、記号の数、記号当りのビットの数、およびリード・ソロモン・ブロックの数および大きさを含む。送信構成ユニット52は、PHYコントローラ76に送信構成情報を供給し、コントローラ76は、データFECエンコーダ34の構成を制御するためにこの情報を使用する。構成制御信号の他に、コントローラ76はまた、データFECエンコーダ34、およびスクランブラ32、変調器36、フレーム制御FECエンコーダ38、同期信号ジェネレータ40、およびIFFTユニット42に他の従来の制御信号を供給する。送信構成ユニット52はさらに、フレーム制御FECエンコーダ38に、例えば、開始(フレームの始め)、終了(フレームの終り)等のデリミタのようなフレーム制御情報を供給し、開始デリミタの場合、送信モードおよび他の情報に対するチャネル・マップ番号、およびパケット内で(送信する)OFDM記号の数を供給する。
【0025】
データ受信プロセス中、チャネルを通して、送信ネットワーク・ノード12aにより、受信ネットワーク・ノード12bに送信されたOFDMパケットは、AGCユニット54により、AFEユニット26からPHYユニット22のところで受信される。AGCユニット54の出力は、FFTユニット58により処理される。FETユニット58の出力は、チャネル推定装置60、同期ユニット62、フレーム制御FECデコーダ64、およびその復調器66に供給される。より詳細に説明すると、処理パケット・データの位相および振幅値は、チャネル推定装置60に供給され、このチャネル推定装置60は、送信ネットワーク・ノード12aにチャネルを通して送ることができる新しいチャネル・マップを生成する。チャネル・マップは、同じ送信方向(すなわち、ノード12aがノード12bにパケット情報を送信している場合、およびノード12bが、ノード12aにより送信されたパケット情報を受信している場合)の以降の相互通信のために、両方のノードにより使用される。受信構成ユニット72は、フレーム制御FECデコーダ64から、チャネル・マップ番号、OFDM記号の数を受信し、フレーム制御FECデコーダ64が供給する、マップ番号が指定するチャネル・マップを検索し、(チャネル・マップ・パラメータから入力した)受信構成情報をコントローラ76に供給する。受信構成情報は、データFECデコーダ68を構成するために使用され、それ故、パケットを復号化するのに必要なブロック・サイズおよび他の情報を含む。同期ユニット62は、パケット・スタート信号をコントローラ76に供給する。これらの入力に応じて、コントローラ76は、データFECデコーダおよび復調器66に構成および制御信号を供給する。例えば、コントローラ76は、受信したパケット・データに関連する変調のタイプを復調器66に伝える。
【0026】
復調器66は、FFTユニット58から受信した処理済みパケット・データ内のOFDM記号を復調し、各記号の各キャリヤ内のパケット・データの位相角をメートル法の値に変換する。このメートル法の値は、復号化の目的でFECデコーダにより使用される。データFECデコーダ68は、(送信ノードの)データFECエンコーダ34からデータFECデコーダ68に送信中に発生するビット誤りを訂正し、復号化したデータをデスクランブラ70に転送し、このデスクランブラは、スクランブラ32が行った順序とは逆の順序で動作を行う。デスクランブラ70の出力は、その後、MACユニット18に(および最終的にはホスト・コンピュータ16のアプリケーションに)転送するためにMACインタフェース74に供給される。
【0027】
簡潔さおよび明瞭さのために、(当業者でとっては周知であり、本発明とは無関係の)PHYユニットの送信機および受信機の機能ユニットの詳細は、本明細書においては大幅に省略してある。
【0028】
図3について説明すると、この図は、送信ネットワーク・ノード12aにより、送信媒体14を通して送信される標準データ伝送フレーム80のフォーマットである。データ伝送フレーム80は、MACから受信したデータを運ぶペイロード(すなわち本体)81を含む。このデータは、プロトコル・ヘッダ情報、アプリケーション・データおよびチェック・シーケンスのような、MACプロトコル・データ・ユニット情報を含む。好適には、ペイロード81は、ローレンス W.ヤング III他の「チャネル推定による順方向誤り訂正(Forward Error Correction With Channel Estimation)」という発明の名称の、同時係属米国特許出願第09/455,186号、ローレンス W.ヤング III他の「高度チャネル推定(Enhanced Channel Estimation) 」という名称の同時係属米国特許出願第09/455,110号、ローレンス W.ヤング III他の「丈夫な送信モード」という発明の名称の同時係属米国特許出願第09/377,131号が開示している技術により、図2の機能ユニットで送信および受信することが好ましい。これらすべての米国特許出願は、引用によって本明細書の記載に援用する。しかし、フレーム制御FEC符号化/復号化に関連する、本明細書記載の技術のような他の技術も使用することができる。
【0029】
さらに図3について説明すると、フレーム80は、さらに、デリミタ情報82を含む。デリミタ情報82は、ペイロード81の前に位置するデリミタ、すなわち、開始デリミタ83を含む。好適には、デリミタ情報82は、また、ペイロード81の後に位置するデリミタ、すなわち、終了デリミタ84を含むことが好ましい。開始デリミタ83は、第1のプリアンブル85を含み、このプリアンブル85は、それぞれ、第1のAGCおよび同期(SYNC)要素86,87を含み、また第1のフレーム制御フィールド88を含む。終了デリミタ84は、第2の(オプションとしての)AGC要素90および第2のSYNC要素91および第2のフレーム制御フィールド92を有する第2のプリアンブル89を含む。第1のフレーム制御フィールド88および第2のフレーム制御フィールド92は、MACユニット18から受信した制御情報に基づいて、変調器36と共に、フレーム制御デコーダ38により生成される。通常、これらのフレーム制御フィールドは、ネットワーク・プロトコル動作、および送信機/受信機経路特性化のために必要な情報を含む。より詳細に説明すると、フレーム制御フィールド88,92は、それぞれ、ネットワーク中のノードの正しい同期を維持するように、ネットワーク内の各ノードが入力しなければならない最低限度の情報を運ぶ。各フレーム制御フィールドは、デリミタのタイプ(例えば、開始デリミタ、終了デリミタ)を識別し、識別したタイプに関連する他の情報を供給する。例えば、第1のフレーム制御フィールド88内においては、他の情報は、データの復調方法、チャネル・マップ番号、パケットの長さ、パケット開始インジケータ、タイミング情報を指定する情報を含むことができ、また、他の情報も含むことができる。第2のフレーム制御フィールド92は、確認のために、かつもっと高いタイミング精度を供給するために使用することができる。第2のフレーム制御フィールド92は、制御およびタイミング情報、ノードがアクセスのために競合することができるかどうかの表示、(例えば、送信ストリームを中断できるかどうかを示す)パケット伝送優先順位、およびパケット終了インジケータのような他のチャネルアクセス情報と共に、例えば、(第1のフレーム制御デリミタ88の一部または全部を入力しなかったノードのために)、例えば、同期情報のような第1のフレーム制御フィールドが内蔵している情報を含む。一般に、意図するパケット受取側以外のノードは、パケットの本体部分を復号化することができない。それ故、衝突を回避するために、送信媒体を使用できるようになる時間を決定するためのフレーム制御フィールドが使用される。
【0030】
図3は、データ伝送パケットのパケット本体を囲んでいるデリミタを示すが、フレーム制御FECエンコーダ38およびフレーム制御FECデコーダ64の符号化および復号化機構は、他のタイプのデリミタと一緒に使用することもできる。例えば、(データ伝送が行われる)受信ノードは、元のデータ伝送が、応答を必要としていたことを示していた場合には、送信ノードに応答パケットを送ることができる。応答パケットとしては、応答タイプのデリミタを使用することができる。それ故、例えば、肯定応答のような応答を示すタイプを有するプリアンブル、およびフレーム制御フィールドを含むようにフォーマットされる。応答デリミタのフレーム制御フィールドは、同期情報、および競合、優先順位およびアドレス情報(アドレス情報は、応答が属するパケット伝送を識別するために使用される。すなわち、応答タイプである)、パケット伝送の成功または失敗の表示を含むことができる。他の情報も内蔵させることもできる。他の例としてのデリミタは、例えば、「送信要求」(RTS)パケットのような、チャネルにアクセスするために使用するパケットと関連することもできる。「送信要求」(RTS)パケットは、過密なトラヒック状態中に発生する、衝突によるオーバーヘッドを低減するために使用することができ、そのため、ネットワークの効率的が改善する。デリミタは、(通常、等時トラヒック用に使用される)TDMAのような、他の媒体アクセス機構が要求する管理情報のタイプを含むタイプのものであってもよく、そのため、競合指向のものでなくてもよい。例えば、TDMAネットワーク送信は、ネットワークの同期を維持し、各ノードが、パケットを送信および受信しなければならない場合を管理するために、ビーコン・タイプのデリミタ(ビーコンデリミタ)を含むことができる。それ故、開始デリミタの第1のフレーム制御フィールド88に関連する、本明細書に記載するフレーム制御符号化/復号化機構は、すでに説明したように、エンド・タイプ、応答、RTSタイプおよびビーコンを含むが、これらに限定されない他の使用可能なデリミタのタイプに適用することができる。上記デリミタ内のフレーム制御フィールドの記号は、すでに説明したように、時間および周波数領域のインタリーブ、および冗長性により強化されたブロック・コードにより、伝送誤りから保護されている。図に示す実施形態の場合には、各フレーム制御フィールド内の記号の数は、3となるように選択される。しかし、他のフレーム制御フィールド・サイズ(例えば、4つの記号)も使用することができる。
【0031】
それ故、図4に示すように、フレーム制御エンコーダ38は、積エンコーダ100およびインタリーバ102として示すブロック・コード・エンコーダから成る。積エンコーダ100は、各フレーム制御フィールド処理に対して、(図2に示す)送信構成ユニットから25の情報ビットを受信する。積エンコーダ100は、100の符号化ビットを生成するために、1/4速度の積コードにより25の情報ビットを符号化する。積エンコーダ100は、100の符号化されたビットを、周波数インタリーブプロセス104と、時間インタリーブおよびコピープロセス106とを含むインタリーバ102に転送する。これらのプロセスは、有意な時間および周波数拡散および冗長性を得るために、インタリーブされる符号化情報ビットを生成する目的で、符号化情報ビットに対して行われる。それ故、このようなインタリーブは、周波数領域または時間領域において、実質的な誤り訂正機能を供給する。インタリーブされたデータ、すなわち、3つの84キャリヤOFDM記号に対する全部で252のビットは、(図では点線で示す)図2の変調器36により、3つのOFDM記号上で、コヒーレントにBPSK変調される。第1のフレーム制御88(および、終了デリミタを使用する場合には、第2のフレーム制御92)のフレーム制御記号は、図3に示すフォーマットにより、チャネルを通して送信されるパケット内に挿入される。
【0032】
25のフレーム制御情報ビットは、100の符号化されたビットを生成するために、積エンコーダ100により、(100,25,16)積コードで符号化される。積コード自身は、(10,5,4)短縮拡張ハミング・コードから入手される。積コード項(n,k,w)は、それぞれ、ブロック・サイズ、情報サイズおよび最短ハミング距離を指定する。
【0033】
図5について説明すると、(10,5,4)ハミング・コードは、ジェネレータ・マトリックス G 110により生成される。同じハミング距離で、一組の符号語を生成するために、異なるジェネレータ・マトリックスを選択することができるが、以下に説明するように、符号化されたフレーム制御情報を復号化するための、ソフト・イン/ソフト・アウト・デコーダの実行を簡単に簡単に行うことができるように、ジェネレータ・マトリックス110は、一組の符号語が対称になるように選択される。
【0034】
図6について説明すると、完全な一組の符号語112を生成するために、フレーム制御情報ビットに、(図5からの)ジェネレータ・マトリックス110が適用される。一組の符号語112は、25の符号語114を含み、各符号語は、5つの情報ビットと5つのパリティ・ビットを含む。情報ビットは、(b0〜b4で示す)最初の5つのビット115に対応し、パリティ・ビットは、(b5〜b9で示す)残りの5つのビット116に対応する。パリティ・ビット116のb5〜b9は、下記の論理式により生成される。
【0035】
【数1】
ここで、演算子記号
【0036】
【数2】
は、排他的OR機能を表す。
【0037】
一組の符号112の対称性は、4つの「領域」、すなわち、符号語0〜7に対応する第1の領域118a、次の8つの符号語、すなわち、符号語8〜15に対応する第2の領域118b、符号語16〜23に対応する第3の領域118c、および最後の8つの符号語(符号語24〜31)に対応する第4の領域118dである、一組の符号語を見れば理解することができる。一組の符号の上半分、すなわち、領域118aおよび118b、および一組の符号の下半分、すなわち、領域118cおよび118dは対称であるが、相互に反対になっていることが分かる。同様に、領域118aおよび118b、および領域118aおよび118cが、もう1つの対称性を示していることが分かる。例えば、領域118bのb0、b7−b9は、領域118aの鏡像である。同様に、b1およびb6は、領域118aおよび118cの対応する符号語内では同じものである(例えば、領域118a内の最後の符号語、符号語7は、および領域118c内の符号語15参照)。これらの対称性については、デリミタデコーダ64(図2)の説明を参照しながら、以下にさらに詳細に説明する。
【0038】
図7について説明すると、(図4の)積エンコーダ100による(100,25,16)コード・ブロックの符号化により、10行122および10列124を有するマトリックスとして配置されている積コード・ブロック120が生成される。積コード・ブロック120は、下記の方法で形成される。25の情報ビットが、最終的な10行×10列のマトリックス内のサブマトリックスである、5行×5列の情報マトリックス126内に配置される。第1の5つの情報ビット(I0〜I4)は、第1の列内に配置され、第2の5つの情報ビット(I5〜I9)は、第2の列内に配置される(以下同様)。行124の第1の5つは、それぞれ、その行のための5つのパリティ・ビットPr(行によるパリティ)を生成するために符号化される。10つの列122の各列は、5つのパリティ・ビット、Pc(情報ビットの最初の5つの列のための、列によるパリティ)および各列のためのPp(Prビットの最後の5つの列のためのパリティ上のパリティ)を生成するために符号化される。それ故、積コード・ブロック120内においては、各行124は、水平方向の符号語に対応し、各列122は、垂直方向の符号語に対応する。パリティ生成は、マトリックスの乗算:すなわち、GT*I*Gであることを理解することができるだろう。ここで、Gはジェネレータ・マトリックスであり、GTはジェネレータ・マトリックスGの転置であり、Iは情報マトリックスである。ハミング・コードおよび積コードのような、線形ブロック・コードに関する他の情報は、(1972年、MITプレス社発行の)、W.ウエスリー・ピーターソン、およびE.J.ウェルドンJr.の「誤り訂正符号」の周知の文献を読めば入手することができる。
【0039】
4のハミング距離の場合には、選択した積コードは、2未満のビット誤りを訂正することができる。受信ネットワーク・ノードが受信する符号語が、例えば、1つのビット誤りを含んでいて、(図5の)一組の符号語112内のすべての符号語に対して相関をチェックする場合には、フレーム制御FECデコーダ64は、最も近い符号語(最善の訂正値を有するもの)を正しく選択することができる。それ故、ビット誤りの数が2未満である場合には、積コードは、各1行を訂正し、各行または列内にビット誤りが1つしかない場合には、すべてのデータを回復することができる。
【0040】
もっと確実な送信を行うために、各符号語内にもっと多くの数のビット誤りを含むことができる。それ故、インタリーバ102は、例えば、周波数空白、ジャマ、インパルス・ノイズのような、通常のエラー・イベントによる複数のビット誤りが、(積コード・ブロック120の)対角線上にだけ発生するように、時間および周波数内で、あるレベルの冗長性で、符号語をインタリーブするように設計される。
【0041】
図8について説明すると、インタリーブプロセスをもっと分かりやすく説明するために、(図7の)積コード・ブロックまたはマトリックス120は、交互に、100の要素120のベクトル(V)として表される。最初の10のベクトル要素は、第1の列122に対応し、(この場合、積コード・ブロック120の第1の列内の第1の項は、ベクトル120内の第1の要素にマッピングされる)、第2の10のベクトル要素は、第2の列122に対応する(以下同様)。インタリーバ102は、ベクトル内の100の要素(要素0〜99)を、すべての100の要素が選択されるまで、例えば、対角線128、129、130、131、132のような対角線に沿った要素を選択することにより、新しい周波数インタリーブされたベクトルViを再配列する。
【0042】
図9Aについて説明すると、この図は、積コード・ブロック120内の要素の対角線シーケンスを含む、新しいベクトルを生成するための周波数インタリーブプロセス104を示す。プロセス104は、最初の行、行値R=0、および最初の列、列値C=0のところでスタートする、対角線に沿った第1のシーケンス内の最初の要素を選択することにより第1の対角線シーケンスの選択をスタートする(ステップ133)。このプロセスにより、列値に値Sが加算され(ステップ134)、結果として得られる列値が最大の列値(すなわち、9)より大きくて、そのため、S列だけ列位置を前に進めるために、最初の列、列0への復帰(またはロールオーバ)を必要とするかどうかを判断する(ステップ135)。列値が、整数0−9の範囲内にある場合には、列0に戻らないで、プロセスは、同様に、Sを行値に加算し(ステップ136)、次の要素として、列Cおよび行Rに対応する要素を選択する(ステップ137)。列値が列の最大値を超える場合には、プロセスは、次の対角線に沿った次のシーケンスに要素の選択を移行するために、行に加算されるSの値を、1行のオフセット値だけ、Sの値をオフセットし(ステップ138)、すでに説明したように、次の対角線に沿ったシーケンス内の次の要素として、列Cおよび行Rに対応する要素を選択する(ステップ139)。各要素を選択した(ステップ137、139)後で、プロセスは、元のベクトルの100の要素すべてが選択されたかどうかを判断する(ステップ140)。そうである場合には、プロセスは終了する(ステップ141)。そうでない場合には、プロセスは、ステップ134において、次の要素の選択を続行する。
【0043】
図9Bについて説明すると、この図は、(フレーム制御デリミタ記号の数に対応するために)、3に等しいSの行/列増分増大値、および−1の行オフセットrに対する、新しい周波数インタリーブされたベクトルViを生成するために、100の要素ベクトルV(すなわち、100の項積コード・ブロック)を再配列するための周波数インタリーブプロセス104の例示としてのアルゴリズムである。このプロセスは、行値および列値を、一組の整数の値、0,...,9内に維持するための、周知の合同の数学的表記を使用する。それ故、10またはそれより多い任意の値の代わりに、10で割ったその値の残りを使用する。上記の残りおよび値は、合同モジュロ10であり、例えば、4および24は、合同モジュロ10、または速記表記法による,4=mod(24、10)である。プロセス104は、行Rをゼロに、要素番号n(この場合、nは0〜99の数字)を0に初期化(ステップ143)することにより、スタートする(ステップ142)。nが10より大きいか、または等しい場合には、プロセスは、mod(n,10)を決定し、mod(n,10)をNとしてセーブする(ステップ144)。プロセスは、値、S=3のN倍の積(すなわち、N*3)を決定し、列Cをmod(N*3,10)に設定する(ステップ145)。プロセス104は、列Cおよび行Rのところで要素Vinを選択する(ステップ146)。プロセスは、Cをmod(C+S,10)として更新するが、この場合、S=3であり(ステップ147)、CがS=3より大きいかまたは等しいかを判断する(ステップ148)。Cが3より大きいかまたは等しいと判断した場合には、次の要素選択が、前に選択した要素と同じ対角線に沿って行われ、プロセスは、Rをmod(R+S,10)の値に設定するが、この場合、S=3である(ステップ149)。ステップ148において、Cが3より小さいと判断された場合には、プロセスは、Rをmod(R+(3−1),10)の値に設定Rすることにより、対角線を変更する。この場合、−1は、行のオフセット値である(ステップ150)。プロセスは、選択した要素の数nが99に等しいかどうかを判断する(ステップ151)。nが99に等しいと判断された場合には、100の要素すべてが、インタリーブされたベクトルに対してすでに選択されていて、プロセスは終了する(ステップ152)。nが99と等しくない場合には、nの値は1だけ増大し(ステップ153)、プロセスは次の要素を選択するためにステップ146に戻る。
【0044】
再び図8について説明するが、図9A−Bの技術を使用した場合、第1の5つの対角線に沿った要素の選択の一例は以下のように行われる。対角線128に対応する第1の対角線沿いの第1の対角線シーケンスは、要素00、33、66および99を選択するために、行値および列値に3を加算することにより形成される。列値9に3を加算すると、「ロールオーバ」列値となる(すなわち、2のmod(12,10))。そのため、3−1=2の値が行に加算され、対角線129に対応する新しい第2の対角線に沿った、要素21(列2,行1)の次の要素選択のために、行値はmod(11,10)すなわち、1になる。プロセスは、プロセスが、再び列値への3の加算により、列値内で列値1へのロールオーバが発生し、さらに、オフセット行値が9になるまで、対角線129に沿って、(要素54および87を選択するために)、行値および列値へ引き続き3を加算する。次に、プロセスは、要素19のところで、対角線130に対応する新しい第3の対角線のところで、次の要素を選択し、再び、要素42からスタートし、要素75を含む、対角線131に対応する第4の対角線から要素を選択するために、要素19の選択後に対角線を変更する。この場合も、プロセスは、対角線132に対応する第5の対角線に進むために対角線を変更し、列0および行7に対応するその対角線要素07から選択を行う。プロセスは、マトリックス120内の100の要素すべてが選択されるまで、この方法で連続している対角線に沿って要素の選択を続行する。この技術の全体の効果は、主な対角線128上の第1の要素を選択し、その後で、マトリックス120内の各対角線内の連続している各要素が選択されるまで、連続している対角線に沿って3番目の各要素を選択することであることを理解することができるだろう。
【0045】
別な方法としては、すでに説明したように、フレーム制御情報を、3以外の多数の記号を含むものとして定義することができる。それ故、インタリーブ/コピー・プロセス104は、例えば、4の記号のような他の数の記号と一緒の使用とうまく適合させることができる。図9Cについて説明すると、この図は、新しい周波数インタリーブしたベクトルViを形成するために、100の要素ベクトルV(すなわち、100の項の積コード・ブロック)を再配置するためのインタリーブプロセス104の例示としての4つの記号の実施である。VからViへの再配置のために、100の要素ベクトルViは、25の行の4つの列のアレーと見なされ、(分配される)。4×25のアレーは、それを元のベクトルVに関連する10×10のアレーと区別するために、本明細書においては中間アレーと呼ばれる。それ故、Viの新しい配列は、隣接行の複数のグループ内の中間アレー内の選択したベクトルV要素の配置により、(そして、図9A−Bの3記号インタリーブプロセスの順序ではなく)決定される。値s(0,1,2,3)は、中間アレー列値を示し、値ts(s=0,1,2,3)は、sの選択した値に対する中間アレー行値を示す。
【0046】
さらに、図9Cについて説明すると、このプロセス104は、中間アレー行値、t3=t2=t1=t0をゼロに初期化し(ステップ155)、対角線カウント値dをゼロに初期化すること(ステップ156)によりスタートする(ステップ154)。このプロセスは、また、行値Rをdに等しく設定し(ステップ157)、列値Cをゼロに初期化する(ステップ158)。この場合、RおよびCは、(図8に示す)元の10×10マトリックスの行および列を(それぞれ)示す。プロセスは、[10*mod(R+C,10)]+Cの合計を入手し、上記合計を25で割り、結果として得られる値を次の小さい全数に四捨五入することにより、中間アレーの列値を決定する(ステップ159)。プロセスは、元のベクトルV内の対角線からインタリーブされたベクトル要素Vi[(25*s)+ts]として、要素V「R+(C*10)]を選択する(ステップ160)。要素選択が行われると、中間アレー行値tsが1だけ増大し(ステップ161)、Rの値が、mod(R+1,10)により更新される(ステップ162)。このプロセスは、Cが9に等しいかどうかを判断する(ステップ163)。Cが9に等しくないと判断された場合には、Cの値が1だけ増大し(ステップ164)、ステップ159に戻る。ステップ163において、プロセスが、Cが9に等しいと判断した場合には、プロセスは、10すべての対角線が処理された(すなわち、d=9)と判断する(ステップ165)。ステップ165において、dが9より小さいと判断された場合には、このプロセスは、dを1だけ増大することにより、対角線を変更し(ステップ166)、ステップ157に戻ってR=dと設定し、ベクトルV内の要素の次の対角線の処理に進む。dが9に等しい場合には、10のすべての対角線(および100の対角線すべて)が、インタリーブされたベクトルViのため選択済みであるので、このプロセスは終了する(ステップ167)。
【0047】
図8および図9Cについて説明すると、これらの図は、図9Cのプロセス104によるベクトルVi内のベクトルVの対角線要素の配置を示す。d=R=C=0である場合には、(ステップ159のところで)、sはゼロに等しいと判断される。それ故、VR+(c*10)=V00に対応する、主な対角線128(図8)に沿った第1の要素が、(ステップ160のところで)、Vi25*s+ts=Vi00として選択される。t0およびRの値は、(ステップ161−162において)1に増大する。(ステップ163において)、Cは9に等しくないので、Cの値は(ステップ164におい)1に増大する。sの値は、(ステップ159において)ゼロとして計算され、(ステップ160において)、V11(主な対角線沿いの第2の要素)の選択が、Vi(25*0)+1またはVi01となるように、要素選択計算が反復して行われる。行=2およびC=2の場合の、主な対角線沿いの次の要素の場合には、sは1であると計算され(ステップ159)、tsはt1に等しい。(ステップ155において初期化されているので)、t1はゼロである。それ故、V22がVi25として選択される(ステップ160)。t1の値は、1に増大し(ステップ161)、Rは3に増大する(ステップ162)。C=9になるまで、ステップ159−163が反復して行われ、この時点で、Vに対する元の10×10アレーの第1の対角線内のすべての要素が、Vi内に設置するために選択されたことになる。それ故、Vi50に対してV33が選択され、Vi75に対してV44が選択され、Vi02に対してV55が選択され、Vi26に対してV66が選択され、Vi27に対してV77が選択され、Vi51に対してV88が選択され、Vi76に対してV99が選択される。次の対角線の場合には、d=1(ステップ166)であり、Rはdに等しく設定され(ステップ157)、Cが再びゼロに初期化される(ステップ158)。dが変化した場合には、t3、t2、t1、t0はリセットされないが、その代わりに現在の値を維持する。それ故、s=0の場合(ステップ159)、およびt0=3(前の10の選択の後のt0の値)の場合には、V01が、Vi03として選択される(ステップ160)。続いて、現在の対角線に沿って、Vi28に対してV12が選択され、Vi52に対してV23が選択される(以下同様)。このプロセスは、100すべての要素がViに対して選択されるまで、対角線に沿って要素の選択を行う。
【0048】
周波数インタリーブしたベクトル・データViは、同様に、連続している記号を横切って必ず対角線グループ分けが行われるような方法で、時間インタリーブ/コピー・プロセス106によるインタリーバ102により、フレーム制御記号のキャリヤ間で拡散が行われる。使用できるキャリヤが84ある場合には、フレーム制御情報を全部インタリーブするには、3つの記号を充填するのに全部で252ビット(または、4つの記号を充填するのに全部で336ビット)が必要になり、100の符号化された情報ビットに対して冗長性が与えられる。使用できるキャリヤの数が少なくなると、必要なビット数も少なくなり、そのため、冗長性のレベルも低くなる。
【0049】
図10について説明すると、時間インタリーブ/コピープロセス106は、Vi0からスタートして、フレーム制御記号1の場合、インタリーブされたベクトルViから、使用できるキャリヤの数(L)に対応する多数の連続しているベクトル要素を選択する(ステップ176)。また、このプロセスは、フレーム制御記号2のために、インタリーブされたベクトルから、同じ数の連続しているベクトル要素を選択するが、この場合、このプロセスは、第1のオフセット値k1に等しいnの値からスタートし、最後のベクトル要素Vi99の後の第1の要素Vi0を囲む(ステップ177)。フレーム制御記号3に対する3回目のパスまたは選択の際には、このプロセスは、第2のオフセット値k2からスタートして、L個の連続しているベクトル要素を選択し、最後のベクトル要素Vi99の後の第1の要素Vi0の周囲を囲む(ステップ178)。(もし使用している場合)、第4の記号に対しては、このプロセスは、第3のオフセット値k3からスタートして、L個の連続しているベクトル要素を選択し、最後のベクトル要素Vi99の後の第1の要素Vi0の周囲を囲む(ステップ179)。好適には、オフセットは、すべてのフレーム制御記号を横切って、隣接するキャリヤのグループを横切って、対角線要素のグループ分けが行われるように、OFDM記号の全数に基づいて選択することが好ましい。それ故、OFDM記号の数が3である場合には、k1は67に等しく、k2は34に等しい。別な方法としては、OFDM記号の数が4に選択された場合には、オフセットは、k1=25、k2=50およびk3=75になるように選択される。
【0050】
図11Aは、3つのフレーム制御記号1、2および3に対する、(3つの記号についての図9A−図9Bのところで説明した)プロセス104、およびプロセス106(3つの記号に対してk1=67およびk2=34のステップ177−178)に従って行われた、結果として得られるデータ・キャリヤの割当てを示す。各記号列内の値は、そのベクトルの要素をインタリーブする前の積コード・ベクトルVの要素番号(または指数)を表す。この図は、記号内対角線のグループ分け(すなわち、対角線に沿った3番目ごとの要素の選択に基づく対角線シーケンス)、および連続している隣接記号を横切るキャリヤ(すべての、この例の場合には、対角線に沿って連続している要素)内の対角線のグループ分け、または記号間の対角線のグループ分けを示す。それ故、任意の対角線上で発生する(周波数誤差のような)10ビットの誤り、すなわち、同じ行および同じ列上に存在しない任意の10の要素を回復することができる。何故なら、1ビットの誤りだけが、各行および各列内に含まれているからである。1つのキャリヤでの3つの記号にまたがる対角線のグループ分けは、隣接キャリヤ内の3つの記号に引き続きまたがることに注意することも重要なことである。例えば、(図8の)対角線128に沿った連続している要素、すなわち、要素00、11、22、33、44、55、66、77、88、99は、キャリヤ0、1、2および3の上で一緒にグループ分けされる。それ故、あるキャリヤ内、またはある記号内の対角線にまたがる固定エラーの他に、任意の1つまたはそれ以上のキャリヤ0、1および2を喪失する恐れがあり、これらキャリヤ上の情報を回復することもできる。また、全部の劣化した記号上のデータの一部を、その記号内の対角線のグループ分けにより、また時間インタリーブ/コピー・プロセス106の結果としての他の2つの記号上に常駐するデータ・コピーにより復元することができる。
【0051】
図11Bについて説明すると、この図は、(4つの記号についての図9Cのところで説明した)プロセス104、およびプロセス106(4つの記号に関する、k1=25,k2=50およびk3=75であるステップ176−179)による、例示としての記号が4つのデータ・キャリヤ割当てを示す。この特定のキャリヤ割当ての場合には、図11Aのキャリヤ割当てのように、(例えば、記号1上の主要対角線からの要素0、11および55の対角線シーケンスのような)各記号内の要素の対角線グループ分け、およびキャリヤ内での対角線グループ分けおよび(例えば、記号1−4およびキャリヤ0−2上の主要なすべての対角線要素と一緒のグループ分けのような)連続している隣接記号を横切るキャリヤのグループ分けを見ることができる。
【0052】
キャリヤは使用不能にすることもでき、使用不能なものとしてマスクすることもできることを理解することができるだろう。デリミタ記号内の使用できるすべてのキャリヤの中の1つまたはそれ以上がマスクされている場合には、インタリーブされたデータは、マスクされていないキャリヤ間を拡散する。マスクされたキャリヤは、Viの要素が各記号上に置かれているものとしてスキップされる。すなわち、すでにマスクされているキャリヤ用の各要素が、代わりに次のマスクされていないキャリヤ上に置かれる。
【0053】
図1および図2について説明すると、インタリーバ102により、84のキャリヤの各記号に対して読み取られた、インタリーブされた84ビットは、コヒーレントなBPSK変調で変調器36により、その各フレーム制御記号上で変調され、その後で、送信チャネルを通して受信機ノードに送信される。受信ノード内においては、復調器66が、変調器36が使用した変調技術に適したスキームにより、各フレーム制御記号内の被変調キャリヤを復調する。各フレーム制御記号は、同期ユニット62が供給する同期位置情報から計算する位相基準に関連する差動復調により、コヒーレントに復調される。復調器66は、送信されたキャリヤ・データの各ビットに対して、0−255の範囲(ただし、128=Π)内の8ビットの符号のない数字で表される位相またはソフト決定値(以後「ソフト値」と呼ぶ)を生成する。位相が128より大きかまたは等しい場合には、復調器は、192からその位相を差し引く。位相が128より小さい場合には、復調器は位相から値64を差し引く。そうすることにより、ノイズを含まない、+64または−64の値を有する位相番号が得られる。それ故、全デリミタに対する復調器の出力は、ソフト値の最大の一組、すなわち、84のキャリヤの3つの記号に基づく252のソフト値(または、84のキャリヤの4つの記号に基づく336のソフト値)である。各ソフト値は、そこからそれが入手されるキャリヤ・データのビットに対する、そのビットが「0」または「1」になる確率を表す。
【0054】
図12について説明すると、フレーム制御デコーダ64は、デインタリーバ180およびターボ積デコーダ182として表示した積デコーダから成る。デインタリーバ180は、コピー結合および時間デインタリーブプロセス184、および周波数デインタリーブプロセス186を含む。デインタリーバ180は、(このでは点線で示す、図2のコヒーレントな復調器66からの)復調された252のソフト値を受信し、そのソフト値で1つのグループとして動作する。デインタリーバ180は、100の符号化されたソフト値の元のシーケンスを回復するために、インタリーブプロセス中、インタリーバが積コード・ブロックに適用したのと反対の動作を使用する。それ故、この一組の252のソフト値は、図11Aのキャリヤ割当てに従ってデインタリーバ180により受信される。プロセス184は、時間拡散の反対を行い、ソフト値のコピーを累積し、その合計を発生数で割ることにより、(すなわち、コピー値の平均を求めることにより)、各100ビットに対するソフト値のコピーを結合する。時間インタリーブ/コピー・プロセスの性質のために、100の符号語ビットのすべてが、3つのフレーム制御記号の長さ上の時間の等しい数で現れないことに留意されたい。
【0055】
コピーは、キャリヤおよび記号の品質を考慮に入れる方法で結合することが望ましい場合がある。例えば、上記のように平均そのものを決定する代わりに、このプロセスは、下記のステップを行うことにより、位相ノイズ(搬送波対雑音比(キャリア対ノイズ比)の推定の測定値)に基づいて、加重平均を測定することができる。下記のステップとは、キャリヤ、記号またはこれら両方の関数として位相ノイズ値を生成するステップと;(もっと低い位相ノイズを含むコピーが、もっと多くの位相ノイズを含むコピーよりも、過度に加重されるように)、位相ノイズ値に従って、コピーを加重するステップと;加重した値を合計するステップである。コピーの振幅が最小ジャマー閾値を超えた場合には、加重を(下方に)調整することができる。これらの技術および他の適用できる技術の詳細については、上記米国特許出願第09/377,131号を参照されたい。
【0056】
さらに、図12について説明すると、プロセス186は、周波数インタリーブプロセスが行った周波数拡散の逆のプロセスである。デインタリーバ180の出力は、理想的な値、すなわち、それぞれ、2進法の1および2進法の0を表す+64および−64を含む、8ビットの整数値に量子化された一組の100のソフト符号化値である。100のソフト値は、元の25の情報ビットを生成するために、積コード・ブロックの水平符号語の各組、および垂直符号語の各組に対して、ターボ(会話型)復号化プロセスを行う、ターボ積デコーダ182により受信される。
【0057】
図13について説明すると、この図は、(図12の)積コード・デコーダ182により実行された、ソフト値190の100の要素ベクトルを復号化するプロセスを示す。プロセス190は、100の要素ソフト・コード・ベクトルに基づく、10×10マトリックス内に配列された、(100,25,5)ブロックに対して、複数の復号化を反復して行う。各反復iの場合、プロセス190は、加重値α1を設定し(ステップ192)、各行を復号化し(ステップ194)、列復号化の出力をスケールし(ステップ196)、各列を復号化し(ステップ198)、および行復号化の出力をスケールする(ステップ200)。それ故、ターボ積復号化プロセスの各反復は、10の各行の復号化と、その後の10の各列の復号化とを含み、行および列の復号化後は、メモリの全精度に対する精度を調整するために、必要な場合には、値をスケールすることができる。係数2によるスケーリングは、最大要素が表現可能な最大値の半分より小さい場合には、10×10マトリックスのすべての要素に適用される。8ビットの符号付き値の場合には、スケーリング閾値は、2(7−1)−1=63である。ノイズを含む信号に対応する値は、強力な信号に対応する値よりも大きなスケーリングを必要とする。
【0058】
プロセス190が、10行×10列の復号化を終了すると、現在の反復が最後の反復であるかどうかの判断が行われる(ステップ202)。現在の反復が最後の反復でない場合には、プロセスはもう1回反復を行うためにステップ192に戻る。現在の反復が最後の反復であると判断された場合には(ステップ202)、プロセス190は25のハード値を生成するために、元の情報ビットに対応する25の各ソフト符号化値に対して、(ゼロの閾値を有する)ハード決定を行う(ステップ204)。ハード決定は、この値が対応する各ビットの2つの2進状態の中の一方を生成するために、25の各値に対して動作する。すなわち、ハード決定は、ゼロより大きい対応するソフト値を有する各情報を、2進法の1と見なし、ゼロより小さい対応するソフト値を有する各情報ビットが2進法の0と見なすべきことを決定する。
【0059】
図14について説明すると、この図は、(図13の)ターボ積復号化プロセス190の行/列復号化ステップ194、198を実行するための、(10,5,4)ソフトイン・ソフトアウト・ブロック・デコーダ210の概念図である。ソフトイン・ソフトアウト・ブロック・デコーダ210は、符号語相関器212、最大Aポステリオリ確率(MAP)デコーダ214、および加重合計決定装置216を含む。符号語相関器212は、10の行または列要素Viを受信し、MAPデコーダ214に供給される32の相関値を生成するために、これら10のソフト値に対して動作する。MAPデコーダ214は、32の相関値から、新しい一組の10のソフト値、または要素Voutを生成する。加重合計決定装置216は、Vi、Voutおよび現在の加重係数αiを受信し、加重合計に従って、各行または列(V)内の10のソフト値を更新する。
【0060】
【数3】
ここで、Voutは、考慮の対象物になっている行または列のソフト値入力(10の値)Viの現在の反復回数iのところでの、デコーダのソフト値出力(10の値)であり、Vi+1は、現在の反復回数のところでの更新されたソフト値出力(10の行または列の値)である。それ故、各反復中、ソフトイン・ソフトアウト・デコーダ210は、新しい値Voutの方向にある量だけ、値V1を調整するために、Viプラス加重された差の値Vout−Viに対応する新しい値Vi+1により、現在のソフト値Viを更新する。上記の実施形態の場合には、α1={0.25,0.5,0.75,1,1}により6回反復が行われる。ソフト値Voutは、各反復の後により信頼性が高くなるので、前の反復よりも、Voutのためにより大きく加重されるVi+1を生成するための反復復号化中に加重が増大する。実行する反復の回数は、最終ビット速度、待ち時間許容度および使用できる処理力にような全システムの性能により異なる。
【0061】
図15−図18および図19は、それぞれ、より簡単になった符号語相関器212およびMAPデコーダ214の実施形態を示す。この実施形態は、一組の符号語の対称性、およびデコーダ動作の冗長性に基づいている。それぞれが、相関器212により実行された、(図6の)一組の符号語内の各符号語に対するものである32の相関値の計算は、8組の4つの相関値およびMAPデコーダ214だけに基づく一組の順列になり、簡単な減算になる。
【0062】
図15について説明すると、符号語相関器212は、論理ユニット220、制御ユニット222および相関値ジェネレータ224を含む。論理ユニット220は、10のソフト値、−V[0]、−V[1]、+/−V[2],...,+/−V[9]の行または列V、225を受信し、それぞれ、参照番号227および228がついている、2つの相関信号HおよびEを生成するために、制御ユニット222から受信した選択ビット、b2,...,b9226制御下で、ソフト値に対して動作する。これらの信号は、出力として第1の相関値c0230a、第2の相関値c1230b、および第3の相関値c2230c、および第4の相関値c3230dを含む、一組の相関値230を発生する相関値ジェネレータ224を提供する。
【0063】
図16について説明すると、論理ユニット220は、複数のMUXユニット240、242、244、246、248、250、252および254を含み、複数の総和ユニット256、258、260、262、264、266、268、270を含む。MUXユニット240は、(制御ユニット222から)選択ビットb7により、+V[7]および−V[7]の中の一方を選択する。b7が0である場合には、MUXは、出力として−V[7]を供給する。b7が1である場合には、+V[7]が選択される。選択した値は、総和ユニット256により−V[0]に加算される。MUXユニット242は、選択ビット、b8に従って+V[8]および−V[8]の中の一方を選択する。b8が0である場合には、MUXは、出力として−V[8]を供給する。b8が1である場合には、+V[8]が選択される。選択した値は、総和ユニット258により、総和ユニット256の出力に加算される。MUXユニット244は、選択ビット、b9に従って、+V[9]および−V[9]の中の一方を選択する。b9が0である場合には、MUXは、出力として−V[9]を供給する。b9が1である場合には、+V[9]が選択される。選択した値は、信号または値H227を生成するために、総和ユニット260により、総和ユニット258の出力に加算される。
【0064】
V[1]−V[6]に対するソフト値は、ソフト値V[0]、V[7]、V[8]V[9]と同じ方法で、一緒に加算または減算される。MUXユニット246は、選択ビットb2に従って、+V[2]および−V[2]の中の一方を選択する。b2が0である場合には、MUXユニットは、出力として−V[2]を供給する。b2が1である場合には、+V[2]が選択される。選択した値は、総和ユニット262により−V[1]に加算される。MUXユニット248は、選択ビットb3に従って、+V[3]および−V[3]の中の一方を選択する。b3が0である場合には、MUXユニット248は、出力として−V[3]を供給する。b3が1である場合には、+V[3]が選択される。選択した値は、総和ユニット264により、総和ユニット262の出力に加算される。MUXユニット250は、選択ビットb4に従って、+V[4]および−V[4]の中の一方を選択する。b4が0である場合には、MUXユニット250は、その出力として−V[4]を供給する。b4が1である場合には、+V[4]が選択される。選択した値は、総和ユニット266により、総和ユニット264の出力に加算される。MUXユニット252は、選択ビットb5に従って、+V[5]および−V[5]の中の一方を選択する。b5が0である場合には、MUXユニット252は、その出力として−V[5]を供給する。b5が1である場合には、+V[5]が選択される。選択した値は、総和ユニット268により、総和ユニット266の出力に加算される。MUXユニット254は、選択ビットb6に従って、+V[6]および−V[6]の中の一方を選択する。b6が0である場合には、MUXユニット254は、その出力として−V[6]を供給する。b6が1である場合には、+V[6]が選択される。選択した値は、信号E228を生成するために、総和ユニット270により、総和ユニット268の出力に加算される。論理ユニット20の論理は、例えば、並列加算のような他の方法でも、実行することができることを理解することができるだろう。
【0065】
図17について説明すると、制御ユニット222は、XOR論理ゲート282a、282b、282cに接続している3ビット・カウンタ280を含み、それぞれ、8つのMUXユニット、240、242、244、246、248、250、252および254(図16に示す)のための選択b2,...,b9を発生する。制御ユニット222は、ビット、b0およびb1を発生する必要はない。何故なら、(図6の符号語表内の最初の8つの符号語に対応する)8つの状態に対する値は変わらないからである。それ故、ビット、b2−b9は、各入力10要素の行/列(V)に対する8つの各相関値の発生を制御する。
【0066】
図18について説明すると、相関値ジェネレータ224は、信号HおよびEを受信し、最初の相関値c0を生成するために、第1の総和ユニット290を通してこれらの信号を一緒に加算するか、第2の相関値c1生成するために、第2の総和ユニット292により、HからEを減算する。第3の相関値c2を生成するために、第1の乗算装置296により、第2の相関値c1に定数−1 294が掛けられる(すなわち、倒置される)。倒置のc0に等しい第4の相関値c3を生成するために、第2の乗算装置298により、第1の相関値c0に定数−1 294が掛けられる。第1の相関値c0は、一組の符号語112(図6に示す)の第1の領域118a内の、8つの符号語の中の1つに対応する。第2の相関値c1は、第2の領域118b(図6)内の8つの符号語の中の1つに対応する。相関値c2およびc3は、それぞれ、第3および第4の領域118cおよび118d(同様に図6に示す)内の符号語に対応する。それ故、相関器212は、それぞれが、一組の符号語112内の各符号語用の、32の相関値全体に対する8つの状態(すなわち、8つの符号語)に対して、同時に4つの相関値を生成することができる。相関値は、(特定の行または列に対する)10のソフト値が、32の各符号語にどれだけ近いかの測定値である。相関値が大きければ大きいほど、その符号語は10のソフト値にますます近くなる。それ故、所与の行または列の10のソフト値に対する、32すべての相関値の計算がすむと、Voutを生成するために、MAPデコーダ214が、考慮の対象になっている行または列何の10の各値に適用される。
【0067】
図19について説明すると、MAPデコーダ214は、第1の論理ユニット300、第2の論理ユニット302、および第3の論理ユニット304を含む。第1の論理ユニット300は、比較/選択ユニット306、308、310、312、314および316、MUXユニット320および322を含む。各比較/選択ユニットは、符号付きの比較を行うことにより、「最大選択」機能を実行する。
【0068】
図6および図19について説明すると、一組の符号語112の一番上の16の符号語(領域118aおよび118b)は、すべてビット位置0にゼロを有する(b0)。同様に、一番下の16の符号語(領域118cおよび118d)はすべてビット位置0のところに1を有する。それ故、MAPデコーダ214は、相関値c0を相関値c1と比較し、L01で示す比較/選択ユニット306のところで、ビット位置0のゼロに対して相関値の中の最大なものを選択する。比較/選択ユニット308は、第1の入力として、L01を受信する。比較/選択ユニット308の出力は、レジスタRL0[0]324に接続していて、その内容は、第2の入力として、比較/選択ユニット308に供給される。比較/選択ユニット308の結果は、レジスタRL0[0]324内にセーブされる。MAPデコーダは、相関値c2を相関値c3と比較し、L23で示すビット位置0内の1つの値に対する相関値の最大の値を選択する。比較/選択ユニット314は、1つの入力として、L23を受信する。比較/選択ユニット314の出力は、レジスタRL1[0]326に接続していて、その内容は、第2の入力として、比較/選択ユニット314に供給される。
【0069】
それ故、各復号化サイクル(8つの各状態)に対して、比較/選択ユニット308は、L01(現在の選択している最大のゼロ値)の大きい方およびRL0[0]内に記憶している最後の値を選択し、比較/選択ユニット314は、L23(現在の選択している最大の1つの値)の大きい方、およびRL1[0]内に記憶している最後の値を選択する。
【0070】
論理ユニット300はさらに、それぞれが、MUXユニット320および322、比較/選択ユニット310および316、およびレジスタRL0[X]329およびRL1[X]330を含む、ユニット328a、328bおよび328cを含む。ユニット328aの場合には、Xは7である。すなわち、ユニット328aの場合には、レジスタ329はRL0[7]であり、レジスタ330はRL1[7]である。ユニット328bおよび328cの場合には、Xはそれぞれ8および9である。
【0071】
制御論理(図示せず)の制御の下で、出力L01およびL23が、(すでに説明したように)、ビット0に対して、それぞれ、比較/選択ユニット308および314も供給され、ビット7、8および9に対する、ユニット328a、328bおよび328cの中の対応するものに送られる。ビット0とは異なり、ビット7、8および9は、状態変化中に変化する。図6の符号語表、符号語0−7、ビット位置7、8および9を参照すれば、このことを理解することができる。ビット7、8および9の値は1または0であるので、MUXユニット320および322の動作は、(図17の制御ユニット222が発生する)制御ビットbxの値(0または1)により制御される。それ故、ビット位置Xの値がゼロである場合には、MUXユニット320は、最大のゼロを選択するためにL01を選択し、最大の値を選択するためのMUXユニット322は、L23を選択する。何故なら、7、8および9に対する値は、領域0および1に対して同じものであり、領域2および3の反対のものであるからである。逆に、ビット位置Xの値が1である場合には、MUXユニット320は、L01の代わりにL23を選択し、MUXユニット322は、L23の代わりにL01を選択する。
【0072】
比較/選択ユニット310の結果は、RL0[X]326内にセーブされる。この場合、X=7、8、9である。比較/選択ユニット312の結果は、RL1[0]328内にセーブされる。比較/選択ユニット316の結果は、RL1[X]330内にセーブされる。この場合、X=7、8、9である。
【0073】
第2の論理ユニット302は、比較/選択ユニット332、334、336、338、34および342、およびMUXユニット344および346を含む。比較/選択ユニット332は、相関値c0を相関値c2と比較し、ゼロに対するこれら2つの相関値の中の大きい方を出力値L02として選択する。比較/選択ユニット338は、相関値c1を相関値c3と比較し、これら2つの相関値の中の大きい方を、一方に対する出力値L13として選択する。
【0074】
さらに図6および図19について説明すると、一組の符号語112の領域118aおよび118c内の符号語は、すべてビット位置1にゼロを有する(b1)。同様に、領域118bおよび118d内の符号語は、すべてビット位置1にゼロを有する。それ故、MAPデコーダ214は、比較/選択ユニット332のところで、ゼロに等しいビット位置1に対応する最大の相関値を、L02として選択する。比較/選択ユニット334は、第1の入力としてL02を受信する。比較/選択ユニット334の出力は、レジスタRL0[0]348に送られ、その内容は、第2の入力として、比較/選択ユニット334に供給される。比較/選択ユニット334の結果は、レジスタRL0[1]348内にセーブされる。MAPデコーダは、比較/選択ユニット338のところで、1つの値に等しいビット位置1に対する最大の相関値を、L13として選択する。比較/選択ユニット340は、第1の入力としてL13を受信する。比較/選択ユニット340の出力は、レジスタRL1[0]350に送られ、その内容は、第2の入力として、比較/選択ユニット340に供給される。比較/選択ユニット340の結果は、レジスタRL1[1]350内にセーブされる。
【0075】
それ故、各復号化サイクル中、比較/選択ユニット334は、L02の大きい方(現在の選択しているゼロに対する最大の相関値)およびRL0[1]内に記憶している最後の値を選択し、比較/選択ユニット340は、L13の大きい方(現在の選択している1に対する最大の相関値)、およびRL1[1]内に記憶している最後の値を選択する。
【0076】
論理ユニット302は、さらに、それぞれが、MUXユニット344および346、比較/選択ユニット336および342、およびレジスタRL0[Y]354およびRL1[Y]356を含む、ユニット352a、352b、352c、352dおよび352eを含む。ユニット352aの場合には、Yは2であり、それ故、レジスタ354はRL0[2]であり、レジスタ356はRL1[2]である。ユニット352b,...,352eの場合には、Yはそれぞれ2,...,6である。
【0077】
出力L02およびL13は、ビット1に対して、それぞれ、比較/選択ユニット334および340に供給され、ビット2−9に対する、ユニット352a−352eの中の対応するものに送られる。ビット1とは異なり、ビット2、3、4、5および6の値は変化する。図6の符号語表、符号語0−7、ビット位置2−6を参照すれば、このことを理解することができる。ビット2−6の値は1または0であるので、MUXユニット344および346の動作は、(図17の制御ユニット222が発生する)制御ビットbYの値(0または1)により制御される。それ故、ビット位置Yの値がゼロである場合には、MUXユニット344は、ゼロに対する最大の相関値を選択するためにL02を選択し、1に対する最大の相関値を選択するためのMUXユニット346は、L13を選択する。何故なら、2−6に対する値は、領域0および2に対して同じものであり、領域1および3の反対のものであるからである。ビット位置Yの値が1である場合には、MUXユニット344は、L02の代わりにL13を選択し、MUXユニット346は、L13の代わりにL03を選択する。比較/選択ユニット336の結果は、レジスタRL0[Y]354内にセーブされる。この場合、Y=2−6である。比較/選択ユニット342の結果は、レジスタRL1[Y]356内にセーブされる。この場合、Y=2−6である。
【0078】
それ故、各ビット、0−9の場合、MAPデコーダ214は、一度に1つの状態について、そのビット位置内にゼロを有する符号語に対応する、全部で16の相関値をチェックし、最大値を発見する。各行/列復号化動作のスタート時に0に初期化されるレジスタRL0[0...9]により、MAPデコーダ214は、ビット0に対する適当なレジスタ、RL0[0]324、ビット1に対するRL0[1]348、ビット2−6に対するRL0[Y]354、およびビット7−9に対するRL0[X]329内に最大値をセーブする。デコーダ214は、また、そのビット位置に1を有する符号語に対応する16の相関値全部もチェックし、最大値を発見する。各行/列復号化動作のスタート時に、0に初期化されるレジスタRL1[0...9]により、MAPデコーダ214は、適当なレジスタ、ビット0に対するRL1[0]326、ビット1に対するRL1[1]350、ビット2−6に対するRL1[Y]356、およびビット7−9に対するRL1[X]内に最大値をセーブする。
【0079】
MAPデコーダ214は、Zは0−9であり、総和ユニット356である場合に、RL1[Z]の最後の値(すなわち、最大値)から、レジスタRL0[Z]内の最後の値(すなわち、最大のゼロ)を差し引くために、第3の論理ユニット304を使用し、新しいソフト値Vout[Z]を生成するために、8による除算機能358により、差の値を8で割る。それ故、MAPデコーダ214は、Vout[Z]を生成するために、各ビット位置および8つの各状態(および、それ故、16の相関値)に対して上記プロセスを実行する。
他の実施形態
本発明を詳細に説明してきたが、上記説明は、本発明を説明するためのものであって、本発明の範囲を制限するものではないことを理解されたい。本発明の範囲は、特許請求の範囲によって定義される。他の実施形態も特許請求の範囲内に含まれる。
【図面の簡単な説明】
【図1】 送信チャネルに接続しているネットワーク・ノードのデータ・ネットワークである。データ・ネットワーク内の各ノードは、(図にホスト・コンピュータとして示す)端末デバイス、媒体アクセス制御ユニット、物理層デバイス、およびアナログ・フロントエンドユニットを含む。
【図2】 他の機能ユニットの中でも、フレーム制御エンコーダおよびフレーム制御デコーダを含む、(図1に示す)物理層(PHY)ユニットの詳細なブロック図である。
【図3】 OFDMフレームのフォーマットである。
【図4】 積エンコーダと、周波数インタリーブおよび時間インタリーブ/コピープロセスを使用するインタリーバとを含む(図2の)フレーム制御エンコーダのブロック図である。
【図5】 対称性を有する一組の符号語を生成するように選択されたジェネレータ・マトリックスである。
【図6】 図5のジェネレータ・マトリックスにより生成された、一組の符号語を含む符号語の表である。
【図7】 図6の一組の符号語の第1の25の情報ビットに対して生成された、二次元積コード・ブロックである。
【図8】 100のブロック各要素に、00から99までの(列,行)数がつけられている(図7の)積コード・ブロックの別の図面である。
【図9A】 フレーム制御情報の3つの記号に対する周波数インタリーブプロセスのフローチャートである。
【図9B】 フレーム制御情報の3つの記号に対する周波数インタリーブプロセスのフローチャートである。
【図9C】 フレーム制御情報の4つの記号に対する周波数インタリーブプロセスのフローチャートである。
【図10】 4つの記号に対する時間インタリーブ/コピープロセスのフローチャートである。
【図11A】 フレーム制御情報が図9A−Bおよび図10のインタリーブプロセスおよびコピープロセスによりインタリーブされた後の、3つの各OFDMフレーム制御記号でのキャリヤ割当ての図である。
【図11B】 4つの各OFDMフレーム制御記号でのキャリヤ割当てを示す例示としての図である。
【図12】 (コピー結合および時間/周波数デインタリーブをサポートするための)デインタリーバと、ターボ積デコーダとを含む、図2のフレーム制御デコーダのブロック図である。
【図13】 図10のターボ積デコーダにより実行されるターボ積復号化プロセスのフローチャートである。
【図14】 図13のターボ積デコーダの行および列の復号化動作を実行するための行/列デコーダのブロック図である。行/列デコーダは、符号語相関器および最大Aポステリオリ確率(MAP)デコーダを含む。
【図15】 論理演算ユニット、制御ユニットおよび相関値ジェネレータを含む符号語相関器(図14に示す)のブロック図である。
【図16】 図15の符号語相関器論理演算ユニットの回路図である。
【図17】 図15の符号語相関器制御ユニットの回路図である。
【図18】 図15の相関値ジェネレータの回路図である。
【図19】 図14のMAPデコーダの回路図である。
Claims (23)
- OFDMフレームを送信するためにフレーム・データを符号化するための方法であって、
OFDMフレーム内のOFDM記号のキャリア上で変調されるフレーム・データから要素のコード・ブロックを生成するステップと、
要素がマトリックスとして編成される場合に、前記要素が複数の対角線に沿ったグループ分けで前記OFDM記号の前記キャリヤ上で変調されるように、前記コード・ブロックの要素をインタリーブするステップと、を含み、
前記インタリーブするステップが、
前記対角線に沿った前記要素を選択するステップであって、それによりベクトル要素からなるベクトルを集合的に形成する対角線シーケンスを生成するステップと、
連続している記号内のキャリヤ上で変調を行うべく前記ベクトルから連続したベクトル要素を選択するステップであって、その結果、前記対角線に沿った前記要素が、連続している記号内の隣接記号にまたがって隣接キャリヤ上に存在し、それにより前記要素の前記複数の対角線に沿ったグループ分けが生成されるステップと、
を含む方法。 - 請求項1記載の方法であって、前記フレーム・データが、媒体アクセス制御プロトコルをサポートするためのPHY層フレーム制御情報を含む方法。
- 請求項2記載の方法であって、前記OFDMフレームが、少なくとも1つのデリミタを含み、前記PHY層フレーム制御情報が、前記少なくとも1つのデリミタ内に位置する方法。
- 請求項3記載の方法であって、前記OFDMフレームが、ペイロードを含み、前記少なくとも1つのデリミタが、前記ペイロードの前に位置する開始デリミタを含む方法。
- 請求項4記載の方法であって、前記少なくとも1つのデリミタが、さらに、前記ペイロードの後に位置する終了デリミタを含む方法。
- 請求項3記載の方法であって、前記少なくとも1つのデリミタが応答を含む方法。
- 請求項3記載の方法であって、前記少なくとも1つのデリミタが送信要求タイプである方法。
- 請求項3記載の方法であって、前記媒体アクセス制御プロトコルが、キャリヤ検出多重アクセス・タイプである方法。
- 請求項3記載の方法であって、前記媒体アクセス制御プロトコルが、時分割多元接続プロトコルであり、前記少なくとも1つのデリミタが、前記時分割多元接続プロトコルが使用するビーコン情報を含む方法。
- 請求項3記載の方法であって、前記媒体アクセス制御プロトコルがトークン通過タイプである方法。
- 請求項1記載の方法であって、前記コード・ブロックが積コード・ブロックから成る方法。
- 請求項1記載の方法であって、OFDM記号の数が3であり、前記対角線に沿った前記要素を選択するステップが、
前記マトリックスの一つの角の要素から対角側の角の要素までを通る主な対角線内の第1の要素を選択し、次に、前記対角線内の連続している要素の中から3番目の要素ごとを選択するステップと、
前記選択した第1の要素と3番目の要素ごとを、選択した順序で前記ベクトル内に配置するステップとを含む方法。 - 請求項12記載の方法であって、インタリーブするステップがさらに、
前記対角線に沿って連続している要素が、前記連続している記号内の隣接記号にまたがって隣接キャリヤ上に存在するように、前記連続している記号内のキャリヤ上で変調を行うために、前記ベクトルから連続しているベクトル要素を選択するステップを含む方法。 - 請求項13記載の方法であって、前記連続している記号内のキャリヤ上での変調のための前記ベクトルからのベクトル要素の選択により、あるレベルの冗長性が生じる方法。
- 請求項1記載の方法であって、OFDM記号の数が4であり、前記ベクトルが複数の行の4つの列として配列されている方法。
- 請求項1記載の方法であって、前記連続している記号内のキャリヤ上での変調のための前記ベクトルからのベクトル要素の選択により、あるレベルの冗長性が生じる方法。
- 請求項1記載の方法であって、前記コード・ブロックが、積コード・ブロックであり、生成するステップが、
一組の短縮拡張ハミング・コード符号語から前記積コード・ブロックを入手するステップを含む方法。 - 請求項1記載の方法であって、生成するステップがさらに、
前記一組の符号語を対称にするために、ジェネレータ・マトリックスを選択するステップを含む方法。 - 請求項1記載の方法であって、前記OFDMフレームがペイロードを含み、前記フレーム・データが前記ペイロードの前に位置するフレーム制御情報を含む方法。
- 請求項1記載の方法であって、前記OFDMフレームが肯定応答フレームであり、前記フレーム・データが前記肯定応答パケット内に含まれているフレーム制御情報を含む方法。
- OFDMフレームを送信するためにデータを符号化するための装置であって、
OFDMパケット内のOFDM記号のキャリヤ上で変調されるフレーム・データから要素のコード・ブロックを生成するためのエンコーダと、
要素がマトリックスとして編成される場合に、前記要素が複数の対角線に沿ったグループ分けで各キャリヤ上で変調されるように、前記要素をインタリーブするための前記エンコーダに接続しているインタリーバと、を備え、
前記インタリーバは、
前記対角線に沿った前記要素を選択し、それによりベクトル要素からなるベクトルを集合的に形成する対角線シーケンスを生成し、かつ
連続している記号内のキャリヤ上で変調を行うべく前記ベクトルから連続したベクトル要素を選択し、その結果、前記対角線に沿った前記要素が、連続している記号内の隣接記号にまたがって隣接キャリヤ上に存在し、それにより前記要素の前記複数の対角線に沿ったグループ分けが生成される、
ように構成されている、装置。 - 請求項21記載の装置であって、前記フレーム・データが、媒体アクセス制御プロトコルをサポートするためにPHY層フレーム制御情報を含む装置。
- OFDM送信のためにデータを符号化するための、コンピュータ可読媒体上に存在するコンピュータ・プログラムであって、前記コンピュータ・プログラムが、コンピュータに
OFDMパケット内で、OFDM記号のキャリヤ上で変調されるデータから要素の積コード・ブロックを生成させ、
要素がマトリックスとして編成される場合に、前記要素が複数の対角線に沿ったグループ分けで各キャリヤ上で変調されるように、前記積コード・ブロックの要素をインタリーブさせるための命令を含み、前記インタリーブは、
前記対角線に沿った前記要素を選択し、それによりベクトル要素からなるベクトルを集合的に形成する対角線シーケンスを生成すること、および
前記連続している記号内のキャリヤ上で変調を行うべく前記ベクトルから連続したベクトル要素を選択し、その結果、前記対角線に沿った前記要素が、連続している記号内の隣接記号にまたがって隣接キャリヤ上に存在し、それにより前記要素の前記複数の対角線に沿ったグループ分けが生成されること、
からなる、コンピュータ・プログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/574,959 US6289000B1 (en) | 2000-05-19 | 2000-05-19 | Frame control encoder/decoder for robust OFDM frame transmissions |
US09/574,959 | 2000-05-19 | ||
PCT/US2001/040777 WO2001089124A1 (en) | 2000-05-19 | 2001-05-18 | Frame control encoder/decoder for robust ofdm frame transmissions |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003533939A JP2003533939A (ja) | 2003-11-11 |
JP5079201B2 true JP5079201B2 (ja) | 2012-11-21 |
Family
ID=24298327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001585434A Expired - Fee Related JP5079201B2 (ja) | 2000-05-19 | 2001-05-18 | 確実なofdmフレーム送信のためのフレーム制御エンコーダ/デコーダ |
Country Status (6)
Country | Link |
---|---|
US (1) | US6289000B1 (ja) |
EP (2) | EP1282951A4 (ja) |
JP (1) | JP5079201B2 (ja) |
AU (1) | AU2001265397A1 (ja) |
CA (1) | CA2408405C (ja) |
WO (1) | WO2001089124A1 (ja) |
Families Citing this family (88)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0884879A3 (en) * | 1997-06-13 | 1999-03-17 | Canon Kabushiki Kaisha | QAM transmission using spread spectrum and sequence estimation |
FR2776146B1 (fr) * | 1998-03-13 | 2000-08-04 | Mitsubishi Electric Inf Tech | Procede de demodulation de signaux representatifs de sequences emises dans un systeme de communications |
JP4313917B2 (ja) * | 2000-01-05 | 2009-08-12 | キヤノン株式会社 | 復調装置 |
JP2001339448A (ja) * | 2000-05-29 | 2001-12-07 | Denso Corp | 受信装置に用いられる復号装置 |
US6738942B1 (en) | 2000-06-02 | 2004-05-18 | Vitesse Semiconductor Corporation | Product code based forward error correction system |
US6671284B1 (en) * | 2000-08-04 | 2003-12-30 | Intellon Corporation | Frame control for efficient media access |
US7352770B1 (en) | 2000-08-04 | 2008-04-01 | Intellon Corporation | Media access control protocol with priority and contention-free intervals |
US7031249B2 (en) * | 2000-10-27 | 2006-04-18 | Sharp Laboratories Of America, Inc. | Outer code for CSMA systems using an OFDM physical layer in contention-free mode |
TW595152B (en) * | 2000-11-30 | 2004-06-21 | Winbond Electronics Corp | Control device and method of physical layer signal to generate a specific alarm data selectively |
US20030002471A1 (en) * | 2001-03-06 | 2003-01-02 | Crawford James A. | Method for estimating carrier-to-noise-plus-interference ratio (CNIR) for OFDM waveforms and the use thereof for diversity antenna branch selection |
US7631242B2 (en) * | 2001-06-22 | 2009-12-08 | Broadcom Corporation | System, method and computer program product for mitigating burst noise in a communications system |
US20030018840A1 (en) * | 2001-07-18 | 2003-01-23 | Chandler Billy J. | Power bus information transmission system and method of data transmission |
AU2002334634A1 (en) * | 2001-09-26 | 2003-04-07 | Nokia Corporation | An adaptive coding scheme for ofdm wlans with a priori channel state information at the transmitter |
US20030093741A1 (en) * | 2001-11-14 | 2003-05-15 | Cenk Argon | Parallel decoder for product codes |
US20030110434A1 (en) * | 2001-12-11 | 2003-06-12 | Amrutur Bharadwaj S. | Serial communications system and method |
US6985072B2 (en) * | 2001-12-21 | 2006-01-10 | Maxim Integrated Products, Inc. | Apparatus and method for a low-rate data transmission mode over a power line |
US7173990B2 (en) * | 2001-12-27 | 2007-02-06 | Dsp Group Inc. | Joint equalization, soft-demapping and phase error correction in wireless system with receive diversity |
AU2003202795A1 (en) * | 2002-03-08 | 2003-09-22 | Koninklijke Philips Electronics N.V. | Method of joint decoding of possibly mutilated code words |
DE10219342B4 (de) * | 2002-04-30 | 2014-02-06 | Rohde & Schwarz Gmbh & Co. Kg | Verfahren zum Festellen der Länge einer Standard-Codesequenz eines CDMA-Signal |
US6718504B1 (en) | 2002-06-05 | 2004-04-06 | Arc International | Method and apparatus for implementing a data processor adapted for turbo decoding |
US7826466B2 (en) | 2002-06-26 | 2010-11-02 | Atheros Communications, Inc. | Communication buffer scheme optimized for VoIP, QoS and data networking over a power line |
US8149703B2 (en) | 2002-06-26 | 2012-04-03 | Qualcomm Atheros, Inc. | Powerline network bridging congestion control |
US20040015630A1 (en) * | 2002-07-19 | 2004-01-22 | Boolos Timothy L. | Connection system for connecting data transmitting and receiving devices to data transmission medium |
US7136393B2 (en) * | 2002-07-19 | 2006-11-14 | Northrop Grumman Coporation | Information transmission system and method of data transmission |
US7385915B2 (en) * | 2002-07-31 | 2008-06-10 | Nokia Corporation | Apparatus, and associated method, for facilitating communication allocation in a radio communication system |
US7609777B2 (en) * | 2002-08-30 | 2009-10-27 | Alcatel-Lucent Usa Inc. | Maximum likelihood a posteriori probability detector |
US7305043B2 (en) * | 2002-10-17 | 2007-12-04 | Ibiquity Digital Corporation | Method and apparatus for formatting signals for digital audio broadcasting transmission and reception |
US8706760B2 (en) | 2003-02-28 | 2014-04-22 | Microsoft Corporation | Method to delay locking of server files on edit |
US7423992B2 (en) * | 2003-04-16 | 2008-09-09 | Sony Corporation | Time slot and carrier frequency allocation in a network |
US7835262B2 (en) * | 2003-05-14 | 2010-11-16 | Texas Instruments Incorporated | Multi-band OFDM communications system |
EP1636928A4 (en) * | 2003-05-14 | 2012-01-04 | Texas Instruments Inc | MULTI-BAND DISTRICT COMMUNICATION SYSTEMS |
ES2221803B1 (es) * | 2003-06-18 | 2006-03-01 | Diseño De Sistemas En Silicio, S.A. | Procedimiento de acceso al medio de transmision de multiples nodos de comunicaciones sobre red electrica. |
JP4323985B2 (ja) | 2003-08-07 | 2009-09-02 | パナソニック株式会社 | 無線送信装置及び無線送信方法 |
US20050102600A1 (en) * | 2003-11-10 | 2005-05-12 | Anand Anandakumar | High data rate communication system for wireless applications |
US8090857B2 (en) | 2003-11-24 | 2012-01-03 | Qualcomm Atheros, Inc. | Medium access control layer that encapsulates data from a plurality of received data units into a plurality of independently transmittable blocks |
IL159173A0 (en) * | 2003-12-03 | 2004-06-01 | Zion Hadad | Ofdm communication channel |
CN101610573B (zh) * | 2003-12-26 | 2011-06-08 | 株式会社东芝 | 无线发送和接收设备及方法 |
JP4212548B2 (ja) | 2003-12-26 | 2009-01-21 | 株式会社東芝 | 無線送信装置、無線受信装置、無線送信方法及び無線受信方法 |
US7660327B2 (en) | 2004-02-03 | 2010-02-09 | Atheros Communications, Inc. | Temporary priority promotion for network communications in which access to a shared medium depends on a priority level |
US7715425B2 (en) | 2004-02-26 | 2010-05-11 | Atheros Communications, Inc. | Channel adaptation synchronized to periodically varying channel |
US7742533B2 (en) | 2004-03-12 | 2010-06-22 | Kabushiki Kaisha Toshiba | OFDM signal transmission method and apparatus |
US7698623B2 (en) * | 2004-08-13 | 2010-04-13 | David Hedberg | Systems and methods for decreasing latency in a digital transmission system |
US20060218459A1 (en) * | 2004-08-13 | 2006-09-28 | David Hedberg | Coding systems and methods |
EP1655918A3 (en) * | 2004-11-03 | 2012-11-21 | Broadcom Corporation | A low-rate long-range mode for OFDM wireless LAN |
EP1659727B1 (en) * | 2004-11-19 | 2015-03-25 | ATI International SRL | Iterative decoding of packet data |
US7532687B2 (en) * | 2005-01-18 | 2009-05-12 | Freescale Semiconductor, Inc. | Dual stage automatic gain control in an ultra wideband receiver |
US8175190B2 (en) * | 2005-07-27 | 2012-05-08 | Qualcomm Atheros, Inc. | Managing spectra of modulated signals in a communication network |
US7822059B2 (en) | 2005-07-27 | 2010-10-26 | Atheros Communications, Inc. | Managing contention-free time allocations in a network |
AU2011203042B2 (en) * | 2005-07-27 | 2012-02-23 | Qualcomm Atheros, Inc. | Managing spectra of modulated signals in a communication network |
US20090147757A1 (en) * | 2005-08-22 | 2009-06-11 | Matsushita Electric Industrial Co., Ltd. | Base station device and mobile station device |
US20070053312A1 (en) * | 2005-09-07 | 2007-03-08 | Ran Hay | Pipelined method and apparatus for exchanging information over a wireless network |
WO2007037657A2 (en) * | 2005-09-30 | 2007-04-05 | Lg Electronics Inc. | A method for transmitting and receiving data using a plurality of carriers |
WO2007066984A1 (en) * | 2005-12-08 | 2007-06-14 | Electronics And Telecommunications Research Institute | Apparatus and method for correcting iterative residual frequency and phase in turbo coded ofdm system |
KR100728221B1 (ko) * | 2005-12-08 | 2007-06-13 | 한국전자통신연구원 | 터보부호 ofdm 시스템용 반복적 잔류 주파수 위상 보정장치 및 그 방법 |
KR100742787B1 (ko) * | 2006-02-21 | 2007-07-25 | 포스데이타 주식회사 | 디코딩 장치 및 디코딩 방법 |
WO2007100186A1 (en) | 2006-03-02 | 2007-09-07 | Lg Electronics Inc. | Digital broadcasting system and method of processing data |
EP1835680A1 (en) * | 2006-03-16 | 2007-09-19 | Alcatel Lucent | OFDM transmission with low latency through use of a pilot symbol at the end of the transmit subframe |
CN101094214A (zh) * | 2006-06-21 | 2007-12-26 | 中兴通讯股份有限公司 | 一种用于正交频分复用通信系统的数据复用方法 |
CN100586193C (zh) * | 2006-12-12 | 2010-01-27 | 华为技术有限公司 | 误码掩盖方法和系统 |
US7904021B2 (en) * | 2006-12-21 | 2011-03-08 | Atheros Communications, Inc. | Selecting carriers for modulating signals in a communication network |
CN101584121B (zh) * | 2007-01-16 | 2014-10-29 | 皇家飞利浦电子股份有限公司 | 用于对数据比特或码元进行交织的系统、装置和方法 |
KR101285108B1 (ko) | 2007-03-08 | 2013-07-11 | 노키아 코포레이션 | 디지털 브로드밴드 방송과 셀룰러 통신 시스템의 상호운용성 |
EP2159966A1 (en) | 2007-05-10 | 2010-03-03 | Intellon Corporation | Managing distributed access to a shared medium |
WO2009142025A1 (ja) * | 2008-05-23 | 2009-11-26 | パナソニック株式会社 | 無線通信移動局装置およびリソースエレメント分散配置方法 |
JP5309889B2 (ja) * | 2008-10-27 | 2013-10-09 | ソニー株式会社 | データ処理装置および方法、並びにプログラム |
US8261165B2 (en) * | 2008-11-14 | 2012-09-04 | Silicon Laboratories Inc. | Multi-syndrome error correction circuit |
CN101771418B (zh) * | 2009-01-07 | 2014-11-05 | 华为技术有限公司 | 编码方法及其装置 |
KR101695824B1 (ko) * | 2009-01-23 | 2017-01-13 | 엘지전자 주식회사 | 신호 송수신 장치 및 방법 |
CN103634077B (zh) | 2009-02-12 | 2017-09-08 | Lg电子株式会社 | 发送和接收广播信号的装置及发送和接收广播信号的方法 |
US8503551B2 (en) | 2009-02-13 | 2013-08-06 | Lg Electronics Inc. | Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal |
WO2010095780A1 (en) * | 2009-02-18 | 2010-08-26 | Lg Electronics Inc. | Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal |
WO2011082145A2 (en) * | 2010-01-04 | 2011-07-07 | Atheros Communications, Inc. | Transmit power control |
WO2011130309A1 (en) | 2010-04-12 | 2011-10-20 | Qualcomm Atheros, Inc. | Channel estimation for low-overhead communication in a network |
JP5357993B2 (ja) * | 2012-03-23 | 2013-12-04 | 通研電気工業株式会社 | 誤り訂正が可能な符号化・復号化方式 |
US8891605B2 (en) | 2013-03-13 | 2014-11-18 | Qualcomm Incorporated | Variable line cycle adaptation for powerline communications |
MX352013B (es) | 2013-08-01 | 2017-11-06 | Lg Electronics Inc | Aparato para transmitir señales de difusión, aparato para recibir señales de difusión, método para transmitir señales de difusión y método para recibir señales de difusión. |
KR20160043073A (ko) * | 2013-08-14 | 2016-04-20 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
US10034257B2 (en) | 2014-02-25 | 2018-07-24 | Lg Electronics Inc. | Method and apparatus for generating device-to-device terminal signal in wireless communication system |
CN106464832B (zh) | 2014-04-08 | 2019-10-11 | Lg电子株式会社 | 发送广播信号的装置、接收广播信号的装置、发送广播信号的方法以及接收广播信号的方法 |
CN106664164B (zh) * | 2014-08-21 | 2020-05-19 | Lg 电子株式会社 | 发送广播信号的装置、接收广播信号的装置、发送广播信号的方法、及接收广播信号的方法 |
US9762347B2 (en) * | 2014-08-25 | 2017-09-12 | ONE Media, LLC | Dynamic configuration of a flexible orthogonal frequency division multiplexing PHY transport data frame preamble |
JP6487054B2 (ja) | 2015-02-06 | 2019-03-20 | エルジー エレクトロニクス インコーポレイティド | 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法 |
KR102342727B1 (ko) | 2015-03-09 | 2021-12-24 | 원 미디어, 엘엘씨 | 시스템 발견 및 시그널링 |
EP3328087A4 (en) | 2015-07-17 | 2019-03-20 | LG Electronics Inc. | DEVICE AND METHOD FOR TRANSMITTING / RECEIVING DIFFUSION SIGNAL |
CN108809592B (zh) * | 2017-05-05 | 2021-06-15 | 华为技术有限公司 | 数据传输方法和设备 |
JP2019109806A (ja) * | 2017-12-20 | 2019-07-04 | ルネサスエレクトロニクス株式会社 | データ処理装置及びデータ処理方法 |
WO2019145021A1 (en) * | 2018-01-23 | 2019-08-01 | Huawei Technologies Co., Ltd. | Channel code construction for decoder reuse |
US11363578B2 (en) * | 2020-03-24 | 2022-06-14 | Hong Kong Applied Science And Technology Research Institue Company Limited | Method and device for detecting discontinuous transmission (DTX) for small block encoded signals |
Family Cites Families (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62181530A (ja) * | 1986-02-05 | 1987-08-08 | Sony Corp | エラ−訂正符号の復号方法 |
JPH0783278B2 (ja) * | 1988-01-29 | 1995-09-06 | 日本電気株式会社 | フレームデータ作成回路 |
US4881241A (en) | 1988-02-24 | 1989-11-14 | Centre National D'etudes Des Telecommunications | Method and installation for digital communication, particularly between and toward moving vehicles |
JPH03122870A (ja) * | 1989-10-05 | 1991-05-24 | Ricoh Co Ltd | データ記録方式及びその再生方式 |
FR2658016B1 (fr) | 1990-02-06 | 1994-01-21 | Etat Francais Cnet | Procede de diffusion de donnees numeriques, notamment pour la radiodiffusion a haut debit vers des mobiles, a entrelacement temps-frequence et demodulation coherente, et recepteur correspondant. |
FR2658017B1 (fr) | 1990-02-06 | 1992-06-05 | France Etat | Procede de diffusion de donnees numeriques, notamment pour la radiodiffusion a haut debit vers des mobiles, a entrelacement temps-frequence et aide a l'acquisition de la commande automatique de frequence, et recepteur correspondant. |
FR2660131B1 (fr) | 1990-03-23 | 1992-06-19 | France Etat | Dispositif de transmissions de donnees numeriques a au moins deux niveaux de protection, et dispositif de reception correspondant. |
KR100186803B1 (ko) | 1990-03-30 | 1999-05-01 | 마틴 호워드 스토크스 | 악영향을 주는 간섭을 개선한 송.수신 |
FR2671923B1 (fr) | 1991-01-17 | 1993-04-16 | France Etat | Dispositif de demodulation coherente de donnees numeriques entrelacees en temps et en frequence, a estimation de la reponse frequentielle du canal de transmission et seuillage, et emetteur correspondant. |
US5555268A (en) * | 1994-01-24 | 1996-09-10 | Fattouche; Michel | Multicode direct sequence spread spectrum |
FR2690029B1 (fr) | 1992-04-08 | 1995-03-31 | France Telecom | Procédé de transmission de données numériques de radiomessagerie, et récepteur de radiomessagerie correspondant. |
EP0578313B1 (fr) | 1992-07-08 | 1998-12-02 | Laboratoires D'electronique Philips S.A.S. | Codage enchaíné, pour la transmission OFDM |
GB9218874D0 (en) | 1992-09-07 | 1992-10-21 | British Broadcasting Corp | Improvements relating to the transmission of frequency division multiplex signals |
ES2159540T3 (es) | 1993-02-08 | 2001-10-16 | Koninkl Philips Electronics Nv | Receptor, con multiplexor de division ortogonal de frecuencia, con compensacion para retardos diferenciales. |
DE69424706T2 (de) | 1993-03-17 | 2001-01-11 | Koninklijke Philips Electronics N.V., Eindhoven | Empfänger für differenziel kodierte PSK Signale |
FR2712760B1 (fr) | 1993-11-19 | 1996-01-26 | France Telecom | Procédé pour transmettre des bits d'information en appliquant des codes en blocs concaténés. |
JP3139909B2 (ja) * | 1994-03-15 | 2001-03-05 | 株式会社東芝 | 階層的直交周波数多重伝送方式および送受信装置 |
EP0679000A1 (en) | 1994-04-22 | 1995-10-25 | Koninklijke Philips Electronics N.V. | Soft quantisation |
US5768305A (en) * | 1994-11-29 | 1998-06-16 | Canon Kabushiki Kaisha | Identification of start and end points of transmitted data in spread spectrum communication systems |
EP2302808B1 (en) | 1995-02-01 | 2013-06-05 | Sony Corporation | Multi-channel transmission with interleaving through in-place addressing of RAM memory |
JP3130752B2 (ja) | 1995-02-24 | 2001-01-31 | 株式会社東芝 | Ofdm伝送受信方式及び送受信装置 |
JPH08331095A (ja) | 1995-05-31 | 1996-12-13 | Sony Corp | 通信システム |
DE69528974T2 (de) | 1995-07-11 | 2003-08-28 | Alcatel, Paris | Kapazitätszuweisung in einem Mehrträgersystem |
US6125150A (en) | 1995-10-30 | 2000-09-26 | The Board Of Trustees Of The Leland Stanford, Junior University | Transmission system using code designed for transmission with periodic interleaving |
US5825807A (en) | 1995-11-06 | 1998-10-20 | Kumar; Derek D. | System and method for multiplexing a spread spectrum communication system |
JPH1028098A (ja) * | 1996-07-11 | 1998-01-27 | Matsushita Electric Ind Co Ltd | 回線アクセス方法 |
ATE259129T1 (de) * | 1996-11-08 | 2004-02-15 | France Telecom | Erzeugung von prototypsignalen für mehrträgerübertragung |
EP0848524A1 (fr) * | 1996-12-10 | 1998-06-17 | Koninklijke Philips Electronics N.V. | MAQ à codage perforé en trellis, avec décodage itératif |
JPH10172243A (ja) * | 1996-12-11 | 1998-06-26 | Sony Corp | 円盤状記録媒体および円盤状記録媒体再生装置 |
JP3684727B2 (ja) | 1996-12-26 | 2005-08-17 | ソニー株式会社 | 通信方法及び受信装置 |
JPH10190612A (ja) | 1996-12-26 | 1998-07-21 | Sony Corp | 通信方法及び受信装置 |
US6005894A (en) * | 1997-04-04 | 1999-12-21 | Kumar; Derek D. | AM-compatible digital broadcasting method and system |
US6151296A (en) | 1997-06-19 | 2000-11-21 | Qualcomm Incorporated | Bit interleaving for orthogonal frequency division multiplexing in the transmission of digital signals |
US5966412A (en) | 1997-06-30 | 1999-10-12 | Thomson Consumer Electronics, Inc. | Apparatus and method for processing a Quadrature Amplitude Modulated (QAM) signal |
JPH1127232A (ja) * | 1997-07-04 | 1999-01-29 | Nippon Hoso Kyokai <Nhk> | Ofdm変調システムにおける誤り訂正方法、および、該方法に基づいた送信装置、受信装置 |
RU2193276C2 (ru) * | 1997-07-30 | 2002-11-20 | Самсунг Электроникс Ко., Лтд. | Способ адаптивного канального кодирования и устройство для его осуществления |
EP0936743A1 (fr) * | 1998-02-17 | 1999-08-18 | Koninklijke Philips Electronics N.V. | Décodage itératif pour codes binaires en bloc |
EP0938208A1 (en) * | 1998-02-22 | 1999-08-25 | Sony International (Europe) GmbH | Multicarrier transmission, compatible with the existing GSM system |
FR2778289B1 (fr) * | 1998-05-04 | 2000-06-09 | Alsthom Cge Alcatel | Decodage iteratif de codes produits |
US5978365A (en) * | 1998-07-07 | 1999-11-02 | Orbital Sciences Corporation | Communications system handoff operation combining turbo coding and soft handoff techniques |
US6625219B1 (en) * | 1999-02-26 | 2003-09-23 | Tioga Technologies, Ltd. | Method and apparatus for encoding/framing for modulated signals over impulsive channels |
-
2000
- 2000-05-19 US US09/574,959 patent/US6289000B1/en not_active Expired - Lifetime
-
2001
- 2001-05-18 EP EP01939932A patent/EP1282951A4/en not_active Ceased
- 2001-05-18 CA CA2408405A patent/CA2408405C/en not_active Expired - Fee Related
- 2001-05-18 AU AU2001265397A patent/AU2001265397A1/en not_active Abandoned
- 2001-05-18 JP JP2001585434A patent/JP5079201B2/ja not_active Expired - Fee Related
- 2001-05-18 WO PCT/US2001/040777 patent/WO2001089124A1/en active Application Filing
- 2001-05-18 EP EP10175377A patent/EP2357749A3/en not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
EP2357749A2 (en) | 2011-08-17 |
JP2003533939A (ja) | 2003-11-11 |
CA2408405A1 (en) | 2001-11-22 |
CA2408405C (en) | 2010-03-30 |
EP1282951A1 (en) | 2003-02-12 |
EP2357749A3 (en) | 2011-09-14 |
WO2001089124A1 (en) | 2001-11-22 |
EP1282951A4 (en) | 2009-04-15 |
AU2001265397A1 (en) | 2001-11-26 |
US6289000B1 (en) | 2001-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5079201B2 (ja) | 確実なofdmフレーム送信のためのフレーム制御エンコーダ/デコーダ | |
JP4669026B2 (ja) | 直交周波数分割多重通信方式によるデジタル信号の送信 | |
US6397368B1 (en) | Forward error correction with channel adaptation | |
KR100876625B1 (ko) | 로버스트 전송 모드 | |
US6718503B1 (en) | Reduced latency interleaver utilizing shortened first codeword | |
CN101176288B (zh) | 通信设备、所述设备中的接收方法、编解码器、解码器、通信模块、通信单元以及解码方法 | |
WO2001041341A1 (en) | Enhanced channel estimation | |
JP2008295057A5 (ja) | ||
WO2008130168A1 (en) | Method of transmitting and receiving a signal and apparatus for transmitting and receiving a signal | |
TW200816733A (en) | Efficient frame structure for digital satellite communication | |
EP1211836A1 (en) | Communication device and communication method | |
KR101694789B1 (ko) | 차동 변조를 구현하는 변조 방법과 장치, 대응하는 복조 방법과 장치, 신호, 및 컴퓨터 프로그램 제품 | |
TWI535220B (zh) | 重傳返回通道錯誤偵測之系統和方法 | |
CN110784233B (zh) | 一种dvb-s2标准中物理层扰码序列恢复方法 | |
US6823488B1 (en) | Packet binary convolutional codes | |
EP0982892A2 (en) | Packet-based binary convolutional codes | |
WO2007032642A1 (en) | Apparatus and method for decoding burst in an ofdma mobile communication system | |
CN107547171A (zh) | 传输帧的方法和装置 | |
KR20170002187A (ko) | 송신 장치, 수신 장치 및 그 제어방법 | |
CN117254883A (zh) | 一种电力线载波通讯方法及系统 | |
JP2002158633A (ja) | 通信装置および通信方法 | |
CN117675108A (zh) | 一种基于中低速通信的多参量优化系统 | |
CN117674977A (zh) | 一种卫星通信物理层端到端仿真方法及系统 | |
Dettmar et al. | A channel decoding approach for non-coherent HIPERLAN receivers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080418 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120829 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |