JP5357993B2 - 誤り訂正が可能な符号化・復号化方式 - Google Patents
誤り訂正が可能な符号化・復号化方式 Download PDFInfo
- Publication number
- JP5357993B2 JP5357993B2 JP2012066640A JP2012066640A JP5357993B2 JP 5357993 B2 JP5357993 B2 JP 5357993B2 JP 2012066640 A JP2012066640 A JP 2012066640A JP 2012066640 A JP2012066640 A JP 2012066640A JP 5357993 B2 JP5357993 B2 JP 5357993B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- code
- detected
- bit
- procedure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 118
- 238000012937 correction Methods 0.000 title claims description 91
- 239000011159 matrix material Substances 0.000 claims description 58
- 230000005540 biological transmission Effects 0.000 claims description 40
- 238000012360 testing method Methods 0.000 claims description 37
- 238000001514 detection method Methods 0.000 claims description 18
- 208000011580 syndromic disease Diseases 0.000 claims description 17
- 238000010998 test method Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 5
- 238000003556 assay Methods 0.000 claims 1
- 238000004891 communication Methods 0.000 description 4
- 238000012795 verification Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
Images
Landscapes
- Error Detection And Correction (AREA)
Description
しかしながら、今後拡大すると予想される分散型電源方式や、自然エネルギーを活用した電源方式などを想定した場合、設備が設置される場所はルーラルな地域となることが想定される。
このため、この特性を改善するため2ビット誤り訂正をさせる方式(特許文献1)や、バースト誤りに対応させるため、ハミング符号に積符号を用いる方式も検討され、誤りの検出性の向上や特性の改善をさせている。
X1〜X4は、データ部(情報ビット)、C1〜C4はシンドローム部(検査ビット)であり、C1〜C3は、X1〜X4を3ビットシフトし、生成多項式G1(X)=X3+X+1で割った剰余、C4はデータ部とシンドローム部のX1〜C3を1ビットシフトし、生成多項式G2(X)=X+1で割った剰余Pであり、図2の表に例示するような16の符号が形成される。なお、このPは所謂偶数パリティーである。
1ビットに誤りが生じたときは、X1〜C3は生成多項式G1(X)=X3+X+1で割り切れない。しかし、その剰余から誤りが生じたビットを特定できる。また、X1〜C4はC4が誤りのときを除いて生成多項式G2(X)=X+1で割り切れない。
2ビットに誤りが生じたときは、X1〜C3は生成多項式G1(X)=X3+X+1で割り切れないが、X1〜C4は生成多項式G2(X)=X+1で割り切れる。
図2の表中のある送信符号が伝送過程で、1ビット又は2ビットに誤りが生じた場合、受信された符号は図2の表のいずれにも該当しない符号となり、誤りが生じたことが検知できる。
そこで、受信符号と図2の表の符号のそれぞれとを対比することによって、1ビットの誤りの場合、受信符号は送信符号との間でのみ1箇所の相違が検知されるので、その符号を訂正すれば誤りが訂正できる。
しかし、2ビットに誤りが生じた場合、図2の表の符号との対比によって受信符号と2箇所の相違が検知される符号が、送信符号以外にも検知されるため、誤りが生じた箇所の符号を特定できず、誤りは検出できるが、誤りの訂正ができない。
仮に4ビットに誤りが生じると、受信符号は送信符号以外の他の符号と一致することになり誤りも検出もできないが、4ビットの誤りが生じる確率は極めて低いので、これに対しては別途の対策で対処する。
次いで、データ部の転置行列に対応する列方向1〜4列について、1列目の1、5、9、13の情報ビットについて前記生成多項式G1(X)で割った剰余d1〜d3、同1、5、9、13、d1〜d3を前記生成多項式G2(X)で割った剰余Pを求め(8,4)拡大ハミング符号を生成する。このようにしてデータ部の列方向1〜4列目の情報ビットについて拡大ハミング符号を生成しそのシンドロームを5行1列〜8行4列のマトリックスに第2のシンドローム部として配置する。
このようにして送信側で構成した積符号は、例えば、1行1列のデータ部の情報ビットから行方向に向かって順に送出される。
符号化装置の入力部で、入力された送信データは、4ビットのデジタルデータ列に変換され、その4ブロック単位にデータ行列テーブルに展開され、当該データ行列に基づいて拡大ハミング(BCH)符号生成部で、第1の(8,4)BCH符号を生成する。また、前記データ行列の転置行列に基づいて同様にBCH符号生成部で(8,4)BCH符号を生成し、その4×4シンドローム行列を抽出し、その転置行列を生成する。これは前記第2のシンドローム部と一致する。
この第2のシンドローム部ビット(検査ビット)を情報ビットとみなして同じく(8,4)BCH符号を生成する。これは、前記第2の(8,4)BCH符号であり、そのシンドロームが第3のシンドローム部になる。
前記第1、第2の(8,4)BCH符号を結合して本発明に係る積符号を構成する。出力部は、積符号行列の符号列を順次読み出して出力する。
ここで、例えば図7(A)に示すように×印を付した箇所の符号に誤りが発生していると仮定する。
図7(B)に示すように、誤りが検出された1列目に1ビット誤り、3列目に1ビット誤りフラグが設定される。3列目は、実際には3ビットに誤りが発生しているが、前述したとおり(8,4)BCH符号では1ビット誤りとして検出されるので1ビット誤りフラグが設定される。
図示の場合、1行目、3行目、7行目は2ビット誤りが検出され、2ビット誤りフラグが設定される。2行目は3ビットに誤りが発生しているが、2行4列目の1ビット誤りとして検出され、当該箇所が訂正されることになる。
ここで、2行4列目に誤りが発生していれば、その誤りは、前述の手順1の列方向の誤り検定で検出される筈である。しかし、図7(B)に示すように手順1で、4列目には誤りフラグは設定されていない。つまり、手順2における2行目は1ビット誤りではなく3ビット誤りであることが検知され、3ビット誤りフラグが設定される。
図示のように、1ビット誤りが検出されている1列の1ビット誤りが訂正され、1列目に誤り訂正フラグが設定される。
3列は3ビット誤りが誤って1ビット誤りに検出されているので、誤検出されている3列6行目が誤訂正されることになるが、前述のとおり、手順2で6行には誤りフラグが設定されていないので、3列目は1ビット誤りではなく、3ビット誤りであることが検知され、3ビット誤りフラグが設定される。結果は図7(D)に示すとおりになる。なお、図では誤り訂正された箇所を○印を付して示している。
手順4では、図7(E)に示した手順2、手順3で訂正された結果について、行、列で2ビット、3ビット誤りフラグが設定されている行、列の交点を求め、交点のビットを訂正する。
その際、誤りフラグが設定された行又は列の交点がない場合は、誤り訂正が設定された行又は列との交点を求める。これは、訂正された行/列は誤りが検出された行/列だからである。また、それらの交点が手順2、3における誤り訂正箇所の場合は訂正しない。これは、1ビット誤り検出に基づいた正しい訂正だからである。図示の例では、これらの条件には該当してない。
これにより、交点の3列1行目、3列3行目、3列7行目の誤りが訂正される。しかし、誤りが発生していない2行3列目の交点も訂正され、図7(F)に△印で示すように誤訂正されることになる。
図示の例では、図7(G)のとおり2ビット誤りは検出されないため繰り返しの検定をすることなく誤り訂正は終了する。
また、手順3の検定において、列方向の誤り検出が1ビット誤りのみであり、その総数が手順1で検出された誤りビット数より減少している場合、又は同1ビット誤り検出数と同数であれば、誤りは訂正されたものとして処理を終了する。
これは、手順1で誤りが検出された箇所(符号)は、手順2でも誤り検出され、その際、行方向の1ビット誤りに該当していれば手順2で訂正される。つまり、手順1と手順2で、1ビット誤りが検出された符号の該当列は手順3では誤りが検出されない。また、手順1で2ビット誤りが検出された列の1箇所の符号が手順2で行方向の1ビット誤り検出箇所であれば訂正され、手順3では該当列は1ビット誤りが検出され、訂正されることになり、2ビット、3ビットの列が検出されなければ訂正は終了したものと判定できる。
図8(A)〜図8(C)は、以上の誤り訂正の処理のフローを記述したチャートである。
誤り訂正部6は、積符号行列テーブルに展開された符号列の誤りを検出し訂正する。誤り訂正部6は、符号誤り検定部61、フラグ設定部62、訂正部63、訂正テーブル生成部64、判定部65、を有している。
訂正部63は、検出された1ビット誤りを訂正し、また前記手順4の交点の符号を訂正する。
判定部65は、前記手順2、手順3、手順5における前述したとおりの誤り訂正処理の終了を判定する。出力部7は、判定部の処理終了判定に基づいてデータを抽出し出力する。
本発明は、誤りの発生が懸念される伝送路において、比較的データ量は少ないが、高い伝送品質が要求される、例えば、ルーラルな地域に対応する電力系統の運用情報の伝送などに好適である。
Claims (7)
- 所定の手順で符号化、送信された送信符号に対し、誤り訂正を行う誤り訂正方法であって、
前記所定の手順では、
入力データに基づいて生成された4ビットのデジタルデータの4ブロック毎の4行4列のデータ行列に基づいて、第1の(8,4)拡大ハミング符号を生成し、
前記データ行列の転置行列に基づいて生成した(8,4)拡大ハミング符号のシンドローム部の転置行列に基づいて、第2の(8,4)拡大ハミング符号を生成し、
生成した前記第1の(8,4)拡大ハミング符号と前記第2の(8,4)拡大ハミング符号を結合し8行8列の積符号を生成し、生成した前記積符号の行又は列の符号を順次読み出して前記送信符号とし、
前記誤り訂正方法は、
前記所定の手順で符号化、送信された前記送信符号を順次8行8列の行列テーブルに配置して積符号行列を生成し、
手順1として、前記積符号行列におけるデータ符号を含む4列の符号列について列毎に最初の誤り検定を行い、1ビット誤りを検出した列の符号列に1ビット誤りフラグを設定し、2ビット誤りを検出した列の符号列に2ビット誤りフラグを設定し、
手順2として、前記積符号行列に対応する8行の符号列について行毎に誤り検定を行い、2ビット誤りを検出した場合に検出した行の符号列に2ビット誤りフラグを設定し、1ビット誤りを検出し、検出した誤り符号が手順1の検定で誤りフラグが設定されている列の符号列に属する場合には当該誤りを訂正して当該行の符号列に誤り訂正フラグを設定し、検出した誤り符号が手順1で誤り検出フラグが設定されていない場合には当該誤りを訂正せずに当該行の符号列に3ビット誤りフラグを設定し、
手順3として、手順1の誤り検定の対象となった4列の符号列について手順2の誤り検定の結果を反映して列毎に2度目の誤り検定を行い、手順2と同様に、1ビット誤りを検出した場合は誤り箇所を訂正し誤り訂正フラグを設定するか、又は3ビット誤りフラグを設定し、2ビット誤りを検出した場合は2ビット誤りフラグを設定し、
手順4として、前記積符号行列について手順3の誤り検定の結果を反映し、2ビット誤りフラグか3ビット誤りフラグのいずれかが設定された行と列の符号列の交点を求め、当該交点が誤り訂正されていない場合にその交点箇所を訂正し、
手順5として、手順1の誤り検定の対象となった4列の符号列について手順4の訂正の結果を反映して列毎に3度目の誤り検定を行い、誤りが検出された場合、手順1〜手順4を繰返し、誤りが検出されなければ処理を終了することを特徴とする誤り訂正方法。 - 請求項1に記載の誤り訂正方法において、手順4で、2ビット誤りフラグか3ビット誤りフラグのいずれかが設定された行と列の符号列の交点が無い場合、誤り訂正フラグが設定された符号列との交点を求めることを特徴とする誤り訂正方法。
- 請求項1に記載の誤り訂正方法において、手順1及び手順2の誤り検定で誤りが検出されなかった場合、以後の手順を省略して処理を終了することを特徴とする誤り訂正方法。
- 請求項1に記載の誤り訂正方法において、手順3で、1ビット誤りの訂正のみが検出され、且つ、その訂正ビットの総数が手順1で検出された誤りビットの総数より減少している場合又は手順1で検出された1ビット誤りの数と同数である場合、以後の手順を省略して処理を終了することを特徴とする誤り訂正方法。
- 請求項1〜4のいずれか1に記載の誤り訂正方法により訂正された符号からデータを抽出して出力することを特徴とする復号方法。
- 所定の手順で符号化、送信された送信符号を受信し、誤り訂正を行ってデータを出力する復号装置であって、
前記所定の手順では、
入力データに基づいて生成された4ビットのデジタルデータの4ブロック毎の4行4列のデータ行列に基づいて、第1の(8,4)拡大ハミング符号を生成し、
前記データ行列の転置行列に基づいて生成した(8,4)拡大ハミング符号のシンドローム部の転置行列に基づいて、第2の(8,4)拡大ハミング符号を生成し、
生成した前記第1の(8,4)拡大ハミング符号と前記第2の(8,4)拡大ハミング符号を結合し8行8列の積符号を生成し、生成した前記積符号の行又は列の符号を順次読み出して前記送信符号とし、
前記復号装置は、
前記所定の手順で符号化、送信された前記送信符号を受信して順次8行8列の行列テーブルに配置して積符号行列を生成する受信部と、所定の誤り訂正手順に従って前記行列テーブルの前記積符号行列について誤りを訂正する誤り訂正部と、前記誤り訂正部で誤り訂正されたデータを抽出して出力する出力部とを備え、
前記所定の誤り訂正手順では、
手順1として、前記積符号行列におけるデータ符号を含む4列の符号列について列毎に最初の誤り検定を行い、1ビット誤りを検出した列の符号列に1ビット誤りフラグを設定し、2ビット誤りを検出した列の符号列に2ビット誤りフラグを設定し、
手順2として、前記積符号行列に対応する8行の符号列について行毎に誤り検定を行い、2ビット誤りを検出した場合に検出した行の符号列に2ビット誤りフラグを設定し、1ビット誤りを検出し、検出した誤り符号が手順1の検定で誤りフラグが設定されている列の符号列に属する場合には当該誤りを訂正して当該行の符号列に誤り訂正フラグを設定し、検出した誤り符号が手順1で誤り検出フラグが設定されていない場合には当該誤りを訂正せずに当該行の符号列に3ビット誤りフラグを設定し、
手順3として、手順1の誤り検定の対象となった4列の符号列について手順2の誤り検定の結果を反映して列毎に2度目の誤り検定を行い、手順2と同様に、1ビット誤りを検出した場合は誤り箇所を訂正し誤り訂正フラグを設定するか、又は3ビット誤りフラグを設定し、2ビット誤りを検出した場合は2ビット誤りフラグを設定し、
手順4として、前記積符号行列について手順3の誤り検定の結果を反映し、2ビット誤りフラグか3ビット誤りフラグのいずれかが設定された行と列の符号列の交点を求め、当該交点が誤り訂正されていない場合にその交点箇所を訂正し、
手順5として、手順1の誤り検定の対象となった4列の符号列について手順4の訂正の結果を反映して列毎に3度目の誤り検定を行い、誤りが検出された場合、手順1〜手順4を繰返し、誤りが検出されなければ処理を終了することを特徴とする復号装置。 - コンピュータに請求項1〜5のいずれか1に記載の方法を実行させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012066640A JP5357993B2 (ja) | 2012-03-23 | 2012-03-23 | 誤り訂正が可能な符号化・復号化方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012066640A JP5357993B2 (ja) | 2012-03-23 | 2012-03-23 | 誤り訂正が可能な符号化・復号化方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013198140A JP2013198140A (ja) | 2013-09-30 |
JP5357993B2 true JP5357993B2 (ja) | 2013-12-04 |
Family
ID=49396494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012066640A Active JP5357993B2 (ja) | 2012-03-23 | 2012-03-23 | 誤り訂正が可能な符号化・復号化方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5357993B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA3184451A1 (en) | 2020-05-21 | 2021-11-25 | Infinera Corp | Methods and apparatus for power efficient design of forward error correction for optical communication systems |
JP7097935B2 (ja) * | 2020-10-26 | 2022-07-08 | Nttエレクトロニクス株式会社 | 誤り訂正回路、誤り訂正方法及び通信装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3318789B2 (ja) * | 1993-04-13 | 2002-08-26 | ソニー株式会社 | デジタルデータ伝送方法 |
JPH0799454A (ja) * | 1993-09-28 | 1995-04-11 | Sharp Corp | 回路共用型誤り訂正符号処理回路 |
US6289000B1 (en) * | 2000-05-19 | 2001-09-11 | Intellon Corporation | Frame control encoder/decoder for robust OFDM frame transmissions |
-
2012
- 2012-03-23 JP JP2012066640A patent/JP5357993B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013198140A (ja) | 2013-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8359518B2 (en) | 2D product code and method for detecting false decoding errors | |
JPH08330975A (ja) | 誤り訂正符号復号化方法およびこの方法を用いる回路 | |
US8694872B2 (en) | Extended bidirectional hamming code for double-error correction and triple-error detection | |
US20070283223A1 (en) | Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code with all checkbits transferred last | |
CN110071727B (zh) | 编码方法、译码方法、纠错方法及装置 | |
CN111628780A (zh) | 数据编码、解码方法及数据处理系统 | |
CN105634506A (zh) | 基于移位搜索算法的平方剩余码的软判决译码方法 | |
US6519736B1 (en) | Generating special uncorrectable error codes for failure isolation | |
EP2609703A1 (en) | Method for recovery of lost data and for correction of corrupted data | |
CN110806948B (zh) | 一种数据校验方法及装置 | |
US7093183B2 (en) | Symbol level error correction codes which protect against memory chip and bus line failures | |
TWI397811B (zh) | 錯誤修正碼之編碼及解碼方法以及編碼解碼器 | |
JP5357993B2 (ja) | 誤り訂正が可能な符号化・復号化方式 | |
Emmadi et al. | Half-product codes for flash memory | |
KR101562606B1 (ko) | 이진 데이터의 오류 정정 및 오류 검출 방법 | |
US20150200686A1 (en) | Encoding device, decoding device, and operating method thereof | |
US20070283207A1 (en) | Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code with bus timing improvements | |
JPH08293802A (ja) | インターリーブ式誤り訂正方法 | |
JP4202161B2 (ja) | 符号化装置および復号装置 | |
CN110741562B (zh) | 向量信令码信道的流水线式前向纠错 | |
US9009577B1 (en) | Circuitry and method for forward error correction | |
US20070283208A1 (en) | Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code with bus diagnostic features | |
Aliev et al. | Software System for Simulation Research of Reed-Solomon Decoders in Presence of Noise Applied in Digital Communication Systems | |
US20140344652A1 (en) | Method for generating a maximized linear correcting code, method and device for decoding such a code | |
CN117632577B (zh) | 一种基于bch编码的快速ecc纠错电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130830 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5357993 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |