JPS62181530A - エラ−訂正符号の復号方法 - Google Patents

エラ−訂正符号の復号方法

Info

Publication number
JPS62181530A
JPS62181530A JP2354086A JP2354086A JPS62181530A JP S62181530 A JPS62181530 A JP S62181530A JP 2354086 A JP2354086 A JP 2354086A JP 2354086 A JP2354086 A JP 2354086A JP S62181530 A JPS62181530 A JP S62181530A
Authority
JP
Japan
Prior art keywords
block
correction
error correction
code
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2354086A
Other languages
English (en)
Inventor
Yoichiro Sako
曜一郎 佐古
Shinichi Yamamura
山村 真一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2354086A priority Critical patent/JPS62181530A/ja
Publication of JPS62181530A publication Critical patent/JPS62181530A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野し この発明は、積符号、クロスインターリーブ符号等のエ
ラー訂正符号の復号方法に関する。
J発明の概要〕 この発明は、ディジタルデータの複数シンボルの2次元
配列の互いに異なる方向に整列する第1の系列及び第2
の系列の夫々に第1のエラー訂正符号及び第2のエラー
訂正符号の符号化がされるエラー訂正符号の復号方法に
おいて、所定の第1の系列又は所定の第2の系列の一方
の系列を最初;、二訂正処理を行う系列に設定し、次に
、第1の系列及び第2の系列が交互に処理されるように
、設定された系列から隣接する系列に2次元配列の系列
の訂正処理を順次行い、この順次なさnる訂正処理の間
で、エラー訂正が不可能な場合に、第1の系列及び第2
の系列の訂正処理の順序を1度反転させる処理を行い、
この反転処理の回数を所定数以下に制限することにより
、所定の演算時間内でのエラー訂正能力の向上を図るも
ので、特に、バーストエラーを効果的に訂正できるよう
にしたものである。
5従来の技術〕 光磁気ディスクにディジタルデータを記憶する場合に、
データの書き込み又は読み出し時に生しるエラーを訂正
するために、積符号が用いられる。
積符号は、ディジクルデータの2次元配列(マトリクス
ブロック)の各列及び各行に関して、エラー訂正符号の
符号化を行うもので、エラー訂正符号としては、線形符
号が用いられる。
従来の積符号の復号方法では、例えば特開昭60−11
6230号公報シこ示されるように、列方向のエラー訂
正符号C1の復号を符号C1の全ての系列について行う
C1復号と行方向のエラー訂正符号C2の復号を符号C
2の全ての系列についで行うC2復号とが交互になされ
ている。
〔発明が解決しようとする問題点〕
積符号のマトリクスブロックの斜め方向(対角線の方向
)にデータを伝送する時;・こ発生するバーストエラー
を訂正する場合、従来の復号方法は、符号CIの復号と
符号C2の復号の夫々の繰り返し回数を多くしないと、
エラーシンボルを訂正することができない問題点があっ
た。従って、積符号の〕個のマトリクスブロックの復号
に割り当てられている演算時間が充分に−長くない時に
は、訂正されないエラーシンボルが残る問題があった。
上述の問題は、積符号に限らずクロスインターリーブ符
号に関しても同様に発生する。クロスインターリーブ符
号は、ディジタルデータの2次元配列の異なる2つの斜
め方向に並ぶ系列毎に第1のエラー訂正符号及び第2の
エラー訂正符号の符号化を行い、列方向かデータ伝送方
向とされたものである。従来のように、第1のエラー訂
正符号の復号を全ての符号系列についで行い、次に第2
のエラー訂正符号の復号を全ての符号系列について行う
復号方法シよ、バーストエラーを効果的に訂正すること
ができない。
従って、この発明の目的は、バーストエラーを効果的に
補正することができるエラー訂正符号の復号方法を提供
することにある。
〔問題点を解決するための手段〕
この発明は、ディジタルデータの複数シンボルの2次元
配列の第1の方向に整列する複数個のシンボルからなる
第1の系列C11,C12,・・・C1、の夫々に第1
のエラー訂正符号C1の符号化がされ、2次元配列の第
2の方向に整列する複数個のシンボルからなる第2の系
列C21+ C2□、・・・C22,の夫々に第2のエ
ラー訂正符号C2の符号化がされるエラー訂正符号の復
号方法において、所定の第1の系列C1,又は所定の第
2の系列C2□の一方の系列を最初に訂正処理を行う系
列に設定するステップと、第1の系列及び第2の系列が
交互に処理されるように、設定された系列から隣接する
系列に2次元配列の系列の訂正処理を順次行うステップ
と、この順次なされる訂正処理の間でエラー訂正が不可
能な時に、第1の系列の訂正処理と第2の系列の訂正処
理との順序を1度反転させる処理を行うステップと、こ
の反転させる処理の回数を所定数以下に制限するステッ
プとからなることを特徴とするエラー訂正符号の復号方
法である。
C作用〕 ディジタルデータの複数シンボルの2次元配列(マトリ
クスブロック)の列方向にエラー訂正符号CIの符号化
がされ、その行方向にエラー訂正符号C2の符号化がさ
れている積符号の場合、列方向の系列である列ブロック
CI ++ Cl 2.・・・CINと行方向の系列で
ある行ブロックc2..C2□、・・・C2,、とが1
プロ・ツク毎に交互に訂正処理される。マトリクスブロ
ックの斜め方向にデータを伝送する場合、バーストエラ
ーによって、1個の列ブロック又は1個の行ブロックに
エラー訂正可能な個数例えは1個のエラーシンボルより
多い2個以上のエラーシンボルが含まれるエラーパター
ンが発生する。このようなエラーパターンの場合シこ、
所定の列ブロック又は所定の行ブロックから隣接するブ
ロック毎に列ブロック及び行ブロックを交互に処理する
こ止により、エラーシンボルが次々と訂正される。従っ
て、所定の時間内で復号処理を行う場合に、エラー訂正
能力を実質的に上げることができる。
また、エラー訂正が不可能な時に、列ブロックと行ブロ
ックとの訂正処理を1度反転させることにより、例えば
(C1□−C2゜)の順序で処理する時に、列ブロック
C1□に含まれるエラーの訂正が不可能であり、行ブロ
ックC2□に含まれるエラーの訂正が可能であると、(
C22−C12)のように訂正処理を反転させる。これ
によって、バーストエラーの訂正できる能力のより向上
を関ることができる。
口実施例〕 以下、この発明を積符号に通用した一実施例について図
面を参照して説明する。第1図は、この発明による復号
方法を実施するための復号装置を示す。
第1図において、1で示すメモリ <RAM)に積符号
のマトリクスブロックを構成するディジタルデータ及び
チェックシンボルが記憶されている。
メモリ1に記・澄されているデータは、光磁気ディスク
(図示せず)から再生された1セクターのデータである
。メモリ1の書き込みアドレス及び読み出しアドレスは
、アドレス発生回路2により生成される。メモ1)1か
ら読み出さ74た1個の列ブ07り或いは行ブロックの
データは、入出力制御回路3に供給される。
入出力制御回路3には、列方向のエラー訂正符号CIの
復号器(C1復号器) 4と行方向のエラー訂正符号C
2の復号器(C2復号器)5とが接続されている。アド
レス発生回路2及び入出力制御回路3は、制御回路6か
ら発生する制御信号によって制御される。制Jf11回
路6によ?)了トレス発生回路2かメモリーに対して列
ブロックのデータを読み出すためのアドレスデータを発
生する時には、メモリーとC1復号器4との間が接続さ
れ、)読み出された列ブロックのデータがC1復号器4
に供給さ丸、訂正処理がこの列ブロックに関してなされ
、訂正がされた列ブロックのデータがメモリ1に書き込
まれる。一方、アドレス発生回路2がメモリーに対して
行ブロックのデータを読み出すためのアドレスデータを
発生する時には、メモリlとC2復号器5との間が接続
され、読み出された行ブロックのデータがC2復号器5
に供給され、訂正処理がこの行ブロックに関してなされ
、訂正がされた行ブロックのデータがメモリーに書き込
まれる。
アドレス発生回路2は、復号開始の列ブロック又は行ブ
ロックから列ブロツクのデータと行ブロックのデータと
を交互にメモリーから読み出すようなアドレスデータを
発生する。復号開始のスタートブロックは、制御回路6
によって設定される。
この一実施例では、所定の列ブロックC1,、又は所定
の行ブロックC2,の一方がスタートブロックに設定さ
れる。
また、制御回路6は、列ブロックと行ブロックとを交互
に訂正処理する時に、エラー訂正が不可能な時に列ブロ
ックと行ブロックとの訂正処理を1度反転させるための
制御信号を発生し、この制御信号がアドレス発生回路2
に供給される。このため、C1復号器4及びC2復号H
5かる訂正が可能かどうかを示す判別信号が制御回路6
に供給される。この反転処理の回数1.よ、復号時間が
長くなることを防止するために所定数(a)以下に制限
される。aは、例えば1に設定される。
第2図は、この発明を適用することができる積符号の一
例の構成を示す。第2図に示すように、M行7 N列の
マトリクス状に配列された(M・N)個のシンボルから
なる71リクスブロノクによって、符号化の単位が形成
される。r<M−P)X (N−Q);個のディジタル
データのシンボル(例えば1シンボルが1ハイド)の列
プロ、・り毎及びその行ブロツク毎にエラー訂正符号の
符号化かされる。光磁気ディスクを用いた記・[a装置
の場合、(M−P−N−Q=23)とされ、1個のマト
リクスブロックが1個のセクターと対応する529ハイ
ドの大きさとされる。この529ハイドの中の512ハ
イドがディジタルデータとされ、他の17バイトがアド
レス、識別コード、CRCコード等の付加データとされ
ている。
N1固の列フロックCI、、C1□、・・・CI Nの
夫々は、エラー訂正符号C1の符号系列であり、P個の
チェックシンボルを含んでいる。同様に、M個の行ブロ
ックC2+、C2□、・・・C2Hの夫々は、エラー訂
正符号C2の符号系列であり、Q個のチェックシンボル
を含んでいる。つまり、列ブロックCLを含むQ個の列
ブロックは、符号C2のチェックシンボルに符号C1の
符号化を行ったものであり、行ブロックC20,を含む
P個の行ブロックは、符号CIのチェックシンボルに符
号C2の符号化を行ったものである。エラー訂正符号C
1及びC2とじては、通常、線形符号が用いられる。例
えば1シンボルエラーの訂正が可能なリード・ソロモン
符号がエラー訂正符号C1及びC2として用いられ、列
ブロック及び行ブロックの夫々に(P=Q=2:1個の
チェックシンボルが含まれる。また、P個の行ブロア・
りとQ個の列ブロックとが重複する部分のチェックシン
ボルは、線形符号であるから行ブロック及び列ブロック
の間で一致したものとなる。
第2図において破線で示すように、マトリクスブロック
の斜め方向(対角線の方向)に位置するシンボルの順序
でデータが伝送される。エラー訂正符号C1及びC2の
系列の方向と異なる斜め方向にデータを伝送するのは、
伝送時に発生するバーストエラーをランダムエラーに分
散化させ、エラー訂正符号C1及びC2によrツ工う一
訂正が不可能となることを回避するためである。
C1復号器4及びC2復号器5は、第2図に示す積符号
の復号を行う。メモリ]には、光磁気ディスクから再生
されたマトリクスブロックの全てのデータが格納され、
符号系列を形成する列ブロック又は行ブロツク毎にメモ
リ1からデータが読み出され、リード・ソロモン符号の
復号がなされる。メモリ1からディジタルデータの列ブ
ロックCI 、、 CI□、・・・C1,が夫々読み出
される時に、入出力制御回路3により、メモリ1及びC
1復号器4の間が接続される。同様に、メモリlかろデ
ィジタルデータの行ブロックC2、、C2□、・・・C
2,、が夫々読み出される時に、入出力制御回路3によ
り、メモリ1及びC2復号器5の間が接続される。
リード・ソロモン符号の復号処理は、パリティ検査行列
と各ブロックのシンボルとの乗算により2個のシンドロ
ームS0及びSlを求めるステップと、このシンドロー
ムS。及びStからエラーの大きさをチェックするステ
ップと、lシンボルエラーの時に、エラーを訂正するス
テップとからなる。
従来では、全ての列ブロックCI+、C12,・・・C
I Nに関してのエラー訂正を行うC1復号と、全ての
行ブロックC2+ 、 C,2□、・・・C2,、に関
してのエラー訂正を行うC2復号とを交互に繰り返す方
法で訂正処理がなされる。この発明は、従来の訂正処理
と同等の訂正能力であって、より復号時間を短縮化でき
る方法であり、列ブロックの符号系列と行ブロックの符
号系列とを1ブロツク毎に交互に訂正するものである。
第3Mは、この発明の一実施例の訂正処理の方法のフロ
ーチャートである。第3図において、Yは肯定を表し、
Nは否定を表している。また、りは、列ブロックと行ブ
ロックの訂正処理の順序を反転する毎に(士l)される
カウンタであり、aは、この反転処理の回数を制限する
しきい値である。従って、(ρ≧a)の場合には、列ブ
ロックと行ブロックの訂正処理の反転が行われない。
第3図に示されるように、復号処理は、二つのルーチン
(A及びB)からなる。ルーチンAは、列ブロックの訂
正処理を行い、次に行ブロックの訂正処理を行う順序の
復号処理であり、ルーチンBは、行ブロックの訂正処理
を行い、次に列ブロックの訂正処理を行う順序の復号処
理である。ルーチンA又はルーチンBの一方の復号処理
から開始される。ルーチンAの復号処理について以下に
説明する。
所定の列ブロックC1゜及び所定の行ブロックC2、が
復号開始の系列とされる。例えば(C1、=C1,)(
C2゜=C2,)とされ、メモリ1からこれらのスター
トブロックのシンボルが読み出される(ステップ■)。
次に列ブロックC17の訂正処理及び列ブロックに関す
る1ビツトのフラグF1が設定される(ステップ■)。
列ブロックC1,の訂正処理において、エラーシンボル
が無い時或いは1シンボルエラーが訂正される時に、(
F ] =G)と設定され、2個以上のエラーシンボル
が在る時に、(F 1 =NG> と設定される。例え
ば(G−“0”)  <NG−” 1″)と定められて
いる。
次に行ブロックC2□の訂正処理及び行ブロックに関す
る1ビツトのフラグF2が設定される(ステップ■)。
行ブロックC2,の訂正処理において、エラーシンボル
が無い時或いは1シンボルエラーが訂正される時に、(
F2=G)と設定され、2個以」二のエラーシンボルが
在る時に、(F2=NG)と設定される。
次にステップ■及び■において、フラグF1及びF2の
状態の判定とカウンタrの値の検査がされる。(Fl−
NG)で且つ(F2=G)の条件が成立しない時(ステ
ップ■)又はこの条件が成立しても(ρ<a>の条件が
成立しない時(ステップ■)には、訂正終了信号が到来
しているかどうかかステップ■で調べられ、若しそうで
あれば訂正処理が終了する。
ステ、ブ■において、訂正終了信号が到来していない時
には、ブロックの番号(n及びm)が(+1)され(ス
テップ■)、ステップ■〜■の処理が繰り返される。従
って、ルーチン八により、;C1,l−+C2,,→C
111−+ −C2□1.・・・〕の順序で符号C1の
系列と符号C2の系列とが1ブロンク毎に交互番こ処理
される。
他方のルーチンBは、上述のルーチンAの復号処理と同
様のものである。つまり、所定のフロックのシンボルの
メモリ1からの読み出しくステ。
プO)、行ブロックC2,の訂正処理及びフラグF2の
設定(ステップ[相])、列ブロックC1,、の訂正処
理及びフラグF1の設定(ステップ0)、フラグF1及
びF2の状態の判定(ステップ@)、カウンタρの検査
(ステップ■)が順次なされる。
(F1=G>で且つ(F2=NG>の条件が成立しない
時又はこの条件が成立しても(7!〈a)の条件が成立
しない時には、訂正終了信号が到来しているかどうかが
ステップ■で調べられ、若しそうであれば訂正処理が終
了する。
ステップ[相]において、訂正終了信号が到来していな
い時には、ブロックの番号(n及びm)が(+1)され
(ステップo)、ステップ■〜■の処理が繰り返される
。従って、ルーヂン已により、こC2ffi−C1,l
−C2,−1−4C1h+1−−−−〕の順序で符号C
1の系列と符号C2の系列とが1ブロツク毎に交互(、
こ処理される。
ステップ■及び■において、(F 1−NG)、<F2
=G)、(/!<a)の全ての条件が成立する場合には
、力うンタ〃が(−1)され(ステノブ■)、他方のル
ーチンBのステップ[相](列ブロックC1,、の訂正
処理及びフラグF1の設定)に移行する。従って、CC
I、、−C2,3の訂正処理の次に列フロックC1゜の
訂正処理が再びされる。これにより、〔列ブロック−行
ブロック〕の順序がC行ブロック−列ブロック〕の順序
に反転される。
また、ステップ■及び■において、(F 1−G)、(
F2=NG)、(#<a)の全ての条件が成立する場合
には、カウンタβが−1され(ステップ@)、他方のル
ーチンへのステップ■(行ブロックC2□の訂正処理及
びフラグF2の設定)に移行する。従って、rc2.−
Cl、 〕の訂正処理の次に行ブロックC2,の訂正処
理か再びされる。これにより、〔行プロ・ツクー列ブロ
ンク〕の順序がC列ブロック−行ブロック〕の順序に反
転される。
順序の反転は、(/<a)の時に、先に処理されるブロ
ック(ルーチンAにおける列ブロック及びルーチンBに
おける行ブロック)のフラグがNGで、後シこ処理され
るブロックのフラグがGの状態の場合にのみなされる。
また、復号終了時に、エラーシンボルが残っている時に
は、光磁気ディスクのドライブ制御装置にデータ再送要
求が送出される。
上述の符号CIの系列と符号C2の系列とを1ブロツク
毎に交互に処理するこの発明によるエラー訂正は、第4
図に示すようなエラーパターンの訂正に効果的である。
第4図は、簡単のため、マトリクスブロックが5行5列
の積符号を示し、×で示すシンボルがエラーシンボルを
表している。一般的な訂正処理として、1シンボルエラ
ーの訂正が可能な符号CIの系列である列ブロックの全
ての復号(C1復号)と1シンボルエラーの訂正が可能
な符号C2の系列である行ブロックの全ての復号(C2
復号)とを1回ずつ行うと、(C1復号−C2復号)又
は(C2復号→C1復号)の何れの場合でも、破線で囲
んだ4個のエラーシンボルが訂正されない。
この一実施例では、列プロ・ツクC1,又は行ブロック
C21の一方のブロック例えば列ブロックCI、がスタ
ートプロ、りとされ、ルーチン八によって、CC1l−
C2+ −C1□→C22〕と訂正処理が順次なされる
。この2番目の列ブロックC1□は、2個のエラーシン
ボルを含むので訂正不可能となり、フラグF1がNOと
される。この場合、行ブロックC22がエラー訂正でき
るために、フラグF2がGとされる。従って、第3図に
おけるステップ■から、ステップ■を経てステップ0に
移る。これによって、(CI□−C2□)の後に、列ブ
ロックCI□の訂正処理が再びされる。このように、C
C1+ −C2l=C1z→C2□→C1□→C23→
C13→C24→C1、+ −C25−CIS 〕の訂
正処理によって、第4図に示す全てのエラーシンボルを
訂正することができる。
つまり、訂正のステップ数が殆ど増加せずに、より多く
のエラーシンボルを訂正することができ、限られた訂正
処理の時間を有効に利用することができる。第4図に示
すエラーパターンは、マトリクスブロックの斜め方向に
データを伝送する時にバーストエラーによって生じ易い
ものであり、バーストエラーの訂正にこの一実施例の訂
正処理は、頗る有効である。
勿論、この発明は、積符号のみならず、マトリクスブロ
ックの斜め方向にエラー訂正符号の符号化を行うもの等
に適用することができる。また、エラー訂正符号として
は、リード・ソロモン符号以外の符号を使用でき、例え
ば1シンボルが1ビツトの場合には、BCH符号を用い
ることができる。
5発明の効果〕 この発明に依れば、伝送時のバーストエラーにより、2
つのエラー訂正符号C1及びC2の両者の系列1こ関し
て、複数個のエラーシンボルが含まれる系列が多いエラ
ーパターン(C1復号及びC2復号を何回か繰2つ返す
ことにより最終的には訂正可能なエラーパターン)を復
号する場合に、従来の復号方法に比して、少ないステッ
プ数とすることができ、復号時間を短縮化することがで
きる。
【図面の簡単な説明】
第1図はこの発明の一実施例のブロック図、第2Mはこ
の発明の一実施例の符号構成の説明に用いる路線図、第
3図及び第4図はこの発明の一実施例の訂正処理の説明
に用いるフローチャート及び路線図である。 図面における主要な符号の説明 1:メモリ、  2ニアドレス発生回路、3:入出力制
御回路、 4:C1復号器、5;C2復号器、 6:制
御回路。

Claims (1)

  1. 【特許請求の範囲】 ディジタルデータの複数シンボルの2次元配列の第1の
    方向に整列する複数個の上記シンボルからなる第1の系
    列の夫々に第1のエラー訂正符号の符号化がされ、上記
    2次元配列の第2の方向に整列する複数個の上記シンボ
    ルからなる第2の系列の夫々に第2のエラー訂正符号の
    符号化がされるエラー訂正符号の復号方法において、 上記第1の系列及び上記第2の系列が交互に処理される
    ように、上記設定された系列から隣接する系列に上記2
    次元配列の系列の訂正処理を順次行うステップと 上記順次なされる訂正処理の間で、エラー訂正が不可能
    な場合に、上記第1の系列の訂正処理と上記第2の系列
    の訂正処理との順序を1度反転させる処理を行うステッ
    プと、 上記反転させる処理の回数を所定数以下に制限するステ
    ップと からなることを特徴とするエラー訂正符号の復号方法。
JP2354086A 1986-02-05 1986-02-05 エラ−訂正符号の復号方法 Pending JPS62181530A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2354086A JPS62181530A (ja) 1986-02-05 1986-02-05 エラ−訂正符号の復号方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2354086A JPS62181530A (ja) 1986-02-05 1986-02-05 エラ−訂正符号の復号方法

Publications (1)

Publication Number Publication Date
JPS62181530A true JPS62181530A (ja) 1987-08-08

Family

ID=12113298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2354086A Pending JPS62181530A (ja) 1986-02-05 1986-02-05 エラ−訂正符号の復号方法

Country Status (1)

Country Link
JP (1) JPS62181530A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000052832A1 (fr) * 1999-03-01 2000-09-08 Fujitsu Limited Dispositif de turbo-decodage
JP2003533939A (ja) * 2000-05-19 2003-11-11 インテロン・コーポレーション 確実なofdmフレーム送信のためのフレーム制御エンコーダ/デコーダ
JP2006135584A (ja) * 2004-11-05 2006-05-25 Sharp Corp データ伝送システム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000052832A1 (fr) * 1999-03-01 2000-09-08 Fujitsu Limited Dispositif de turbo-decodage
US7096402B2 (en) 1999-03-01 2006-08-22 Fujitsu Limited Turbo decoder
JP2003533939A (ja) * 2000-05-19 2003-11-11 インテロン・コーポレーション 確実なofdmフレーム送信のためのフレーム制御エンコーダ/デコーダ
JP2006135584A (ja) * 2004-11-05 2006-05-25 Sharp Corp データ伝送システム

Similar Documents

Publication Publication Date Title
US5299208A (en) Enhanced decoding of interleaved error correcting codes
KR960003094B1 (ko) 프로덕트 코드를 디코딩하는 디코더 및 방법
US4769819A (en) Two stage coding method
EP0278383A2 (en) Error correction method using reed-solomon code
KR950007947B1 (ko) 에러 정정 장치
JPH06101207B2 (ja) 誤り検出及び誤り訂正方法
US6138263A (en) Error correcting method and apparatus for information data having error correcting product code block
JPS62181530A (ja) エラ−訂正符号の復号方法
JPS62161222A (ja) エラ−訂正符号の復号方法
JP2001244823A (ja) クロスインターリーブドリードソロモンコードの復号の処理内の誤り訂正のための装置
JPS62169531A (ja) エラ−訂正符号の復号方法
JPS62161220A (ja) 積符号の復号装置
JPS62161223A (ja) エラ−訂正符号の復号方法
JPH0628343B2 (ja) 積符号の復号方法
JPH07114371B2 (ja) 復号装置
JP2605269B2 (ja) エラー訂正方法
JPS63185125A (ja) 多段復号化方法
JP2792670B2 (ja) 誤り訂正符号の復号方法
JPS61237523A (ja) 誤り訂正方法
JPS6345922A (ja) 誤り訂正方法
JPS62161224A (ja) エラ−訂正符号の復号方法
JP2647646B2 (ja) 誤り訂正方法
JPH11163739A (ja) 消失誤り訂正方法とその装置
JPH041531B2 (ja)
JPH0258815B2 (ja)