JP5075815B2 - 半導体ダイの分離方法 - Google Patents

半導体ダイの分離方法 Download PDF

Info

Publication number
JP5075815B2
JP5075815B2 JP2008518237A JP2008518237A JP5075815B2 JP 5075815 B2 JP5075815 B2 JP 5075815B2 JP 2008518237 A JP2008518237 A JP 2008518237A JP 2008518237 A JP2008518237 A JP 2008518237A JP 5075815 B2 JP5075815 B2 JP 5075815B2
Authority
JP
Japan
Prior art keywords
substrate
die
active surface
section
die section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008518237A
Other languages
English (en)
Other versions
JP2008544549A (ja
JP2008544549A5 (ja
Inventor
ダブリュ. コンディ、ブライアン
ジェイ. ドハティ、デイビッド
ケイ. シャー、マヘシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2008544549A publication Critical patent/JP2008544549A/ja
Publication of JP2008544549A5 publication Critical patent/JP2008544549A5/ja
Application granted granted Critical
Publication of JP5075815B2 publication Critical patent/JP5075815B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Weting (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は一般に、半導体、特にダイを単一化する方法に関する。
ダイは益々一層複雑になり、および集積回路を構成するのに使用される絶縁性と導電性の材料の幾つかの薄層とを含むことがある。加えて、作業速度を増加し、かつ動力を削減するために、低い誘電率の材料が使用される。幾つかの場合、シリコン以外の材料、たとえばガリウム砒化物とガリウム窒化物とが、ダイが製造される半導体ウエハを生成するのに使用される。これらの新しい材料は、従来使用される材料よりも壊れやすい。
上述の材料の使用を効果的にするために、数千のダイが単一のウエハから一般的に生成される。そのウエハは、ついで種々の既知の単一化またはダイシングの工程の1つの手段により個別のダイに分離される。一例において、ダイシング工程は、隣接するダイが互いに分離されるまで半導体ウエハの非活性部位を機械的に研削する回転鋸を使用する。一般的に、鋸の移動はほぼ直線の経路に従い、その結果、ダイは通常、長方形または正方形の形状である。ウエハ内のそれぞれのダイは一般的に、同一のサイズであるか、またはウエハのこ引き工程に対応する整数倍数のものである。
鋸ダイシングは過去においてダイを単一化するのに有効に使用されてきたが、より新しく、かつより薄いダイを単一化するのに、およびより壊れやすいウエハ材料には適切ではなかった。たとえば、回転鋸はダイ縁部を不用意に損傷することがある。具体的には、その鋸は、ダイの外周縁部または隅部上に、微細割れのような縁部欠陥を生じることがある。これらの欠陥は割れ伝播部位を形成することがある。加えて、縁部欠陥と割れとの存在により、半導体組立処理または最終用途用に後で使用されるときに、ウエハからのこ引きされる場合、その周辺に沿う箇所において亀裂または微小欠けを特に生じやすくなる。上述の問題は収量損失を生じることがあり、かつ結果として生成されたデバイスの機能性を低下することがある。
したがって、組立中にダイの亀裂および微小欠けから生じる損失を最小にする半導体デバイスを製造する方法を提供することが望ましいであろう。加えて、ダイの亀裂または微小欠けの発生が増加することなく、シリコン、ガリウム砒化物、またはガリウム窒化物などのような種々の基板材料から単一ウエハ内で種々のサイズと形状のダイを製造することができる半導体デバイスを製造する方法を提供することが望ましいであろう。さらに、本発明の他の望ましい機能と特徴は、添付図面、およびこの発明の背景と連係してなされる本発明の引続く詳細な説明と付属の特許請求の範囲とから明らかになる。
本発明を、以下に、下記の図面の図と連係して説明するが、そこにおいて、同様な数字は同様な構成部材を表す。
本発明の下記の詳細な説明は本来単なる代表例であり、かつ本発明の適用および用途を限定しようとするものではない。さらに、先の発明の背景または下記の発明の詳細な説明に示されるいかなる理論によっても拘束される意図は全くない。
図1は、基板層102とその上に堆積される基材104とを含む代表的な単一化されたダイ100を示す。基板層102は、ダイを構成するために従来使用される多くの基板材料、たとえばシリコン、ガリウム砒化物、およびガリウム窒化物のような材料のいずれからも製造されてもよい。基板層102は、トランジスタ、相互接続部材、または他の従来の回路構成部材のような図示されないデバイス構成部材が中に形成される導電性または絶縁性の材料を含んでもよい。基板層102は、好ましくは、減少した縁部欠陥を有する平坦な縁部側壁106を含む。図1は湾曲した側壁106を示すが、他の形状が適切に採用されてもよい。基材104は、ダイ100の製造に採用されるエッチング工程中にウエハを保護し、かつ好ましくは、後の実装組立に適合する材料である。基材104は金属または非金属でもよい。適切な金属には、金、バナジウム、チタン、Ti/NiV/Au、Cr/Ag、Ti/Auが含まれるがそれらに限定されないし、および適切な非金属には、パシベーション酸化シリコン、ガラス、窒化物、セラミックスまたは有機物が含まれるがそれらに限定されない。
図2を参照すると、基板層102に連係して上述された材料のいずれかから好ましくは製造される基板200がハンドルウエハ202に接着される。これに関して、基板200は、ハンドルウエハ202に接着される活性面204、および露出したままの非活性面206を有する。基板200は従来の技法、たとえば熱硬化性エポキシ樹脂、熱硬化性プラスチックまたは有機接着剤、もしくはワックスを採用する技法を使用してハンドルウエハ202に接着されてもよい。ハンドルウエハ202は任意の適切な材料、たとえばサファイア、ガーネット、アルミナ、セラミック、ガラス、石英またはフェライトから製造されてもよい。必要に応じて、基板200の非活性面206から材料を除去して、図3に示されるように、基板200の厚さを減少してもよい。他の代表的な実施態様において、ハンドルウエハ202は基板200に接着されず、活性面204および非活性面206の両方が露出したたままである。
次に、基材104は一定のパターンで基板200(図4)上に堆積される。基板200がハンドルウエハ202に接着されない実施態様において、基材104が活性面204上に堆積されてもよい。ハンドルウエハ202が基板200に接着される場合、基材104は、好ましくは非活性面206上に堆積される。任意の周知の堆積プロセスが採用されてもよい。たとえば、スパッタリングを、基材104を非活性面206上に堆積するのに使用してもよい。加えて、フォトエッチングプロセスを、基材104を基板200上にパターン付けするために実施してもよい。そのようなプロセスにおいて、基材104は、基板200の非活性面206を覆うために堆積される。フォトレジスト材料が所望のパターンで基材104上に堆積され、基材104においてフォトレジスト材料により保護されない部分がエッチングにより除去される。他の例において、シャドーマスクプロセスを基板200上に実施してもよい。この場合、所望のパターンの輪郭を有するマスクが基板200の非活性面上に載置され、基材104は基板200およびマスク上に堆積される。ついで、マスクは基板200から取り外され、基板200上に残る基材104は所望のパターンを形成する。
所望のパターンは種々の形状を有することができる。代表的なパターン500が図5に示される。この実施態様において、パターン500は、少なくとも第1のダイセクション20、および帯状接続片54により第1のダイセクション20に接続される第2のダイセクション22を有する。第1のダイセクション20と第2のダイセクション22とは互いに隣接し、かつ縁部224および226をそれぞれ有する。第1のダイセクション20と第2のダイセクション22とは、ダイ100の所望の形状に対応する形状を有する。これに関して、第1のダイセクション20と第2のダイセクション22とは、たとえば多角形(たとえば、長方形228)、非長方形(たとえば、円形230)でもよく、および任意の所望の辺数(たとえば、五角形、六角形232、七角形など)を有することができる。必要に応じて、ダイ形状に丸い隅部234または鋭い隅部235が設けられてもよい。2箇所のみのダイセクション20および22がここで検討されているが、2箇所を超えるダイ形状部分が、図5に示されるように、このパターンに含められることが分かる。
帯状接続片54は、隣接するダイセクション(たとえば、20と22)の縁部(たとえば、224と226)を互いに接続するために設けられる。この目的のために、帯状接続片54は比較的に狭い。帯状接続片の数は、後のプロセス工程中に、結果として生成された第1と第2のダイとを保持可能な構造体が生じるのに十分なものでなければならないことが分かる。
代表的な一実施態様において、基材104は、基板200上に堆積されてパターン500を形成する。図4および図5を参照すると、図5に示す形状を有する第1のダイセクション250と、図5に示す形状を有する第2のダイセクション252と、図5に示す形状を有する帯状接続片254とが基材104内に形成される。帯状接続片254は、第1のダイセクション250を第2のダイセクション252に接続する。
次に、図6に図示されるように、基材104により保護されていない基板200のこれらの部分が除去されて壁106が形成され、部分的に基板200を、少なくとも第1のダイ236と第2のダイ238とに分離する。この工程は、たとえば化学的エッチングにより実施されてもよく、たとえば等方性ドライもしくはウエットのエッチングプロセスまたは異方性エッチングプロセスが使用されてもよい。好ましくは、基板200の一部分235を横方向にエッチングする化学的エッチングプロセスが採用される。いずれの場合も、第1および第2のダイ236および238は、少なくとも帯状接続片254に互いに接続されたままである。
次いで、ハンドルウエハ202は、任意の従来の手段により、たとえば加熱により、またはアセトンのような適切な薬品への暴露により基板200から分離される。この工程中に、第1および第2のダイ236および238は、帯状接続片254に互いに依然接続されたままである。ついで図7に示されるように、接着テープ220を基材104に結合してもよい。半導体処理に従来使用される任意の種類の接着テープを使用することができることが分かる。
次に、帯状接続片254は、図8に示されるように破断されて、第1および第2のダイ236および238が分離される。たとえば、帯状接続片254を、帯状接続を破断可能な鋸を使用してのこ引きしてもよい。必要に応じて、第1および第2のダイ236および238は、レーザを使用して熱的に分離されるか、または高圧水流が帯状接続片254へ向けられてもよい。代わりに、第1および第2のダイ236および238、または任意の他のセクションを、図8に示されるように、第2のダイセクション22を持ち上げる従来の取外工具240を使用してテープ220から分離してもよい。たとえば、第1および第2のダイ236および238を、ピックアップコレットまたは任意他の適切な装置を使用して取り出して載置してもよい。他の代表的な実施態様において、図9に示されるように帯状接続片254が除去されてもよい。
一旦分離されると、半導体ダイは、最終用途のためにさらに処理されてもよい。たとえば、基材104は、はんだダイ装着プロセスまたはエポキシダイ装着プロセス用に使用されてもよい。
活性面と非活性面とを有する基板から半導体デバイスを製造する方法が、ここで提供されている。代表的な一実施態様において、その方法は、基材を基板の非活性面上に一定のパターンで堆積する工程であって、そのパターンは、少なくとも第1のダイセクション、第1のダイセクションに隣接する第2のダイセクション、および第1のダイセクションと第2のダイセクションとを接続する帯状接続片を有する工程と、基板の非活性面において基材が堆積されていない部分から材料を除去し、それにより基板を、堆積された基材の帯状接続片により互いに接続される第1のダイと第2のダイとに部分的に分離する工程と、帯状接続を破断して第1のダイを第2のダイから分離する工程とを含む。
他の代表的な実施態様において、堆積工程は、中に形成されるパターンの輪郭を有するシャドーマスクを基板の非活性面上に載置する工程と、基材をシャドーマスクおよび基板の非活性面上に堆積し、それによりパターンを基板上に形成する工程とを含むことができる。代わりに、堆積工程は金属を堆積する工程を備えてもよい。代わりに、堆積工程は非金属を堆積する工程を備えてもよい。他の代表的な実施態様において、堆積工程は、基材を基板の非活性面上に堆積する工程と、堆積された基材上にフォトレジストを前記パターンで堆積する工程であって、堆積された基材の少なくとも一部分が露出する工程と、露出した基材をエッチングする工程とを備えてもよい。
他の実施態様において、第1のダイセクションは円形である。他の代表的な実施態様において、第1のダイセクションは、丸または鋭い隅部を有する多角形である。さらに他の実施態様において、その方法は、ハンドルウエハを基板の活性面に接着する工程をさらに含む。代わりに、その方法は、基板の活性面をハンドルウエハに接着する工程後に、基板の厚さを減少させる工程を含んでもよい。他の代表的な実施態様において、その方法は、基板をハンドルウエハから除去する工程と、該除去工程後に基板を接着テープに結合する工程を含む。代わりに、その方法は、基板の非活性面において基材が堆積されていない部分から材料を除去する工程後に基板を接着テープに結合する工程を含む。
代表的な一実施態様において、基板の非活性面において基材が堆積されていない部分から材料を除去する工程は、基板をエッチングする工程を含む。他の代表的な実施態様において、基板をエッチングする工程は、基板を等方性的にドライエッチングする工程を含む。さらに他の代表的な実施態様において、基板を等方性的にウエットエッチングする工程を含む。代わりに、帯状接続を破断する工程は、帯状接続をのこ引きする工程を含む。
他の代表的な実施態様において、その方法は、ハンドルウエハを基板の活性面に接着する工程と、基板の非活性面の厚さを減少させる工程と、基材を基板の非活性面上に一定のパターンで堆積する工程であって、そのパターンは、少なくとも第1のダイセクション、第1のダイセクションに隣接する第2のダイセクション、および第1のダイセクションと第2のダイセクションとを接続する帯状接続片を有する工程と、基板の非活性面において基材が堆積されていない部分から材料を化学的に除去し、それにより基板を、堆積された基材の帯状接続片により互いに接続されている第1のダイと第2のダイとに部分的に分離する工程と、ハンドルウエハを基板から除去する工程と、堆積された基材を接着テープに結合する工程と、帯状接続片を破断して第1のダイを第2のダイから分離する工程とを含む。この方法の一実施態様において、化学的に除去する工程は、基板の露出した部分をエッチングする工程を含む。他の実施態様において、第1のダイセクションは円形である。さらに他の実施態様において、第1のダイセクションは、丸または鋭い隅部を有する多角形である。
その上さらに他の代表的な実施態様において、基材層を基板の活性面上に一定のパターンで堆積する工程であって、そのパターンは、少なくとも第1のダイセクション、第1のダイセクションに隣接する第2のダイセクション、および第1のダイセクションと第2のダイセクションとを接続する帯状接続片を有する工程と、基板の活性面において基材層が堆積されていない部分をエッチングして、第1のダイと第2のダイとを帯状接続片により互いに接続されるのを維持しながら、基板を第1のダイと第2のダイとに部分的に分離する工程と、帯状接続片を破断して第1のダイを第2のダイから分離する工程とを含む、基板からダイを製造する方法が提供される。
少なくとも1つの代表的な実施態様が、本発明の上述の詳細な説明に示されてきたが、非常に多くの変形態様が存在することを理解すべきである。代表的な実施態様または複数の代表的な実施態様は単なる例であり、および本発明の範囲、適用性または構成を、どの点においても限定しようとするものでないことも理解すべきである。むしろ、上述の詳細な説明は、本発明の代表的な実施態様を実施する便利なロードマップを当該技術に有能な者に提供し、付属する特許請求の範囲およびその法的同等物に記載される本発明の範囲から逸脱することなく、代表的な実施態様に説明される構成部材の機能と配置における種々の変更を実施できることが理解される。
代表的なダイの断面図である。 代表的な基板の単純化された断面図であり、その基板は、図1に示される代表的なダイを製造する代表的な方法の種々の工程中に使用される。 代表的な基板の単純化された断面図であり、その基板は、図1に示される代表的なダイを製造する代表的な方法の種々の工程中に使用される。 代表的な基板の単純化された断面図であり、その基板は、図1に示される代表的なダイを製造する代表的な方法の種々の工程中に使用される。 図4に示される基板の平面図である。 代表的な基板の単純化された断面図であり、その基板は、図1に示される代表的なダイを製造する代表的な方法の種々の工程中に使用される。 代表的な基板の単純化された断面図であり、その基板は、図1に示される代表的なダイを製造する代表的な方法の種々の工程中に使用される。 代表的な基板の単純化された断面図であり、その基板は、図1に示される代表的なダイを製造する代表的な方法の種々の工程中に使用される。 代表的な基板の単純化された断面図であり、その基板は、図1に示される代表的なダイを製造する代表的な方法の種々の工程中に使用される。

Claims (2)

  1. 活性面と非活性面とを有する基板から半導体デバイスを製造する方法であって、
    基材を前記基板の非活性面上に一定のパターンで堆積する工程であって、前記パターンは一平面上に形成されるとともに、少なくとも第1のダイセクション、該第1のダイセクションに隣接する第2のダイセクション、および第1のダイセクションと第2のダイセクションとを接続する帯状接続片を有し、前記帯状接続片が前記第1及び第2のダイセクションの対向する縁部に対して交差するように延びる、工程と、
    前記基板の非活性面において前記基材が堆積されていない部分から材料を除去することによって、前記堆積された基材からなる帯状接続片により前記第1及び第2のダイセクションを介して互いに接続されている第1のダイと第2のダイとに前記基板を部分的に分離する工程と、
    前記帯状接続片を破断して前記第1のダイセクションを第2のダイセクションから分離することにより、前記第1のダイを第2のダイから分離する工程とを備える方法。
  2. 基板からダイを製造する方法であって、
    ハンドルウエハを前記基板の活性面に接着する工程と、
    前記基板の非活性面の厚さを減少させる工程と、
    基材を前記基板の非活性面上に一定のパターンで堆積する工程であって、前記パターンは一平面上に形成されるとともに、少なくとも第1のダイセクション、該第1のダイセクションに隣接する第2のダイセクション、および前記第1のダイセクションと前記第2のダイセクションとを接続する帯状接続片を有し、前記帯状接続片が前記第1及び第2のダイセクションの対向する縁部に対して交差するように延びる、工程と、
    前記基板の非活性面において前記基材が堆積されていない部分から材料を化学的に除去することによって、前記堆積された基材からなる帯状接続片により前記第1及び第2のダイセクションを介して互いに接続されている第1のダイと第2のダイとに前記基板を部分的に分離する工程と、
    前記ハンドルウエハを基板から除去する工程と、
    前記堆積された基材を接着テープに結合する工程と、
    前記帯状接続片を破断して前記第1のダイセクションを第2のダイセクションから分離することにより、前記第1のダイを第2のダイから分離する工程とを備える方法。
JP2008518237A 2005-06-22 2006-06-13 半導体ダイの分離方法 Expired - Fee Related JP5075815B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/159,553 US7332414B2 (en) 2005-06-22 2005-06-22 Chemical die singulation technique
US11/159,553 2005-06-22
PCT/US2006/023120 WO2007001854A2 (en) 2005-06-22 2006-06-13 Chemical die singulation technique

Publications (3)

Publication Number Publication Date
JP2008544549A JP2008544549A (ja) 2008-12-04
JP2008544549A5 JP2008544549A5 (ja) 2009-07-09
JP5075815B2 true JP5075815B2 (ja) 2012-11-21

Family

ID=37568085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008518237A Expired - Fee Related JP5075815B2 (ja) 2005-06-22 2006-06-13 半導体ダイの分離方法

Country Status (5)

Country Link
US (1) US7332414B2 (ja)
JP (1) JP5075815B2 (ja)
CN (1) CN101203938B (ja)
TW (1) TWI411027B (ja)
WO (1) WO2007001854A2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8609512B2 (en) * 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8072044B2 (en) * 2009-09-17 2011-12-06 Fairchild Semiconductor Corporation Semiconductor die containing lateral edge shapes and textures
US11488923B2 (en) 2019-05-24 2022-11-01 Wolfspeed, Inc. High reliability semiconductor devices and methods of fabricating the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5270781A (en) * 1975-11-12 1977-06-13 Nec Corp Manufacture of semiconductor laser crystal piece
JPH0517887Y2 (ja) * 1986-03-18 1993-05-13
JPH02132844A (ja) * 1988-07-19 1990-05-22 Matsushita Electric Ind Co Ltd 化合物半導体ウェハの分割方法
JP2616247B2 (ja) * 1993-07-24 1997-06-04 日本電気株式会社 半導体装置の製造方法
JP3156896B2 (ja) * 1994-01-28 2001-04-16 富士通株式会社 半導体装置の製造方法およびかかる製造方法により製造された半導体装置
US5904546A (en) 1996-02-12 1999-05-18 Micron Technology, Inc. Method and apparatus for dicing semiconductor wafers
DE19613561C2 (de) * 1996-04-04 2002-04-11 Micronas Gmbh Verfahren zum Vereinzeln von in einem Körper miteinander verbundenen, elektrisch getesteten elektronischen Elementen
EP1019955A1 (en) * 1997-08-21 2000-07-19 MEMC Electronic Materials, Inc. Method of processing semiconductor wafers
US6048777A (en) 1997-12-18 2000-04-11 Hughes Electronics Corporation Fabrication of high power semiconductor devices with respective heat sinks for integration with planar microstrip circuitry
JP3447602B2 (ja) 1999-02-05 2003-09-16 シャープ株式会社 半導体装置の製造方法
JP2001185519A (ja) * 1999-12-24 2001-07-06 Hitachi Ltd 半導体装置及びその製造方法
US6573156B1 (en) 2001-12-13 2003-06-03 Omm, Inc. Low defect method for die singulation and for structural support for handling thin film devices
CN1200447C (zh) * 2002-03-29 2005-05-04 连威磊晶科技股份有限公司 半导体元件及其制造方法
US7042103B2 (en) 2002-12-30 2006-05-09 Motorola, Inc. Low stress semiconductor die attach
JP2004259872A (ja) * 2003-02-25 2004-09-16 Canon Inc 基板分割方法
TWI234842B (en) * 2003-09-09 2005-06-21 Ind Tech Res Inst Manufacturing method of chemical sensors

Also Published As

Publication number Publication date
WO2007001854A2 (en) 2007-01-04
TWI411027B (zh) 2013-10-01
US20060292827A1 (en) 2006-12-28
JP2008544549A (ja) 2008-12-04
TW200705559A (en) 2007-02-01
CN101203938B (zh) 2012-07-11
WO2007001854A3 (en) 2007-12-06
US7332414B2 (en) 2008-02-19
CN101203938A (zh) 2008-06-18

Similar Documents

Publication Publication Date Title
US8084335B2 (en) Method of thinning a semiconductor wafer using a film frame
US6465158B1 (en) Semiconductor wafer dividing method
TW559876B (en) Method and apparatus for dicing a semiconductor wafer
US20100015782A1 (en) Wafer Dicing Methods
US10510626B2 (en) Method for use in manufacturing a semiconductor device die
US9754832B2 (en) Semiconductor wafer and method of producing the same
JP2006344816A (ja) 半導体チップの製造方法
US9490103B2 (en) Separation of chips on a substrate
US6974721B2 (en) Method for manufacturing thin semiconductor chip
JP2005322738A (ja) 半導体装置の製造方法
CN110931428A (zh) 分割多个半导体管芯的方法
US7655539B2 (en) Dice by grind for back surface metallized dies
CN111834296A (zh) 半导体器件和方法
US20060281315A1 (en) Process of manufacture of ultra thin semiconductor wafers with bonded conductive hard carrier
JP2006237056A (ja) 半導体装置の製造方法
JP5075815B2 (ja) 半導体ダイの分離方法
JP5228381B2 (ja) 半導体装置の製造方法
JP2004221423A (ja) 半導体装置の製造方法
US7772038B2 (en) CMOS process for fabrication of ultra small or non standard size or shape semiconductor die
US20200321236A1 (en) Edge ring removal methods
JP2008244132A (ja) 半導体装置の製造方法および半導体装置
JP2890855B2 (ja) 半導体チップの製造方法
CN117790418A (zh) 一种从晶圆切单得到裸片的方法
JP3663100B2 (ja) 半導体装置およびその製造方法、並びに、無線通信システム
JP3498049B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120827

R150 Certificate of patent or registration of utility model

Ref document number: 5075815

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees