JP2008544549A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008544549A5 JP2008544549A5 JP2008518237A JP2008518237A JP2008544549A5 JP 2008544549 A5 JP2008544549 A5 JP 2008544549A5 JP 2008518237 A JP2008518237 A JP 2008518237A JP 2008518237 A JP2008518237 A JP 2008518237A JP 2008544549 A5 JP2008544549 A5 JP 2008544549A5
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- die
- active surface
- section
- die section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims 17
- 238000000151 deposition Methods 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 claims 2
- 239000000463 material Substances 0.000 claims 2
- 239000002390 adhesive tape Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
Claims (2)
- 活性面と非活性面とを有する基板から半導体デバイスを製造する方法であって、
基材を前記基板の非活性面上に一定のパターンで堆積する工程であって、前記パターンは、少なくとも第1のダイセクション、該第1のダイセクションに隣接する第2のダイセクション、および第1のダイセクションと第2のダイセクションとを接続する帯状部分を有する工程と、
前記基板の非活性面において前記基材が堆積されていない部分から材料を除去し、それにより前記基板を、前記堆積された基材の帯状部分により互いに接続されている第1のダイと第2のダイとに部分的に分離する工程と、
帯状接続部を破断して前記第1のダイを第2のダイから分離する工程とを備える方法。 - 基板からダイを製造する方法であって、
ハンドルウエハを前記基板の活性面に接着する工程と、
前記基板の非活性面の厚さを減少させる工程と、
基材を前記基板の非活性面上に一定のパターンで堆積する工程であって、前記パターンは、少なくとも第1のダイセクション、該第1のダイセクションに隣接する第2のダイセクション、および前記第1のダイセクションと前記第2のダイセクションとを接続する帯状部分を有する工程と、
前記基板の非活性面において前記基材が堆積されていない部分から材料を化学的に除去し、それにより前記基板を、前記堆積された基材の帯状部分により互いに接続されている第1のダイと第2のダイとに部分的に分離する工程と、
前記ハンドルウエハを基板から除去する工程と、
前記堆積された基材を接着テープに結合する工程と、
前記帯状部分を破断して前記第1のダイを第2のダイから分離する工程とを備える方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/159,553 | 2005-06-22 | ||
US11/159,553 US7332414B2 (en) | 2005-06-22 | 2005-06-22 | Chemical die singulation technique |
PCT/US2006/023120 WO2007001854A2 (en) | 2005-06-22 | 2006-06-13 | Chemical die singulation technique |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008544549A JP2008544549A (ja) | 2008-12-04 |
JP2008544549A5 true JP2008544549A5 (ja) | 2009-07-09 |
JP5075815B2 JP5075815B2 (ja) | 2012-11-21 |
Family
ID=37568085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008518237A Expired - Fee Related JP5075815B2 (ja) | 2005-06-22 | 2006-06-13 | 半導体ダイの分離方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7332414B2 (ja) |
JP (1) | JP5075815B2 (ja) |
CN (1) | CN101203938B (ja) |
TW (1) | TWI411027B (ja) |
WO (1) | WO2007001854A2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8609512B2 (en) * | 2009-03-27 | 2013-12-17 | Electro Scientific Industries, Inc. | Method for laser singulation of chip scale packages on glass substrates |
US8072044B2 (en) * | 2009-09-17 | 2011-12-06 | Fairchild Semiconductor Corporation | Semiconductor die containing lateral edge shapes and textures |
US11488923B2 (en) | 2019-05-24 | 2022-11-01 | Wolfspeed, Inc. | High reliability semiconductor devices and methods of fabricating the same |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5270781A (en) * | 1975-11-12 | 1977-06-13 | Nec Corp | Manufacture of semiconductor laser crystal piece |
JPH0517887Y2 (ja) * | 1986-03-18 | 1993-05-13 | ||
JPH02132844A (ja) * | 1988-07-19 | 1990-05-22 | Matsushita Electric Ind Co Ltd | 化合物半導体ウェハの分割方法 |
JP2616247B2 (ja) * | 1993-07-24 | 1997-06-04 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3156896B2 (ja) * | 1994-01-28 | 2001-04-16 | 富士通株式会社 | 半導体装置の製造方法およびかかる製造方法により製造された半導体装置 |
US5904546A (en) * | 1996-02-12 | 1999-05-18 | Micron Technology, Inc. | Method and apparatus for dicing semiconductor wafers |
DE19613561C2 (de) * | 1996-04-04 | 2002-04-11 | Micronas Gmbh | Verfahren zum Vereinzeln von in einem Körper miteinander verbundenen, elektrisch getesteten elektronischen Elementen |
KR20010030567A (ko) * | 1997-08-21 | 2001-04-16 | 헨넬리 헬렌 에프 | 반도체 웨이퍼의 가공방법 |
US6048777A (en) * | 1997-12-18 | 2000-04-11 | Hughes Electronics Corporation | Fabrication of high power semiconductor devices with respective heat sinks for integration with planar microstrip circuitry |
JP3447602B2 (ja) | 1999-02-05 | 2003-09-16 | シャープ株式会社 | 半導体装置の製造方法 |
JP2001185519A (ja) * | 1999-12-24 | 2001-07-06 | Hitachi Ltd | 半導体装置及びその製造方法 |
US6573156B1 (en) * | 2001-12-13 | 2003-06-03 | Omm, Inc. | Low defect method for die singulation and for structural support for handling thin film devices |
CN1200447C (zh) * | 2002-03-29 | 2005-05-04 | 连威磊晶科技股份有限公司 | 半导体元件及其制造方法 |
US7042103B2 (en) * | 2002-12-30 | 2006-05-09 | Motorola, Inc. | Low stress semiconductor die attach |
JP2004259872A (ja) * | 2003-02-25 | 2004-09-16 | Canon Inc | 基板分割方法 |
TWI234842B (en) * | 2003-09-09 | 2005-06-21 | Ind Tech Res Inst | Manufacturing method of chemical sensors |
-
2005
- 2005-06-22 US US11/159,553 patent/US7332414B2/en not_active Expired - Fee Related
-
2006
- 2006-06-13 JP JP2008518237A patent/JP5075815B2/ja not_active Expired - Fee Related
- 2006-06-13 WO PCT/US2006/023120 patent/WO2007001854A2/en active Application Filing
- 2006-06-13 CN CN2006800225032A patent/CN101203938B/zh not_active Expired - Fee Related
- 2006-06-15 TW TW095121340A patent/TWI411027B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2007117805A3 (en) | Method of separating semiconductor dies | |
JP2006126817A5 (ja) | ||
JP2006187857A5 (ja) | ||
JP2004186670A5 (ja) | ||
JP2008505486A5 (ja) | ||
JP2009027039A5 (ja) | ||
EP1583148A4 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SAME | |
TW200504847A (en) | Semiconductor device and method of manufacturing the same | |
JP2005511853A5 (ja) | ||
JP2008509528A5 (ja) | ||
JP2009513030A5 (ja) | ||
JP2009501432A5 (ja) | ||
WO2008149584A1 (ja) | 電子部品装置およびその製造方法 | |
JP2013520844A5 (ja) | ||
WO2006074175A3 (en) | Method and structure for forming an integrated spatial light modulator | |
EP2096688A3 (en) | Piezoelectric substrate, fabrication and related methods | |
WO2008087763A1 (ja) | 半導体装置およびその製造方法 | |
JP2011060807A5 (ja) | 半導体チップの製造方法 | |
JP2005051149A5 (ja) | ||
JP2008160117A5 (ja) | ||
JP2008543049A5 (ja) | ||
EP1928014A3 (en) | Charge trap layer for a charge trap semiconductor memory device and method of manufacturing the same | |
TW200743191A (en) | Chip structure and fabricating process thereof | |
JP2007025639A5 (ja) | ||
JP2007157787A5 (ja) |