JP5068713B2 - タングステン膜の形成方法 - Google Patents

タングステン膜の形成方法 Download PDF

Info

Publication number
JP5068713B2
JP5068713B2 JP2008209259A JP2008209259A JP5068713B2 JP 5068713 B2 JP5068713 B2 JP 5068713B2 JP 2008209259 A JP2008209259 A JP 2008209259A JP 2008209259 A JP2008209259 A JP 2008209259A JP 5068713 B2 JP5068713 B2 JP 5068713B2
Authority
JP
Japan
Prior art keywords
film
tungsten
gas
forming
sih
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2008209259A
Other languages
English (en)
Other versions
JP2008283220A (ja
Inventor
英亮 山▲崎▼
光博 立花
和哉 大久保
健二 鈴木
有美子 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008209259A priority Critical patent/JP5068713B2/ja
Publication of JP2008283220A publication Critical patent/JP2008283220A/ja
Application granted granted Critical
Publication of JP5068713B2 publication Critical patent/JP5068713B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明はタングステン膜の形成方法に係り、特に半導体ウエハ等の被処理体に形成された凹凸部内にタングステン膜を形成するタングステン膜の形成方法に関する。
一般に半導体集積回路の製造工程では、被処理体である半導体ウエハ表面に成膜処理、酸化拡散処理、エッチング処理等の各種の処理が繰り返し行われる。この半導体集積回路の製造工程の途中におけるコンタクトホールやスルーホール等の凹凸部が形成される。凹凸部の穴埋めには、化学気相蒸着法（ＣＶＤ法）による金属タングステン膜が多用される傾向にある。化学気相蒸着法（ＣＶＤ法）による金属タングステン膜は、被覆性に優れ、断線が生じにくく、比較的成膜が容易で、比抵抗も小さい。
この金属タングステンの成膜方法として、タングステン含有原料ガスとしてＷＦ６ガス、還元ガスとしてＨ２ガスを供給し、４００〜４５０℃の温度下で、主としてＴｉＮ膜を下地として、ＷＦ６をＨ２で還元して金属タングステンを成膜する方法が一般的である。
物理気相蒸着法（ＰＶＤ法）やＣＶＤ法で形成したＴｉＮが、以下の理由から一般に下地として用いられる。第一に、ウエハ表面全体に均一にタングステンを成膜させる必要がある、これは、Ｈ２還元法で形成される金属タングステンは、一般に金属表面と絶縁物表面とで成膜速度が異なるからである。第二に、タングステンの原料であるＷＦ６が、下層の配線などを侵食することを防止するバリアとして必要だからである。
ここで、従来の金属タングステン層の形成を例にとって説明する。
金属タングステン層の形成する際、初めからＣＶＤ法により膜形成を行おうとすると、膜付きが悪く、インキュベーションタイムが長くなる傾向にある。これを防止するために、最初は原料ガスであるＷＦ６ガスと、還元ガスとしてＨ２ガス、ＳｉＨ４ガスなどを少量ずつ流してウエハ表面に結晶種となるタングステンの核付け層を成長させている。次に、上記原料ガスや還元ガスを多量に流して、上記核付け層を種としてタングステン膜を高い成長速度で成長させている。このようにして、所望の厚さのタングステン膜を得ている（特許文献１参照）。
図１は、上記成膜工程における時間と膜厚の関係を示したグラフである。前処理後に核付け層形成工程が行われる。この核付け層形成工程に入っても、しばらくは膜が付着しないインキュベーションタイムＴ１が存在する。また、核付け層形成工程から主タングステン膜形成工程に入ったときも、しばらくは膜が付着しないインキュベーションタイムＴ２が存在する。そして、主タングステン膜形成工程において多量のタングステン膜が形成される。
ところで、現在、半導体集積回路の微細化、高集積化が進んだ結果、コンタクトホールやビアホールなどスルーホールの埋めこみがますます困難になっている。図２に示すように、特に上層配線間に用いられるビアホール２に関しては、下地バリア膜は、ＰＶＤ法では、必要な被覆性が得られず、有機Ｔｉソースを原料としたＣＶＤ膜で、プラズマ処理により改質したＭＯ−ＴｉＮ膜３を用いるのが主流である。ＰＶＤ法では、必要な被覆性が得られない。このプラズマ処理には、有機物を原料としていることに由来して、不純物Ｃ（カーボン）が、成膜後に膜中に残留する。成膜後、プラズマでカーボンをたたきだし、膜の純度、密度を上げることができる。
従来、ＰＶＤ−ＴｉＮ膜やＴｉＣｌ４をソースとした無機系ＣＶＤ−ＴｉＮ膜に対してＣＶＤ−Ｗ成膜が行われていた。図３に示すように、ホールの上部平坦面及び底部には、プラズマが到達し十分に改質処理されているので、良質なタングステン膜がＣＶＤ−Ｗ成膜によって下地バリア膜に形成される。
特開平０７−０２２４１４号公報
しかし、プラズマの根本的な性質として、ホール側壁にはプラズマが到達しにくい。従って、改質がどうしても不充分になるので、その上へのタングステンの成膜が困難である。よって、たとえタングステン膜が形成されても粗悪なタングステン膜になり、また埋めこみが不充分になってしまうという問題点があった。
本発明は上記の点に鑑みてなされたものであり、Ｓｉ基板上に形成された凹凸内に良好にタングステンの埋めこみを行いうるタングステン膜の形成方法を提供することを目的とする。
上記の課題は、本発明の第１の観点からは、
処理容器内にＭＯ−ＴｉＮ膜からなるバリア膜が形成されたＳｉ基板を載置する工程と、
前記処理容器にＷＦ６ガスとＳｉＨ４ガスとを交互に繰り返して供給する繰り返し工程を含み、前記バリア膜上に第一のタングステン膜を形成する工程と、
前記処理容器に前記ＷＦ６ガスとＨ２ガスとを同時に供給し、前記第一のタングステン膜上に第二のタングステン膜を形成する工程とを含むタングステン膜の形成方法であって、
前記Ｓｉ基板の載置後前記第一のタングステン膜の成膜前に、前記Ｓｉ基板の表面にＳｉＨ４ガスを１ｋPa sec以上２５ｋPa sec以下の供給量で供給する工程を設け、
前記第一のタングステン膜を形成する工程では、前記第一のタングステン膜を０．２nm以上２０nm以下の膜厚で成膜し、
前記繰り返し工程では、前記Ｓｉ基板の温度を１５０℃以上３５０℃以下に維持し、前記ＳｉＨ４ガスの供給量を１３Pa sec以上とし、前記ＷＦ６ガスの供給量を５Pa sec以上としたことを特徴とするタングステン膜の形成方法により解決することができる。

また前記発明において、前記繰り返し工程は、前記ＷＦ６ガスまたはＳｉＨ４ガスの供給停止後に前記処理容器をＨ２ガスによりパージするパージ工程を含むことが望ましい。
本発明によれば、タングステン極薄膜をホール内に良好な状態で確実に形成することができ、よってこのタングステン極薄膜を核付け層として主タングステン膜を形成することにより、微細なホールであっても埋め込み性良く確実に主タングステン膜を形成することができる。
次に、本発明を実施するための最良の形態について図面と共に説明する。各図面中、同一または実質的に同一の部分については、同じ番号を付す。
本発明の発明者は、ビアホール２内に、下地バリア膜として、不純物を含むＭＯ−ＴｉＮ膜３が形成されていたとしてもＣＶＤ法によりタングステンを良好に埋めこむ方法を得る実験を重ねた。その結果、図４に示すように、ＣＶＤ法によりタングステンを埋めこむ前に、被覆性の良いタングステンの極薄膜５を形成した場合には、全体として良好な埋めこみ性を示すタングステン配線が形成されることを見出した。発明者はまた、図５に示すように、タングステンの極薄膜５を核付け層として主タングステン膜６を成膜することを見出した。
発明者は更に、タングステン極薄膜５の形成として、以下の方法により良好な被覆性を達成できることを見出した。先ず、原料ガス例えばＷＦ６やＳｉＨ４を１種類ずつ供給する。互いに反応する可能性のある異種の原料ガスを順番に供給して、即ち、ＷＦ６とＳｉＨ４を順に供給して、真空引きをするか、Ａｒ、Ｎ２、Ｈ２などの他のガスによる置換を行う方法を採用する。
即ち、ＷＦ６ガスがホールの底まで十分到達する。成膜対象表面に当該ガスが吸着される。そして、真空排気または置換により、その温度と圧力で決まる均一な厚さの吸着層のみを形成する。余剰なＷＦ６が除去された後に、ＳｉＨ４ガスが供給され、吸着した分のＷＦ６のみがＳｉＨ４と反応してタングステン層が形成される。本発明によれば、ホールの底部のみならず上部でも原料ガスが消費される。従って、非常に良好な被覆性を得ることができた。
図６は本発明のタングステン配線の形成方法を実施するための真空処理装置を示す概略構成図である。先ず、本発明方法を実施するための真空処理装置について説明する。
この真空処理装置５０は、処理容器６０を有する。処理容器６０は、例えばアルミニウム等により形成され円筒形状を有する。この処理容器６０内には、処理容器底部より起立させた円筒状のリフレクタ７が設けられている。このリフレクタ７の上には、Ｌ字状の保持部材８が設けられている。保持部材８の上面には、被処理体として半導体ウエハＷを載置するための載置台１０が設けられる。この載置台１０は、例えば厚さ数ｍｍ程度のカーボン素材、ＡｌＮなど、熱伝導性の良い材料で構成される。
この載置台１０の真下の処理容器６０の底部には、石英よりなる透過窓１２が気密に設けられている。透過窓１２の下方には、透過窓１２を囲むようにして箱状の加熱室１４が設けられる。この加熱室１４には、複数個の加熱ランプ１６が反射鏡も兼ねる回転台１８に取り付けられており、この回転台１８は、回転モーター２０によって回転される。従って、この加熱ランプ１６により放出された熱線は、透過窓１２を透過して載置台１０の下面を照射する。よって、載置台１０の上のウエハＷを間接的に加熱される。
処理容器６０の底部周辺部には、排気口２２が設けられている。排気口２２には図６には図示しない真空ポンプに接続された排気通路２４が接続されている。よって、処理容器６０内を真空引きできるようになっている。また、処理容器６０の側壁にはゲートバルブ２６が設けられる。ゲートバルブ２６は、ウエハを搬出入する際に開閉される。
一方、上記載置台１０と対向する処理容器天井部には、原料ガス等を処理容器６０内へ導入するシャワーヘッド部２８が設けられている。シャワーヘッド部２８は、多数のガス噴出孔３０が設けられている射出面２８Ａを有する。シャワーヘッド部２８は更に、ガス導入口３２を有する。ガス導入口３２は、成膜処理等に必要な原料ガス等を供給するガス供給系が接続されている。具体的には、ＷＦ６、ＳｉＨ４、Ａｒ、Ｎ２、Ｈ２の各ガス源がガス導入口３２に接続されている。
各ガス源の配管には、流量制御器としてのマスフローコントローラー３４及び２個の開閉弁３６、３８が設けられている。開閉弁３６、３８の間には、マスフローコントローラー３４が設けられている。よって、各ガスの流量制御及び供給の有無の選択を行うことができる。各ガスは所定量ずつ、単独或いは混合してこれらガス源からシャワーヘッド部２８へ供給される。その後、下面のガス噴出孔３０から処理容器６０内へ略均等に供給される。同時に、排気口２２から処理容器６０の内部雰囲気を所定の排気速度で吸引排気することにより、処理容器６０内を所定の真空度に保持することができる。
次に、以上のように構成された装置を用いて行われる本発明方法の一実施例について図２、４、５、７を用いて説明する。図７は、本実施例におけるタングステン配線膜の形成方法を処理工程順に示すフローチャートである。図２は、従来法及び本発明によるタングステン配線の形成方法を説明するための成膜前のビアホールの構造を示す断面図である。図４は、本発明によるタングステン配線の形成方法を説明するための成膜途中のビアホールの構造を示す断面図である。図５は、本発明によるタングステン配線の形成方法を説明するための成膜後のビアホールの構造を示す断面図である。
ステップ１０では、処理容器６０の側壁に設けたゲートバルブ２６を開き、図６には図示しない搬送アームを用いて、処理容器６０内にウエハＷを搬入する。この際、予め加熱ランプ１６を所定の温度、例えばウエハＷが３００℃となるようにセットしておき、所定の温度に加熱された載置台１０にウエハＷを載置する。尚、図２に示すようにこのウエハＷの表面には、ビアホール２とＭＯ−ＴｉＮによる下地バリア膜３が形成されている。
ステップ１０に続くステップ１１では、Ａｒ或いはＮ２をガス源からシャワーヘッド部２８へ供給する。処理容器６０を所定の圧力、例えば４００Paに保持して、内部を排気する。よって、ウエハＷに載置台１０の熱を伝導し、ウエハＷは昇温する。
ステップ１１に続くステップ１２では、ガス供給を停止する。処理容器６０の内部が例えば１０Pa以下になるまで処理容器６０を真空排気する。
ステップ１２に続くステップ１３では、ＷＦ６ガスに若干のＡｒ，Ｎ２を混合したものをシャワーヘッド部２８へ供給しつつ、処理容器６０を所定の圧力に保持排気する。それによって、ウエハＷ上に略均等にＷＦ６を１５０Pa secとなるように供給する。
ステップ１３に続くステップ１４では、ガス供給を停止して、処理容器６０内が例えば１０Pa以下になるまで処理容器６０を真空排気する。この工程において、ウエハＷのビアホールの上面、側面、底面に渡って、この温度と圧力で決まる均一な厚さのＷＦ６の吸着層のみが残留する。
ステップ１４に続くステップ１５では、ＳｉＨ４ガスに若干のＡｒ，Ｎ２を混合したものをシャワーヘッド部２８へ供給しつつ、処理容器６０を所定の圧力に保持排気する。それによって、ウエハＷ上に略均等にＳｉＨ４ を７０Pa secとなるように供給する。この工程において、ステップ１４で残留した均一な厚さのＷＦ６の吸着層がＳｉＨ４によって還元され、分子層レベルのタングステン膜（Ｗ膜）が形成される。
ステップ１５に続くステップ１６では、ガス供給を停止して、処理容器６０内が例えば１０Pa以下になるまで処理容器６０を真空排気する。
ステップ１７に示すように、上記したステップ１３からステップ１６までの処理を、図４に示すように所望の厚さ、例えば１ｎｍのタングステン極薄膜５が得られるまで所定の回数、例えば１７サイクル繰り返す。
上記のように所定の厚さのタングステン極薄膜５が形成されると、続くステップ１８では、主タングステン膜６を成膜する。主タングステン膜６は、タングステン極薄膜５を核付け層として、図５に示すように通常のＣＶＤ法で形成する。主タングステン膜６の成膜が終了すると、ステップ１９において処理容器６０の側壁に設けたゲートバルブ２６を開いて、図６には図示しない搬送アームにより処理容器６０内からウエハＷを搬出する。
本発明の結果では、上記のステップ１９を経たウエハＷの断面を走査型電子顕微鏡で観察したところ、径が０．２μｍ、深さが１μｍのビアホール内に欠陥なく良好な埋めこみが達成されていた。
以上、上記実施例においては、タングステン極薄膜５を形成する場合、ＷＦ６とＳｉＨ４の供給の間は、真空排気する例を示した。ここで、ＷＦ６ 或いはＳｉＨ４ガスの供給を停止した後、パージを実施しても良い。例えば２００ｓｃｃｍ以上の大流量のＡｒ，Ｎ２などの不活性ガス或いはＨ２を供給し、処理容器６０内のＷＦ６或いはＳｉＨ４を押し出すいわゆるパージを実施しても良い。
発明者の実験によれば、例えば、処理容器６０内を１０００Pa、ウエハ温度を３５０℃に維持したままの状況で、以下のステップを経てパージしてもよい。即ち、ステップ１３でＷＦ６ガスを３８Pa sec、Ａｒガスを３８１６Pa sec、Ｎ２ガスを１１４５Pa sec供給する。次に、ステップ１４でＡｒガスを２３０８Pa sec、Ｎ２ ガスを６９２Pa sec供給する。更に、ステップ１５で、ＳｉＨ４ガスを１１２Pa sec、Ａｒガスを３７５９Pa sec、Ｎ２ガスを１１２７Pa sec供給する。次に、ステップ１６で、Ａｒガスを２３０８Pa sec、Ｎ２ ガスを６９２Pa sec供給する。そして、ステップ１７で、上述したステップ１３からステップ１６までの処理を６回繰り返したところ、厚さ７．０ｎｍのタングステン極薄膜が得られた。
Ｈ２は、特にタングステン極薄膜を酸化させたくない場合に有効である。また、真空排気−パージ−真空排気を１つのセットとして運用する場合、総成膜時間が長くなる問題はあるが、ＷＦ６ガス或いはＳｉＨ４ガスの残留が除去されるという効果がある。
上記実施例においては、ウエハＷを処理容器６０内に載置後、タングステン極薄膜５を形成する場合、前処理を行わずにＷＦ６供給から始める例を示した。しかるに、ウエハＷを処理容器６０内に載置後、タングステン極薄膜５を成膜する前に、図１に示されるような前処理工程を設けても良い。
その前処理工程は、例えばウエハ表面にＳｉＨ４ガスをフローさせることでも良い。例えば、ＳｉＨ４ガスを７０００Pa sec供給することで、タングステン極薄膜５を形成時のインキュベーションタイムＴ１を減らすことができる。上記した前処理を行わない実施例においては、１ｎｍのタングステン極薄膜５を形成するために、ＷＦ６とＳｉＨ４の供給を１７サイクル実施した。１７サイクルのうち、１３サイクルはインキュベーションタイムＴ１に相当するものであり、１３サイクル中にタングステン極薄膜５の成膜は見られない。そして、１４サイクル目から成膜が始まり、１７サイクルまでの４サイクルで実質的に１ｎｍのタングステン極薄膜が形成されている。
これに対し、前処理工程においてＳｉＨ４ガスを７０００Pa sec供給することにより、インキュベーションタイムＴ１に相当するサイクル数が１７サイクルから３サイクルへと大幅に短縮される。これにより、４サイクル目から成膜が始まるので、１ｎｍのタングステン極薄膜の形成に要するＷＦ６とＳｉＨ４の供給は、７サイクルに低減される。このように、前処理工程を入れることは、総成膜時間の大幅な低減につながって好適である。
このＳｉＨ４ガスフローのＳｉＨ４量は、１ｋPa sec以上でインキュベーションタイム低減効果が認められた。ＳｉＨ４ガスフローのＳｉＨ４量は、２５ｋPa secを超えると処理時間が長くなり過ぎてスループットを低めたり、ＳｉＨ４分圧が高くなり過ぎてパーティクルを発生させたりする。従って、ＳｉＨ４ガスフローは、２５ｋPa sec以下が好ましい。
また、上記実施例においては、タングステン極薄膜を形成する条件として、ウエハ温度３００℃、ＷＦ６ガス供給１５０Pa sec、ＳｉＨ４ガス供給７０Pa secで、１サイクルあたりのＷの成膜量が０．２５ｎｍである例を示した。しかしながら、本発明者らが、このタングステン極薄膜５の形成方法として種々検討した結果、図８、９、１０に示すような以下の関係を見出した。
図８は、本発明によるタングステン配線の形成方法を実施するための核付け層であるタングステン極薄膜の１サイクルあたり成膜厚さとウエハ温度の関係を示すグラフである。ウエハ温度１５０℃から３５０℃の領域では、ウエハ温度にかかわらず、１サイクルあたりの成膜厚さは０．２３ｎｍから０．２８ｎｍの範囲で実質的に一定である。ウエハ温度３８０℃から５００℃の領域では、ウエハ温度にかかわらず、１サイクルあたりの成膜厚さは０．５５ｎｍから０．６ ｎｍの範囲で実質的に一定である。
これら２つの領域は、反応が原料の吸着を律速過程として進んでいることを示すものである。これら２つの領域は、制御性良く被覆性に優れたタングステン極薄膜を得られる領域として好適である。
発明者の実験によれば、ウエハ温度が３５５℃から５００℃の領域にある場合には、ウエハ温度が３８０℃から５００℃の領域ある場合と同様に、制御性良く被覆性に優れたタングステン極薄膜を得ることが出来ることがわかった。
図９は、本発明によるタングステン配線の形成方法を実施するための核付け層である。タングステン極薄膜の１サイクルあたり成膜厚さとＳｉＨ４の供給量の関係を示すグラフである。ウエハ温度１５０℃から３５０℃の領域の代表としてウエハ温度３００℃をまた、ウエハ温度３８０℃から５００℃の領域の代表としてウエハ温度４１０℃を持って、実験した結果を示してある。
図９より、ウエハ温度が１５０℃から３５０℃の場合は、ＳｉＨ４供給量６６Pa sec以上で、１サイクルあたり成膜厚さが飽和していることがわかる。また、ウエハ温度が３８０℃から５００℃の場合は、ＳｉＨ４供給量３３３Pa sec以上で、１サイクルあたり成膜厚さが飽和していることがわかる。これら２つの飽和領域は、反応が原料の吸着を律速過程として進んでいることを示すものである。これら２つの飽和領域では、制御性良く被覆性に優れたタングステン極薄膜を得ることができる。
発明者の実験によれば、ウエハ温度が１５０℃から３５０℃の場合は、ＳｉＨ４供給量１３Pa sec以上で、ウエハ温度が３８０℃から５００℃の場合は、ＳｉＨ４供給量４０Pa sec以上で、制御性良く被覆性に優れたタングステン極薄膜を得ることができることがわかった。
また、図１０は、本発明によるタングステン配線の形成方法を実施するための核付け層であるタングステン極薄膜の１サイクルあたり成膜厚さとＷＦ６の供給量の関係を示すグラフである。ウエハ温度１５０℃から３５０℃の領域の代表としてウエハ温度３００℃をまた、ウエハ温度３８０℃から５００℃の領域の代表としてウエハ温度４１０℃を持って、実験した結果を示している。
図１０より、いずれもＷＦ６供給量１３３Pa sec以上で、１サイクルあたり成膜厚さが飽和している。この飽和領域は、反応が原料の吸着を律速過程として進んでいることを示すものであり、制御性良く、被覆性に優れた、タングステン極薄膜を得られる領域として好適である。
発明者の実験によれば、ＷＦ６供給量５Pa sec以上で、ＷＦ６供給量１３３Pa sec以上の場合と同様に、制御性良く被覆性に優れたタングステン極薄膜を得られることがわかった。
ＳｉＨ４ 供給量，ＷＦ６供給量の上限としては、１０ｋPa secを超えると１サイクルあたりに要する時間が長くなり過ぎてスループットを低めたり、供給量が多すぎてチャンバー内に残留し易くなりガスの置換が難しくなる。このため、ＳｉＨ４供給量，ＷＦ６供給量の上限は１０ｋPa sec以下が好ましい。
本発明は、上述のタングステン極薄膜の厚さが１ｎｍの例に限られるものではない。タングステン極薄膜の厚さは、０．２ｎｍ以上２０．０ｎｍ以下の範囲であることが望ましい。タングステン極薄膜の厚さが０．２ｎｍ未満では、局所的に非常に薄い部分が存在するなどの理由により、核付け層としての役目を十分果たせない場合があり好ましくない。また２０．０ｎｍを超えると、核付け層としての機能に対しては問題ないが、総成膜時間を増大させ、スループットの低下を招く場合があり好ましくない。逆に０．２ｎｍから２０．０ｎｍの範囲であれば、核付け層として十分機能しつつ、スループットの深刻な低下をもたらさないので好適である。
尚、上記実施例では、ビアホール２にタングステン配線を形成する例について示したが、配線の材料はタングステンに限定されたものではなく、他の材料を用いた場合においても本発明を適用できることは勿論である。
本出願は、２０００年１１月１７日に出願された日本特許出願２０００−３５１７１６号に基づく優先権主張を伴うものであり、その全内容が参照される。
図１は、従来のタングステン配線の形成方法を説明するためのタイムチャートと膜厚との関係を示すグラフである。 図２は、従来法及び本発明によるタングステン配線の形成方法を説明するための成膜前のビアホールの構造を示す断面図である。 図３は、従来法によるタングステン配線の形成方法を説明するための成膜後のビアホールの構造を示す断面図である。 図４は、本発明によるタングステン配線の形成方法を説明するための成膜途中のビアホールの構造を示す断面図である。 図５は、本発明によるタングステン配線の形成方法を説明するための成膜後のビアホールの構造を示す断面図である。 図６は、本発明によるタングステン配線の形成方法を実施するための真空処理装置を示す概略構成図である。 図７は、本発明によるタングステン配線の形成方法を実施するためのフローチャートである。 図８は、本発明によるタングステン配線の形成方法を実施するための核付け層であるタングステン極薄膜の１サイクルあたり成膜厚さとウエハ温度の関係を示すグラフである。 図９は、本発明によるタングステン配線の形成方法を実施するための核付け層であるタングステン極薄膜の１サイクルあたり成膜厚さとＳｉＨ４の供給量の関係を示すグラフである。 図１０は、本発明によるタングステン配線の形成方法を実施するための核付け層であるタングステン極薄膜の１サイクルあたり成膜厚さとＷＦ６の供給量の関係を示すグラフである。
符号の説明
２ ビアホール
３ 下地バリア膜３（ＭＯ−ＴｉＮ膜）
５ タングステン極薄膜
６ 主タングステン膜
７ リフレクタ
８ 保持部材
１０ 載置台
１４ 加熱室
１６ 加熱ランプ
１８ 回転台
２０ 回転モーター
２２ 排気口
２４ 排気通路
２６ ゲートバルブ
２８ シャワーヘッド部
３０ ガス噴出孔
３２ ガス導入口
３４ マスフローコントローラー
５０ 真空処理装置
６０ 処理容器

Claims (2)

  1. 処理容器内にＭＯ−ＴｉＮ膜からなるバリア膜が形成されたＳｉ基板を載置する工程と、
    前記処理容器にＷＦ６ガスとＳｉＨ４ガスとを交互に繰り返して供給する繰り返し工程を含み、前記バリア膜上に第一のタングステン膜を形成する工程と、
    前記処理容器に前記ＷＦ６ガスとＨ２ガスとを同時に供給し、前記第一のタングステン膜上に第二のタングステン膜を形成する工程とを含むタングステン膜の形成方法であって、
    前記Ｓｉ基板の載置後前記第一のタングステン膜の成膜前に、前記Ｓｉ基板の表面にＳｉＨ４ガスを１ｋPa sec以上２５ｋPa sec以下の供給量で供給する工程を設け、
    前記第一のタングステン膜を形成する工程では、前記第一のタングステン膜を０．２nm以上２０nm以下の膜厚で成膜し、
    前記繰り返し工程では、前記Ｓｉ基板の温度を１５０℃以上３５０℃以下に維持し、前記ＳｉＨ４ガスの供給量を１３Pa sec以上とし、前記ＷＦ６ガスの供給量を５Pa sec以上としたことを特徴とするタングステン膜の形成方法。
  2. 前記繰り返し工程は、前記ＷＦ６ガスまたはＳｉＨ４ガスの供給停止後に前記処理容器をＨ２ガスによりパージするパージ工程を含む請求項１記載のタングステン膜の形成方法。
JP2008209259A 2000-11-17 2008-08-15 タングステン膜の形成方法 Expired - Lifetime JP5068713B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008209259A JP5068713B2 (ja) 2000-11-17 2008-08-15 タングステン膜の形成方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000351716 2000-11-17
JP2000351716 2000-11-17
JP2008209259A JP5068713B2 (ja) 2000-11-17 2008-08-15 タングステン膜の形成方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002543685A Division JP2004514289A (ja) 2000-11-17 2001-11-13 金属配線の形成方法および金属配線形成用半導体製造装置

Publications (2)

Publication Number Publication Date
JP2008283220A JP2008283220A (ja) 2008-11-20
JP5068713B2 true JP5068713B2 (ja) 2012-11-07

Family

ID=18824726

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002543685A Pending JP2004514289A (ja) 2000-11-17 2001-11-13 金属配線の形成方法および金属配線形成用半導体製造装置
JP2008209259A Expired - Lifetime JP5068713B2 (ja) 2000-11-17 2008-08-15 タングステン膜の形成方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002543685A Pending JP2004514289A (ja) 2000-11-17 2001-11-13 金属配線の形成方法および金属配線形成用半導体製造装置

Country Status (7)

Country Link
US (1) US6913996B2 (ja)
JP (2) JP2004514289A (ja)
KR (1) KR100479283B1 (ja)
CN (2) CN100446218C (ja)
AU (1) AU2002214283A1 (ja)
TW (1) TWI281208B (ja)
WO (1) WO2002041379A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
JP4074461B2 (ja) * 2002-02-06 2008-04-09 東京エレクトロン株式会社 成膜方法および成膜装置、半導体装置の製造方法
JP4007822B2 (ja) * 2002-02-14 2007-11-14 富士通株式会社 配線構造の形成方法
JP4540939B2 (ja) * 2003-03-24 2010-09-08 東京エレクトロン株式会社 処理装置
JP4770145B2 (ja) * 2003-10-07 2011-09-14 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5135710B2 (ja) * 2006-05-16 2013-02-06 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5384291B2 (ja) 2008-11-26 2014-01-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
US8623733B2 (en) 2009-04-16 2014-01-07 Novellus Systems, Inc. Methods for depositing ultra thin low resistivity tungsten film for small critical dimension contacts and interconnects
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
KR102131581B1 (ko) 2012-03-27 2020-07-08 노벨러스 시스템즈, 인코포레이티드 텅스텐 피처 충진
JP5887201B2 (ja) * 2012-05-14 2016-03-16 東京エレクトロン株式会社 基板処理方法、基板処理装置、基板処理プログラム、及び記憶媒体
US8853080B2 (en) 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
JP6437324B2 (ja) * 2014-03-25 2018-12-12 東京エレクトロン株式会社 タングステン膜の成膜方法および半導体装置の製造方法
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
KR20200032756A (ko) 2017-08-14 2020-03-26 램 리써치 코포레이션 3차원 수직 nand 워드라인을 위한 금속 충진 프로세스
JP7009615B2 (ja) * 2018-03-26 2022-01-25 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
US11549175B2 (en) 2018-05-03 2023-01-10 Lam Research Corporation Method of depositing tungsten and other metals in 3D NAND structures
US11972952B2 (en) 2018-12-14 2024-04-30 Lam Research Corporation Atomic layer deposition on 3D NAND structures
WO2020210260A1 (en) 2019-04-11 2020-10-15 Lam Research Corporation High step coverage tungsten deposition
CN114269963A (zh) 2019-08-12 2022-04-01 朗姆研究公司 钨沉积
JP7101204B2 (ja) * 2020-01-31 2022-07-14 株式会社Kokusai Electric 半導体装置の製造方法、プログラム、基板処理装置及び基板処理方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2067565C (en) * 1992-04-29 1999-02-16 Ismail T. Emesh Deposition of tungsten
US5306666A (en) * 1992-07-24 1994-04-26 Nippon Steel Corporation Process for forming a thin metal film by chemical vapor deposition
JP2684960B2 (ja) 1993-07-01 1997-12-03 日本電気株式会社 半導体装置の製造方法
JPH0794727A (ja) 1993-09-21 1995-04-07 Toshiba Corp 半導体装置の製造方法
SG42438A1 (en) * 1995-09-27 1997-08-15 Motorola Inc Process for fabricating a CVD aluminium layer in a semiconductor device
JPH10303149A (ja) * 1997-04-23 1998-11-13 Fuji Electric Co Ltd 半導体装置用配線の形成方法
JP4097747B2 (ja) * 1997-08-07 2008-06-11 株式会社アルバック バリア膜形成方法
KR100274603B1 (ko) 1997-10-01 2001-01-15 윤종용 반도체장치의제조방법및그의제조장치
TW367606B (en) * 1997-11-24 1999-08-21 United Microelectronics Corp Manufacturing method for metal plugs
JPH11307480A (ja) 1998-04-10 1999-11-05 Applied Materials Inc 化学気相堆積法によるブランケットタングステン膜の応力を低減する方法
US6200893B1 (en) * 1999-03-11 2001-03-13 Genus, Inc Radical-assisted sequential CVD
US6309966B1 (en) * 1999-09-03 2001-10-30 Motorola, Inc. Apparatus and method of a low pressure, two-step nucleation tungsten deposition
JP3628570B2 (ja) * 1999-12-08 2005-03-16 旭化成マイクロシステム株式会社 タングステン薄膜の形成方法、半導体装置の製造方法
US6277744B1 (en) * 2000-01-21 2001-08-21 Advanced Micro Devices, Inc. Two-level silane nucleation for blanket tungsten deposition
US6551929B1 (en) * 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques

Also Published As

Publication number Publication date
JP2004514289A (ja) 2004-05-13
AU2002214283A1 (en) 2002-05-27
WO2002041379A1 (en) 2002-05-23
JP2008283220A (ja) 2008-11-20
US6913996B2 (en) 2005-07-05
CN1956166A (zh) 2007-05-02
CN100446218C (zh) 2008-12-24
KR20020079783A (ko) 2002-10-19
KR100479283B1 (ko) 2005-03-28
CN1395743A (zh) 2003-02-05
TWI281208B (en) 2007-05-11
CN1295756C (zh) 2007-01-17
US20030003729A1 (en) 2003-01-02

Similar Documents

Publication Publication Date Title
JP5068713B2 (ja) タングステン膜の形成方法
JP3956049B2 (ja) タングステン膜の形成方法
JP4800344B2 (ja) 薄膜の形成方法
US5972114A (en) Film deposition apparatus with anti-adhesion film and chamber cooling means
JP4032872B2 (ja) タングステン膜の形成方法
TWI394858B (zh) 用於沉積具有降低電阻率及改良表面形態之鎢膜的方法
JP3580159B2 (ja) タングステン膜の成膜方法
JP2007009298A (ja) タングステン膜の形成方法、成膜装置、記憶媒体及び半導体装置
JP2001338922A (ja) 成膜方法及び成膜装置
JP7024087B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法
JP2001023966A (ja) 半導体装置の製造方法及び処理装置
KR100688652B1 (ko) 텅스텐막의 형성 방법
JP4124543B2 (ja) 表面処理方法及びその装置
JP4694209B2 (ja) 基板処理装置及び半導体装置の製造方法
US6387445B1 (en) Tungsten layer forming method and laminate structure of tungsten layer
US20130183446A1 (en) METHOD FOR FORMING Ge-Sb-Te FILM AND STORAGE MEDIUM
CN114250447B (zh) 半导体装置的制造方法、基板处理装置和记录介质
WO2020184342A1 (ja) 基板処理方法及び基板処理装置
KR100521702B1 (ko) 텅스텐막의 성막방법
JP4361747B2 (ja) 薄膜の形成方法
JP2001026871A (ja) 成膜方法及び成膜装置
JP4804636B2 (ja) 成膜方法
WO2023037452A1 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体
TW202338990A (zh) 基板處理裝置、基板處理方法、半導體裝置之製造方法及程式
TW202113933A (zh) 成膜方法及成膜裝置以及處理容器之清潔方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080815

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120815

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5068713

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term