CN114269963A - 钨沉积 - Google Patents

钨沉积 Download PDF

Info

Publication number
CN114269963A
CN114269963A CN202080057266.3A CN202080057266A CN114269963A CN 114269963 A CN114269963 A CN 114269963A CN 202080057266 A CN202080057266 A CN 202080057266A CN 114269963 A CN114269963 A CN 114269963A
Authority
CN
China
Prior art keywords
chamber
tungsten
formulations
boron
containing reductant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080057266.3A
Other languages
English (en)
Inventor
普拉尼亚·南纳帕内尼
诺维·特约克洛
塞马·埃梅兹
邓若鹏
于天骅
巴晓兰
桑杰·戈皮纳特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN114269963A publication Critical patent/CN114269963A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4402—Reduction of impurities in the source gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本文描述了用钨填充特征的方法和相关装置。本文所述的方法涉及在沉积主体层之前沉积钨成核层。所述方法涉及多个原子层沉积(ALD)循环。根据多种实施方案，含硼还原剂和硅还原剂都可以在单个循环期间是脉冲的，以与含钨前体反应并形成钨膜。

Description

钨沉积
通过引用并入
PCT申请表作为本申请的一部分与本说明书同时提交。如在同时提交的PCT申请表中所标识的本申请要求享有其权益或优先权的每个申请均通过引用全文并入本文且用于所有目的。
背景技术
使用化学气相沉积(CVD)技术的钨(W)膜沉积为半导体制造处理的组成部分。例如，钨膜可用来作为低电阻率的电连接件，其形式包含水平内连线、相邻金属层之间的通孔、第一金属层与硅衬底上的设备之间的接触件。钨膜还可用于各种存储器应用和逻辑应用，存储器应用包含动态随机存取存储器(DRAM)的嵌入式字线(bWL)结构、3D NAND的字线的形成。然而，特征尺寸以及膜厚度的持续减小带来了各种挑战，包含沉积具有良好台阶覆盖率的膜。
这里提供的背景描述是为了总体呈现本公开的背景的目的。当前指定的发明人的工作在其在此背景技术部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的范围内既不明确也不暗示地承认是针对本公开的现有技术。
发明内容
本公开的一个方面涉及一种方法，其包括：在室中提供包括特征的衬底；通过执行原子层沉积(ALD)处理的一个或多个循环在所述特征中沉积钨成核层，其中每个循环包括：使一种或多种含硼还原剂配料在所述室中流动，使一种或多种含硅还原剂配料在所述室中流动，其中所述一种或多种含硼还原剂配料和所述一种或多种含硅还原剂配料是连续的反应物配料，以及在使所述一种或多种含硼还原剂配料和所述一种或多种含硅还原剂配料在所述室中流动之后，使一种或多种含钨前体脉冲在所述室中流动。
在一些实施方案中，所述特征是3-D NAND结构中的字线(WL)特征，所述3-D NAND结构包括竖直取向的侧壁，所述侧壁中的多个开口通向多个水平取向的WL特征。在一些实施方案中，所述方法还包括在连续的反应物配料之间清扫所述室。在一些实施方案中，所述方法还包括在所述钨成核层上沉积主体钨层。在一些实施方案中，所述主体钨层使用氢气(H2)作为还原剂通过原子层沉积处理来沉积。在一些实施方案中，每个ALD循环以含硼还原剂配料开始。在一些实施方案中，每个ALD循环以含硅还原剂配料开始。
本公开的另一方面涉及一种填充3-D NAND结构的方法。该方法可以包括：在室中提供包括竖直取向的侧壁的3-D NAND结构，所述侧壁中的多个开口通向多个水平取向的字线(WL)特征；通过执行原子层沉积(ALD)处理的一个或多个循环在所述WL特征中沉积钨成核层，其中每个循环包括：使一种或多种含硼还原剂配料在所述室中流动，使一种或多种硅烷配料在所述室中流动；以及在使所述一种或多种含硼还原剂配料和所述一种或多种含硅还原剂配料在所述室中流动之后，使一种或多种含钨前体脉冲在所述室中流动。
在一些实施方案中，所述方法还包括在连续的反应物配料之间清扫所述室。在一些实施方案中，所述方法还包括在所述钨成核层上沉积主体钨层。在一些实施方案中，所述主体钨层使用氢气(H2)作为还原剂通过原子层沉积处理来沉积。在一些实施方案中，每个ALD循环以含硼还原剂配料开始。在一些实施方案中，每个ALD循环以含硅还原剂配料开始。
另一方面涉及一种装置，其包括：包括一个或多个处理站的处理室，每个处理站包括被配置为保持衬底的衬底支撑件；用于耦合至真空的至少一个出口；与一个或多个处理气体源耦合的一个或多个处理气体入口；以及用于控制所述装置中的操作的控制器，其包括机器可读指令，所述机器可读指令用于：使一种或多种含硼还原剂配料在所述室中流动，使一种或多种硅烷配料在所述室中流动；以及在使所述一种或多种含硼还原剂配料和所述一种或多种含硅还原剂配料在所述室中流动之后，使一种或多种含钨前体脉冲在所述室中流动。
根据各种实施方案，所述配料可以在相同或不同的站中。
下面参考附图描述这些和其他方面。
附图说明
图1A-1H显示了根据各种实施方案的可以用钨填充的特征的示意性示例。
图2A和2B示出了示例时序图，其示出了用于沉积钨成核层的方法的示例性循环。
图3显示了装置的示意性示例，该装置包括用于将气体配料引入室的进料体积，该装置可用于实施本文所述的方法。
图4显示了适合于根据实施方案进行沉积处理的处理系统的示意性示例。
图5显示了根据实施方案的适用于进行沉积处理的处理站的示意性示例。
具体实施方式
本申请公开了以钨填充特征的方法及相关系统与装置。应用的示例包含逻辑及存储器触点填充、DRAM嵌入式字线填充、竖直整合的存储器栅极/字线填充、以及具有穿硅通孔(TSV)的3D集成。文中所述的方法可用于填充竖直特征(如钨通孔)及水平特征(如竖直NAND(VNAND)的字线)，且该方法可用于保形及由下往上或由内往外的填充。
根据各个实施方案，特征可以通过一或多个窄和/或内凹开口、特征内的收缩部以及高深宽比来表征。图1A-1C显示可被填充的特征的示例。图1A显示了待用钨填充的竖直特征101的横截面描绘的示例。特征可包含衬底103中的特征孔洞105。衬底可以是硅晶片，如200-mm晶片、300-mm晶片、450-mm晶片，其包含具有一或多层材料层(如介电、导电、或半导体材料层)沉积于其上的晶片。在一些实施方案中，特征孔105可以具有至少约2:1、至少约4:1、至少约6:1或更高的深宽比。特征孔105也可以具有靠近开口的一定尺寸，例如约10nm至500nm之间，例如在约25nm至300nm之间的开口直径或线宽。特征孔105可以被称为未填充特征或仅仅称为特征。该特征和任何特征可以部分地由轴线118表征，轴线118延伸特征的长度，其中，竖直取向的特征具有竖直轴线，而水平取向的特征具有水平轴线。
图1B显示了具有内凹轮廓的特征101的示例。内凹轮廓为从特征的底部、封闭端、或内部往特征开口变窄的轮廓。根据各种实施方案，该轮廓可逐渐变窄并且/或者在特征开口处包括突出部。图1B示出了后者的示例，下层113内衬于特征孔105的侧壁或内部表面。下层113可以是例如扩散阻挡层、粘附层、成核层、其组合、或任何其他适用材料。下层113形成突出部115，使得下层113在特征301的开口附近比在特征101内部厚。
在一些实施方案中，可填充在特征内具有一个或多个收缩部的特征。图1C示出了具有收缩部的多种已填充特征的视图的示例。图1C中的每一个示例(a)、(b)和(c)在特征内的中点处都包括收缩部109。收缩部109的宽度可以例如在约15nm至20nm之间。使用常规技术在特征中沉积钨期间，收缩部可能会引起夹断(pinch-off)，在特征的部分被填充之前，所沉积的钨会妨碍通过收缩部的进一步的沉积，从而在特征中造成空隙。示例(b)在特征开口处进一步包括衬垫/阻挡突出部115。这种突出部也可能是潜在的夹断点。示例(c)包括收缩部112，其比示例(b)中的突出部115更远离场区域。如下所述，这里所描述的方法能实现如图1C中所描绘的无空隙填充。
(如在3-D存储器结构中的)水平特征也可以被填充。图1D显示包含收缩部151的VNAND结构148中的字线150的示例。在一些实施方案中，收缩部可因为VNAND或其他结构中的柱体的存在而存在。图1E例如显示VNAND结构中的柱体125的平面图，图1F显示了柱体125的横截面概略图。图1E中的箭头代表沉积材料；当柱体125被设置在区域127与气体入口或其他沉积源之间时，相邻柱体可导致收缩部，收缩部对区域127的无空隙填充造成挑战。
图1G提供例如VNAND或包含柱体收缩部151的其他结构的水平特征的另一示例。图1G的示例为末端开口的，待沉积的材料能如箭头所示自两侧横向进入。(应注意，图1G中的示例可以视为是渲染结构的3-D特征的2D示图，其中图1G为待填充区域及图中所显示的柱体收缩部的横截面示图，图中显示将被看作平面而非横截面的收缩部)。在一些实施方案中，3-D结构的特征可在于沿着三维(例如沿着图1F的示例中的X方向、Y方向及Z方向)延伸的待填充区域，且可代表比填充沿着一维或二维延伸的孔或沟槽更有挑战的填充。例如，由于沉积气体可能会从多个维度进入特征，因此控制3-D结构的填充会具有挑战性。方法也可以用于如图1H中所示将互连件填充为钨字线，其中可以钨填充互连件特征170以连接至钨字线172。下面说明水平取向及竖直取向特征的特征填充的示例。应注意，在大多数的情况下，这些示例可应用于水平取向及竖直取向特征两者。
特征内材料的分布可以通过其台阶覆盖率来表征。为了描述的目的，“台阶覆盖率”定义为两个厚度之比，例如，特征内的材料的厚度除以开口附近的材料的厚度。为了本说明的目的，术语“特征内部”表示特征的中间部分，沿着特征轴位于特征的中点附近，例如，从特征的开口开始测量的沿着特征深度的距离的约25％至75％之间的区域，或在一些实施方案中，从特征的开口开始测量的沿着特征的轴线的距离约40％到60％之间的区域，或者从开口的位置测量的沿着特征的轴线的距离的约75％到95％之间的特征的端部。术语“在特征的开口附近”或“在特征开口附近”表示特征的顶部，其位于开口边缘或代表开口边缘的其他元件的25％内，或更具体地说，位于开口边缘或代表开口边缘的其他元件的10％内。例如，可以通过以下方式实现超过100％的台阶覆盖率：在特征的中部或底部附近填充比在特征开口处更宽的特征，或在特征内所沉积的膜比开口附近的膜厚。
本文中所述的方法涉及在沉积主体层之前沉积钨成核层。成核层通常为能促进主体含钨材料后续沉积于其上的薄保形层。根据多个实施方案，可以在特征的任何填充之前、和/或在以钨或含钨材料填充特征期间的后续时间点处沉积成核层。
在一些实现方案中，成核层是通过从反应室依次注入还原剂、任选的清扫气体、及含钨前体的脉冲来沉积。处理以循环方式重复，直到达到期望厚度。成核层厚度可取决于成核层沉积方法以及期望的主体沉积质量。一般而言，成核层厚度足以支持高质量、均匀的主体沉积。示例范围可为介于
Figure BDA0003503056720000051
之间、或介于
Figure BDA0003503056720000052
之间。
原子层沉积(ALD)技术不同于反应物一起导入的化学气相沉积(CVD)技术。在一些实施方案中，成核层通过ALD处理沉积，在ALD处理中，还原剂、任选的清扫气体以及含钨前体的脉冲依次被注入至反应室中并清扫出反应室。处理以循环方式重复，直到达到期望厚度。
本文描述了沉积钨成核层的方法，所述方法实现了良好的台阶覆盖、低电阻率和良好的填充。所述方法涉及在ALD处理中使用含硼还原剂和含硅还原剂两者与含钨前体反应。
ALD钨处理可以使用通过依次输送两种或更多种共反应物所实现的两个半反应。一种共反应物用于使表面官能化并允许含钨物质吸附至衬底。后续的循环会导致保形膜的沉积。
在一些实施方案中，含硼还原剂和含硅还原剂的混合物与含钨前体交替脉冲化。一个ALD循环可以表示为(B+S)/清扫/W/清扫，其中B是含硼还原剂(例如乙硼烷，B2H6)，S是含硅还原剂(例如，硅烷，SiH4)，并且W是含钨前体(例如，WF6)。可以在反应物脉冲之间进行清扫，其中使用氩(Ar)或其他惰性气体来清扫。
在一些实施方案中，含硼还原剂和含硅还原剂的脉冲在循环中按顺序传送，使得一个循环可以表示为B/S/清扫/W/清扫或S/B/清扫/W/清扫。根据各种实施方案，在B和S脉冲之间可能有或可能没有清扫。因此，循环可以表示为B/清扫/S/清扫/W/清扫或S/清扫/B/清扫/W/清扫。
通过同时使用含硼和含硅还原剂，所得钨具有的电阻率比仅有含硅还原剂的处理低，并且具有的空隙率和应力比仅有含硼还原剂的处理低。仅有硼的处理产生的大晶粒会导致低电阻率，但当两个钨表面结合在一起时会产生空隙。使用含硅还原剂可在不牺牲低电阻率的情况下减轻空隙。更好的台阶覆盖率和更低的空隙率减少了线路弯曲和应力。
衬底温度低到足以抑制含硼还原剂的分解，并且可以低于约350℃，例如介于约250℃和300℃之间。即使在这些相对较低的温度下，乙硼烷也容易分解。B2H6会在ALD循环期间分解(例如，B2H6→2/3B3+3H2)，从而会降低处理的台阶覆盖率。通过使用B2H6和SiH4，抑制了B2H6的分解，提高了台阶覆盖率。使用硅烷的沉积通常使用更高的温度；但是，使用含硼还原剂也可以降低对于硅烷所使用的温度。
室压强的示例介于10托和60托之间，或10托和40托之间。在一些实施方案中，它高于10托。例如，它也可以低于10托以减少氟的掺入。
图2A和2B显示了示例时序图，其显示了用于沉积钨成核层的方法的示例性循环，其中图2A显示了乙硼烷和硅烷的共流，图2B显示了乙硼烷和硅烷以顺序的连续反应物脉冲传送。
可以对图2A和2B中的时序图进行各种修改。在一些实施方案中，氢可以在乙硼烷和/或硅烷脉冲期间流动。在乙硼烷脉冲期间流动的氢气可以进一步抑制分解并且有助于台阶覆盖。
在图2B中，乙硼烷和硅烷脉冲中的一或两者可以是多脉冲。例如，虽然图2B显示了B/S/W(不包括清扫)，但循环也可以是x(B)/y(S)/z(W)，其中x、y和z是大于零的整数。如果x为2，y和z为1，则序列将是B/B/S/W，脉冲之间有任选的清扫。以此方式，可以调整硼比硅的比率。
类似地，硅烷可以是第一，例如，x(S)/y(B)/z(W)，其中x、y和z是大于零的整数。在一些实施方案中，多个含硼还原剂或含硅还原剂脉冲可以与其他还原剂的脉冲交替(例如，B/S/B/S/W)。
更进一步，在一些实施方案中，一个或多个含钨前体脉冲可以在每个循环中先于还原剂脉冲。
含钨前体可以是卤化钨，其可以被包括氟化钨(例如，WF6)和氯化钨(例如，WCl5和WCl6)的含硼还原剂还原。虽然上面将乙硼烷描述为含硼还原剂，但该方法可以实现其他含硼还原剂。示例包括六硼烷和三硼烷。虽然上文将硅烷描述为含硼还原剂，但该方法可以实现其他含硅还原剂。示例包括乙硅烷。
应该注意的是，硼和/或硅通常不会以可观的水平掺入钨膜中。
主体沉积
在成核层沉积之后，可以用钨主体层填充特征。在一些实施方案中，钨主体沉积可以通过CVD处理进行，在CVD处理中，还原剂和含钨的前体流入沉积室以在特征中沉积主体填充层。在一些实现方案中，钨主体沉积可以通过ALD处理进行，其中还原剂与含钨前体依次导入沉积室中以在特征中沉积主体填充层。如果使用CVD，则该操作可涉及使反应物连续流动，直到沉积出所需量为止。在某些实现方式中，CVD操作可以分多个阶段进行，其中反应物的连续和同时流动的多个时间段被一个或多个反应物流动的时间段分开。此外，在特征填充期间可进行钨生长和/或蚀刻的抑制。
包括但不限于WF6、WCl6和W(CO)6的各种含钨气体可以用作含钨前体。在某些实现方式中，含钨前体是含卤素的化合物，例如WF6。在某些实现方式中，还原剂是氢气，但也可以使用其它还原剂，包括硅烷(SiH4)、乙硅烷(Si2H6)、肼(N2H4)、乙硼烷(B2H6)和锗烷(GeH4)。在许多实现方式中，在CVD处理中使用氢气作为还原剂。在一些其它实现方式中，可以使用可分解以形成钨主体层的钨前体。也可以使用包括ALD处理在内的其他类型的处理进行主体沉积。
可以根据各种实现方式进行沉积，直到实现特定的特征轮廓和/或沉积一定量的钨为止。在一些实现方式中，可以通过建模和/或反复试验来确定沉积时间和其他相关参数。例如，对于内向外填充处理的初始沉积(其中钨可以共形地沉积在特征中直至夹断)，可以根据特征尺寸直接确定钨的厚度和相应的沉积时间，以实现夹断。在一些实现方式中，处理室可配备有各种传感器以执行原位计量测量以用于沉积操作的终点检测。原位计量的示例包括光学显微镜和X射线荧光(XRF)，以用于确定沉积膜的厚度。
应理解，本文所述的钨膜可包括一些量的其他化合物、掺杂剂和/或杂质，例如氮、碳、氧、硼、磷、硫、硅、锗等，具体取决于所使用的特定的前体和方法。膜中的钨含量可以在20％至100％(原子)钨的范围内。在许多实现方式中，膜是富含钨的，具有至少50％(原子)的钨，或甚至至少约60％、75％、90％或99％(原子)的钨。在一些实现方式中，膜可以是金属或元素钨(W)和其他含钨化合物(例如碳化钨(WC)、氮化钨(WN)等)的混合物。
这些材料的CVD和ALD沉积可包括使用任何适当的前体。例如，氮化钨的CVD和ALD沉积可包括使用含卤素和无卤素的含钨和含氮化合物。
实验性
使用处理A和B在3D-NAND结构中执行钨成核层的ALD。在各种字线(WL)高度测量空隙百分比。ALD钨成核处理之后是对于所有处理都相同的主体钨沉积处理。
处理A：(B2H6–Ar清扫–WF6–Ar清扫)的多个循环
处理B：(B2H6–Ar清扫–SiH4–Ar清扫–WF6)的多个循环
处理A 处理B
顶部空隙％ 1.2％+-1.5％ 6.9％+-8.6％
中部空隙％ 10.5％+-4.6％ 1.9％+-1.8％
底部空隙％ 17.1％+-14.5％ 7.9％+-2.3％
平均空隙％ 9.7％+-10.7％ 5.6％+-5.6％
从上表可以看出，使用硅烷和乙硼烷会显著降低空隙百分比。处理C：使用(B2H6+SiH4混合物-Ar清扫-WF6)的多个循环，并且导致平均空隙率为7.7％，而仅硼为9.7％。
处理细节如下表所示。
Figure BDA0003503056720000091
Figure BDA0003503056720000101
使用处理D、E或F沉积成核层，以测量在平坦衬底上沉积的膜的膜特性。对于所有处理，主体沉积都是相同的。
处理D:(B2H6–Ar清扫–WF6–Ar清扫)的多个循环；在成核层的衬底温度为225℃
处理E:(B2H6–Ar清扫–SiH4–Ar清扫–WF6)的多个循环；在成核层的衬底温度为300℃
处理F:(B2H6–Ar清扫–SiH4–Ar清扫–WF6)的多个循环；在成核层的衬底温度为275℃
处理细节如下表所示。
Figure BDA0003503056720000102
Figure BDA0003503056720000111
膜(成核+主体)属性如下表所示。
Figure BDA0003503056720000112
上表的结果表明，通过使用含硼和含硅的还原剂形成成核层，可以提高薄膜的电阻率。在不影响填充的情况下，可以通过降低温度来降低应力。
装置
任何合适的室均可用于实施所公开的实施方式。示例性沉积装置包括多种系统，例如
Figure BDA0003503056720000113
和
Figure BDA0003503056720000114
Max，其可从加州弗里蒙特的Lam Research Corp.获得，或多种其他市售的处理系统中的任何一种。在一些实施方式中，原子层沉积(ALD)可以在第一站处执行，该第一站是位于单个沉积室内的两个、五个或甚至更多个沉积站中的一个。因此，例如，乙硼烷(B2H6)/硅烷(SiH4)共流和六氟化钨(WF6)可以使用在半导体衬底的表面产生局部气氛的单独的气体供给系统以交替的脉冲引入到在第一站处的该衬底表面。另一站可用于钨主体层沉积。可以使用两个或更多个站来以并联处理方式沉积钨。替代地，可以将晶片换位，以顺序地在两个或更多个站上执行操作。在另一示例中，可以在第一站按顺序引入乙硼烷、硅烷和钨前体配料，任选地通过清扫分开，以沉积成核层。更进一步，这些反应物脉冲中的一个或多个可以在一个或多个附加站执行，使得钨成核层沉积在多个站执行。
在一些实施方案中，进料体积(也称为进料容器)用于将气体配料引入室。图3显示了这种系统的一个示例，其中硅烷和乙硼烷使用单独的进料体积。这使得能将硅烷和乙硼烷单独引入室(共流或顺序配料)，并防止在引入之前发生反应。
图4是根据实施方案的适于进行沉积处理的处理系统的示意图。系统400包括转移模块403。转移模块403提供清洁、加压的环境以最小化被处理的衬底在各种反应器模块之间移动时其被污染的风险。根据多种实施方案，能够执行ALD和CVD的多站式反应器409安装在传输模块403上。多站式反应器409可以包括多个站411、413、415和417，其可以根据所公开的实施方案顺序地执行操作。例如，可以配置多站式反应器409，以使得站411使用含氯的钨前体或含氟的前体执行钨成核层沉积，并且站413根据多种实施方案执行ALD钨沉积操作。在一些实施方案中，站415也可以形成ALD钨沉积操作，并且站417可以执行CVD操作。
站可以包括加热基座或衬底支撑件、一个或多个气体入口或喷头或分散板。沉积站700的实例在图5中示出，其包括衬底支撑件502和喷头503。加热器可以设置在基座部分501内。
回到图4，也可以安装在所述传送模块503上的是一个或更多个单或多站式模块407，其能进行等离子体或化学(非等离子体)预清洗、其他沉积操作或者蚀刻操作。该模块也可用于多种处理，以例如制备用于沉积处理的衬底。所述系统400还包括一个或更多个晶片源模块401，在处理之前和之后晶片被存储在晶片源模块401。大气转移室419中的大气机械手(未示出)可以首先将晶片从源模块401移动到装载锁421。传送模块403中的晶片转移装置(通常为机械手臂单元)将晶片从装载锁421移动到安装在传送模块403上的模块上以及将晶片在这些模块之间移动。
在多种实施方式中，采用系统控制器429控制沉积过程中的处理条件。所述控制器429将通常包括一个或更多个存储器器件和一个或更多个处理器。所述处理器可包括CPU或计算机、模拟和/或数字输入/输出连接、步进电机控制器板等。
所述控制器429可控制所有沉积装置的活动。所述系统控制器429运行系统控制软件，所述系统控制软件包括用于控制定时、气体混合、室压力、室温度、晶片温度、射频(RF)功率电平、晶片卡盘或基座位置和特定处理的其他参数的指令集。在一些实施方式中，可以使用存储在与控制器429相关的存储器器件上的其他计算机程序。
通常，将有与控制器429相关联的用户界面。用户界面可包括显示屏，所述装置和/或处理条件的图形软件显示器和用户输入装置，例如定点装置、键盘、触摸屏、麦克风等。
系统控制逻辑可以任何合适的方式进行配置。一般情况下，所述逻辑可被设计或配置在硬件和/或软件中。用于控制驱动电路的指令可被硬编码或作为软件提供。所述指令可通过“编程”提供。这样的编程被理解为包括任何形式的逻辑，该逻辑包括数字信号处理器、专用集成电路以及具有作为硬件实施的具体算法的其他装置中的硬编码逻辑。编程也被理解为包括可在通用处理器上执行的软件或固件指令。系统控制软件可以以任何合适的计算机可读编程语言编码。
用于控制处理序列中的含锗还原剂脉冲、氢气流、和含钨前体脉冲以及其他处理的计算机程序代码可以任何常规的计算机可读编程语言：例如，汇编语言、C、C++、Pascal、Fortran或其它写入。由处理器执行编译后的目标代码或脚本以进行程序中识别的任务。还如所指示的，程序代码可以是硬编码的。
控制器参数涉及处理条件，诸如例如处理气体组成和流率、温度、压力、冷却气体压强、衬底温度和室壁温度。这些参数以配方的形式提供给用户，并且可利用用户界面输入。
用于监控处理的信号可以通过系统控制器429的模拟和/或数字输入连接来提供。用于控制处理的信号通过沉积装置400的模拟和数字输出连接件输出。
所述系统软件可以许多不同的方式进行设计或配置。例如，可以写入多个室组件子程序或控制目标以控制根据公开的实施方式执行沉积处理所需要的室组件的操作。用于此目的的程序或程序段的示例包括衬底定位代码、处理气体控制代码、压力控制代码、和加热器控制代码。
在一些实施方案中，控制器429是系统的一部分，该系统可以是上述实施例的一部分。这样的系统包括半导体处理装置，半导体处理装置包括一个或多个处理工具、一个或多个室、用于处理的一个或多个平台、和/或特定的处理部件(晶片基座、气体流系统等)。这些系统可以与电子器件集成，以便在半导体晶片或衬底的处理之前、期间或之后控制这些系统的操作。电子器件可以被称为“控制器”，其可以控制一个或多个系统的各种组件或子部分。根据处理要求和/或系统的类型的不同，控制器429可以被编程，以控制本发明所公开的处理中的任何一些，包括控制处理气体的输送、温度设置(例如，加热和/或冷却)、压强设置、真空设置、功率设置、在一些系统中的射频(RF)发生器设置、RF匹配电路设置、频率设置、流率设置、等离子体脉冲频率设置、流体输送设置、位置和操作设置、晶片的进出工具和其他转移工具和/或连接到特定系统的或与该系统接口的加载锁的传送。
从广义上讲，控制器可以被定义为接收指令、发出指令、控制操作、使能清洁操作、使能终点测量等的具有各种集成电路、逻辑、存储器、和/或软件的电子器件。该集成电路可以包括固件形式的存储程序指令的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片、和/或执行程序指令(例如，软件)的一个或多个微处理器或微控制器。程序指令可以是以各种不同的设置(或程序文件)形式输送到控制器或系统的指令，不同的设置(或程序文件)定义用于在半导体晶片上或针对半导体晶片进行特定处理的操作参数。在一些实施方案中，所述操作参数可以是由工艺工程师定义的用以完成在晶片的一个或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或裸芯片的制造过程中的一个或多个处理步骤的配方的一部分。
在一些实施方案中，控制器429可以是与系统集成、耦接或者说是通过网络连接系统或它们的组合的计算机的一部分或者与该计算机耦接。例如，控制器429可以在“云端”或者是晶片厂(fab)主计算机系统的全部或一部分，它们可以允许远程访问晶片处理。计算机可以启用对系统的远程访问以监测制造操作的当前进程，检查过去的制造操作的历史，检查多个制造操作的趋势或性能标准，以改变当前处理的参数，设置处理步骤以跟随当前的处理或者开始新的处理。在一些实施例中，远程计算机(例如，服务器)可以通过网络给系统提供处理配方，网络可以包括本地网络或互联网。远程计算机可以包括允许输入或编程参数和/或设置的用户界面，这些参数和/或设置然后从远程计算机传输到系统。在一些示例中，控制器接收数据形式的指令，这些指令指明在一个或多个操作期间将要执行的每个处理步骤的参数。应当理解，这些参数可以针对将要执行的处理类型以及工具类型，控制器被配置成连接或控制该工具类型。因此，如上所述，控制器可以例如通过包括一个或多个分立的控制器而分布，这些分立的控制器通过网络连接在一起并且朝着共同的目标(例如，本文所述的处理和控制)工作。用于这些目的的分布式控制器的实例将是与一个或多个远程集成电路(例如，在平台水平或作为远程计算机的一部分)通信的在室内的一个或多个集成电路，它们结合以控制室内的处理。
示例性系统可以包括但不限于等离子体蚀刻室或模块、沉积室或模块、旋转冲洗室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(PVD)室或模块、CVD室或模块、ALD室或模块、原子层蚀刻(ALE)室或模块、离子注入室或模块、轨道室或模块、以及在半导体晶片的制备和/或制造中可以关联的或使用的任何其他的半导体处理系统。
如上所述，根据工具将要执行的一个或多个处理步骤，控制器可以与一个或多个其他的工具电路或模块、其他工具组件、组合工具、其他工具界面、相邻的工具、邻接工具、位于整个工厂中的工具、主机、另一个控制器、或者将晶片的容器往来于半导体制造工厂中的工具位置和/或装载口搬运的材料搬运中使用的工具通信。
控制器429可以包括不同的程序。衬底定位程序可包括用于控制室组件的程序代码，所述室组件用于将衬底加载到基座或卡盘上并控制衬底和室的其他部件例如气体入口和/或靶之间的间隔。处理气体控制程序可包括用于控制气体组成、流率、脉冲时间以及任选地用于在沉积之前使气体流入室以稳定室中的压力的代码。压力控制程序可包括用于通过调节例如室中的排气系统中的节流阀而控制室中的压力的代码。加热器控制程序可包括用于控制用于加热衬底的加热单元的电流的代码。或者，所述加热器控制程序可控制传热气体例如氦气向晶片卡盘的输送。
可在沉积过程中被监控的室传感器的示例包括质量流量控制器、压力传感器例如压力计和位于基座或卡盘中的热电偶。经适当编程的反馈和控制算法可与来自这些传感器的数据一起用于维持所需的处理条件。
该装置可以包括气体歧管系统，该气体歧管系统向各种气体分配管线提供管线进料，如图4示意性地示出的。歧管404具有来自含钨前体气体源(未显示)的输入402，歧管411具有来自氢气或其他还原气体源(未示出)的输入409，并且歧管421具有来自惰性清扫气体源(未示出)的输入419。歧管404、411和421分别通过阀控分配管线405、413和425向沉积室提供含钨前体气体、还原气体和清扫气体。各种阀被打开或关闭以提供管线进料，即对分配管线加压。例如，为了给分配管线405加压，阀406朝真空关闭并且阀408关闭。在适当的时间增量之后，打开阀门408并将含钨前体气体输送到室。在一些实施方案中，在主体层的ALD沉积期间将钨前体进给至高压(例如，至400托)可提高电阻率。在输送气体的适当时间之后，关闭阀408。然后可以通过朝真空打开阀406以将室清扫至真空。
类似的处理用于输送还原气体和清扫气体。为了引入还原气体，例如，通过朝向真空关闭阀415以及关闭阀417将分配管线413填充。阀415的打开使得能将还原气体输送到室。类似地，为了引入清扫气体，通过朝向真空关闭阀427和关闭阀423对分配管线425进行进料。阀427的打开使得能将氩气或其他惰性清扫气体输送到室。管线进料所允许的时间量会改变气体初始输送的数量和时间。
图4还示出了真空泵，其中可以分别打开阀406、417和423以清扫系统。通过各种分配管线的气体供应由控制器(例如质量流量控制器)控制，该控制器由微处理器、数字信号处理器等控制，其用流率、流量持续时间和处理的排序进行编程。
注意，上述处理可能在沉积过程中需要阀和向半导体衬底供应试剂脉冲的质量流量控制器(MFC)的精确定时。在使得这成为可能的一种方式中，将阀和MFC命令以离散的信息包形式传递到嵌入式数字输入输出控制器(IOC)，该信息包中包含针对沉积序列的全部或一部分的所有时间关键命令的指令。Lam Research的ALTUS系统至少提供一种IOC序列。IOC可以物理上位于装置中的各个位置，例如，在处理模块内或在位于离处理模块一定距离处的独立电源架上。每个模块中可以有多个IOC(例如，每个模块3个IOC)。关于序列中包含的实际指令，所有用于(针对所有载气和反应气体)控制阀和设置MFC的流量的命令都可以包含在单个IOC序列中。这确保了所有设备的定时从绝对角度以及彼此相对的角度被严格控制。通常存在在任何给定时间运行的多个IOC序列。举例来说，这使得ALD能在站1-2运行，其中控制在这些工作站上沉积ALD-W成核层所需的用于所有硬件部件的所有定时。第二序列可以同时运行以在相同模块中的其他沉积站使用上述时序序列沉积钨主体。控制将试剂输送到站3-4的设备的相对定时在该组设备中很重要，但是在站1-2处ALD处理的相对定时可以偏离站3-4的相对定时。IOC以打包的序列转换信息，并将数字或模拟命令信号直接传递到MFC或控制阀的气动螺线管组。
可以如下产生含钨气体的脉冲。最初，系统在MFC或其他流量控制设备稳定的同时将WF6转移到真空泵持续一段时间。在一个示例中，这可以进行介于约0.5到5秒之间的时段。接下来，系统通过关闭分流出口406和出口408两者来对钨气输送歧管加压。例如，这可以进行约0.1秒至5秒之间的时段，以在打开通往沉积室的出口时产生试剂的初始脉冲。在一个示例中，这通过打开出口阀408持续约0.1至10秒来实现。之后，使用合适的清扫气体从沉积室清扫含钨气体。其他试剂的脉冲流可以以类似的方式进行。
上述内容描述了在单室或多室半导体加工工具中实施的本发明的实现方案。本文描述的设备和处理可以与光刻图案化工具或处理结合使用，例如，用于制备或制造半导体器件、显示器、LED、光伏电池板等。通常，虽然不是必要地，这些工具/过程将在共同的制造设施中一起使用或操作。膜的光刻图案化通常包括以下步骤中的一些或所有，每个步骤启用多个可行的工具：(1)使用旋涂或喷涂工具在工件，即，衬底上涂覆光致抗蚀剂；(2)使用热板或加热炉或紫外线固化工具固化光致抗蚀剂；(3)使用例如晶片步进曝光机之类的工具使光致抗蚀剂暴露于可见光或紫外线或X射线；(4)使抗蚀剂显影以便选择性地去除抗蚀剂并且从而使用例如湿式清洗台之类的工具将其图案化；(5)通过使用干式或等离子体辅助蚀刻工具将抗蚀剂图案转印到下方的膜或工件上；并且(6)使用例如射频或微波等离子体抗蚀剂剥离器之类的工具去除抗蚀剂。
虽然为了清楚理解的目的，已经在一定程度上详细描述了上述实施方案，但显而易见的是，某些变化和修改可在所附权利要求的范围内实施。应当注意，有实现本发明的实施方案的处理、系统、和设备的许多替代方式。因此，本发明的实施方案应被认为是说明性的而不是限制性的，并且这些实施方案并不受限于这里给出的细节。

Claims (17)

1.一种方法，其包括：
在室中提供包括特征的衬底；
通过执行原子层沉积(ALD)处理的一个或多个循环在所述特征中沉积钨成核层，其中每个循环包括：
使一种或多种含硼还原剂配料在所述室中流动，
使一种或多种含硅还原剂配料在所述室中流动，其中所述一种或多种含硼还原剂配料和所述一种或多种含硅还原剂配料是连续的反应物配料，以及
在使所述一种或多种含硼还原剂配料和所述一种或多种含硅还原剂配料在所述室中流动之后，使一种或多种含钨前体脉冲在所述室中流动。
2.根据权利要求1所述的方法，其中所述特征是3-D NAND结构中的字线(WL)特征，所述3-D NAND结构包括竖直取向的侧壁，所述侧壁中的多个开口通向多个水平取向的WL特征。
3.根据权利要求1所述的方法，其还包括在连续的反应物配料之间清扫所述室。
4.根据权利要求1所述的方法，其还包括在所述钨成核层上沉积主体钨层。
5.根据权利要求4所述的方法，其中，所述主体钨层使用氢气(H2)作为还原剂通过原子层沉积处理来沉积。
6.根据权利要求1所述的方法，其中每个循环以含硼还原剂配料开始。
7.根据权利要求1所述的方法，其中每个循环以含硅还原剂配料开始。
8.一种方法，其包括：
提供包括竖直取向的侧壁的3-D NAND结构，所述侧壁中的多个开口通向所述室中的多个水平取向的字线(WL)特征；
通过执行原子层沉积(ALD)处理的一个或多个循环在所述WL特征中沉积钨成核层，其中每个循环包括：
使一种或多种含硼还原剂配料在所述室中流动，
使一种或多种硅烷配料在所述室中流动；以及
在使所述一种或多种含硼还原剂配料和所述一种或多种含硅还原剂配料在所述室中流动之后，使一种或多种含钨前体脉冲在所述室中流动。
9.根据权利要求8所述的方法，其中所述一种或多种含硼还原剂配料和所述一种或多种含硅还原剂配料是连续的反应物配料。
10.根据权利要求9所述的方法，其中每个循环以含硼还原剂配料开始。
11.根据权利要求9所述的方法，其中每个循环以含硅还原剂配料开始。
12.根据权利要求8所述的方法，其中含硼还原剂配料与含硅还原剂配料共流。
13.根据权利要求8所述的方法，其还包括在连续的反应物配料之间清扫所述室。
14.根据权利要求8所述的方法，其还包括在所述钨成核层上沉积主体钨层。
15.根据权利要求14所述的方法，其中，所述主体钨层使用氢气(H2)作为还原剂通过原子层沉积处理来沉积。
16.一种装置，其包括：
(a)包括一个或多个处理站的处理室，每个处理站包括被配置为保持衬底的衬底支撑件；
(b)用于耦合至真空的至少一个出口；
(c)与一个或多个处理气体源耦合的一个或多个处理气体入口；以及
(d)用于控制所述装置中的操作的控制器，其包括机器可读指令，所述机器可读指令用于：
使一种或多种含硼还原剂配料在所述处理室中流动，
使一种或多种含硅还原剂配料在所述处理室中流动；以及
在使所述一种或多种含硼还原剂配料和所述一种或多种含硅还原剂配料在所述室中流动之后，使一种或多种含钨前体脉冲在所述处理室中流动。
17.根据权利要求16所述的装置，其中，所述处理气体源包括进料体积。
CN202080057266.3A 2019-08-12 2020-08-10 钨沉积 Pending CN114269963A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962885465P 2019-08-12 2019-08-12
US62/885,465 2019-08-12
PCT/US2020/070394 WO2021030836A1 (en) 2019-08-12 2020-08-10 Tungsten deposition

Publications (1)

Publication Number Publication Date
CN114269963A true CN114269963A (zh) 2022-04-01

Family

ID=74570471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080057266.3A Pending CN114269963A (zh) 2019-08-12 2020-08-10 钨沉积

Country Status (5)

Country Link
US (1) US20220364232A1 (zh)
JP (1) JP2022544931A (zh)
KR (1) KR20220047333A (zh)
CN (1) CN114269963A (zh)
WO (1) WO2021030836A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019213604A1 (en) 2018-05-03 2019-11-07 Lam Research Corporation Method of depositing tungsten and other metals in 3d nand structures
US11972952B2 (en) 2018-12-14 2024-04-30 Lam Research Corporation Atomic layer deposition on 3D NAND structures
US12002679B2 (en) 2019-04-11 2024-06-04 Lam Research Corporation High step coverage tungsten deposition

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW589684B (en) * 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
US20050031786A1 (en) * 2001-05-22 2005-02-10 Novellus Systems, Inc. Method for reducing tungsten film roughness and improving step coverage
CN103579184A (zh) * 2012-07-26 2014-02-12 朗姆研究公司 三元钨硼氮薄膜及其形成方法
US20150325475A1 (en) * 2014-05-09 2015-11-12 Lam Research Corporation Methods of preparing tungsten and tungsten nitride thin films using tungsten chloride precursor
US20160233220A1 (en) * 2015-02-11 2016-08-11 Lam Research Corporation Tungsten for wordline applications
WO2019055317A1 (en) * 2017-09-13 2019-03-21 Lam Research Corporation DIELECTRIC FILLING OF HIGH ASPECT RATIO ELEMENTS USING A SACRIFICIAL ETCH PROTECTION LAYER

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009024252A (ja) * 2007-05-15 2009-02-05 Applied Materials Inc タングステン材料の原子層堆積法
US20100120245A1 (en) * 2008-11-07 2010-05-13 Agus Sofian Tjandra Plasma and thermal anneal treatment to improve oxidation resistance of metal-containing films

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050031786A1 (en) * 2001-05-22 2005-02-10 Novellus Systems, Inc. Method for reducing tungsten film roughness and improving step coverage
TW589684B (en) * 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
CN103579184A (zh) * 2012-07-26 2014-02-12 朗姆研究公司 三元钨硼氮薄膜及其形成方法
US20150325475A1 (en) * 2014-05-09 2015-11-12 Lam Research Corporation Methods of preparing tungsten and tungsten nitride thin films using tungsten chloride precursor
CN105097446A (zh) * 2014-05-09 2015-11-25 朗姆研究公司 使用氯化钨前体制备钨和氮化钨薄膜的方法
US20160233220A1 (en) * 2015-02-11 2016-08-11 Lam Research Corporation Tungsten for wordline applications
WO2019055317A1 (en) * 2017-09-13 2019-03-21 Lam Research Corporation DIELECTRIC FILLING OF HIGH ASPECT RATIO ELEMENTS USING A SACRIFICIAL ETCH PROTECTION LAYER

Also Published As

Publication number Publication date
KR20220047333A (ko) 2022-04-15
WO2021030836A1 (en) 2021-02-18
US20220364232A1 (en) 2022-11-17
JP2022544931A (ja) 2022-10-24

Similar Documents

Publication Publication Date Title
KR102678471B1 (ko) 저 불소 함량을 가진 텅스텐 막들
US10546751B2 (en) Forming low resistivity fluorine free tungsten film without nucleation
CN111357083A (zh) 自限制生长
CN112262457A (zh) 在3d nand结构中沉积钨和其他金属的方法
CN113166929A (zh) 无空隙低应力填充
CN112513323A (zh) 纯金属膜的沉积
CN111095488A (zh) 三维竖直nand字线的金属填充过程
US12002679B2 (en) High step coverage tungsten deposition
US11972952B2 (en) Atomic layer deposition on 3D NAND structures
CN114269963A (zh) 钨沉积
CN115836380A (zh) 低电阻脉冲式cvd钨
CN109216205B (zh) 氮化钨阻挡层沉积
CN115868002A (zh) 高纵横比3d nand架构中的钨字线填充
JP2024514605A (ja) モリブデンの堆積
US20220186370A1 (en) Rapid flush purging during atomic layer deposition
CN117957636A (zh) 半导体处理期间的处理气体渐变
TW202401671A (zh) 高縱橫比3d nand結構中的鎢字元線填充
WO2024102866A1 (en) Pulse ald sequence for low fluorine wn deposition
KR20230155949A (ko) 금속 충진 프로세스 동안 라인 벤딩 감소
WO2024091543A1 (en) Selective molybdenum fill

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination