JP5032570B2 - 負荷インピーダンス測定を使用したクロストーク相殺 - Google Patents

負荷インピーダンス測定を使用したクロストーク相殺 Download PDF

Info

Publication number
JP5032570B2
JP5032570B2 JP2009517237A JP2009517237A JP5032570B2 JP 5032570 B2 JP5032570 B2 JP 5032570B2 JP 2009517237 A JP2009517237 A JP 2009517237A JP 2009517237 A JP2009517237 A JP 2009517237A JP 5032570 B2 JP5032570 B2 JP 5032570B2
Authority
JP
Japan
Prior art keywords
signal
amplifier
pga
gain
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009517237A
Other languages
English (en)
Other versions
JP2009543388A5 (ja
JP2009543388A (ja
Inventor
マイケル ホルムストレム,
ベングト エドホルム,
スヴェン マッティソン,
Original Assignee
テレフオンアクチーボラゲット エル エム エリクソン(パブル)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲット エル エム エリクソン(パブル) filed Critical テレフオンアクチーボラゲット エル エム エリクソン(パブル)
Publication of JP2009543388A publication Critical patent/JP2009543388A/ja
Publication of JP2009543388A5 publication Critical patent/JP2009543388A5/ja
Application granted granted Critical
Publication of JP5032570B2 publication Critical patent/JP5032570B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04SSTEREOPHONIC SYSTEMS 
    • H04S1/00Two-channel systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R5/00Stereophonic arrangements
    • H04R5/033Headphones for stereophonic communication
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04SSTEREOPHONIC SYSTEMS 
    • H04S1/00Two-channel systems
    • H04S1/002Non-adaptive circuits, e.g. manually adjustable or static, for enhancing the sound image or the spatial distribution
    • H04S1/005For headphones
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04SSTEREOPHONIC SYSTEMS 
    • H04S7/00Indicating arrangements; Control arrangements, e.g. balance control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04SSTEREOPHONIC SYSTEMS 
    • H04S7/00Indicating arrangements; Control arrangements, e.g. balance control
    • H04S7/30Control circuits for electronic adaptation of the sound field

Description

本発明は電気信号を増幅するためのシステムに関する。特に、非限定的には、本発明は、負荷インピーダンス測定を使用して、複数チャネル間のクロストークを相殺するシステムと方法とに関するものである。
ステレオヘッドセットを駆動することは、今日の移動体電話における共通の要求条件である。そのヘッドセットコネクタのピン数を最小化し、また、殆んどの家庭用音楽機器に見られる標準ヘッドセットコネクタに準拠させるための要求がある。通常、標準ヘッドセットは、左、右および接地端子の3端子コネクタを持つ。DC電流がそのヘッドセットを通って流れることは許されない。このことは、左および右の信号がゼロ電圧のDCオフセットをもつAC信号であることを要求している。正および負の電圧源を持つ増幅器を使用して、そのような信号が生成される。しかしながら、単一のバッテリによって動作するデバイスでは、負電圧源は容易には利用可能でない。
図1Aはステレオ信号(即ち、左信号および右信号)を生成するステレオ増幅器の一般的構成を示す簡略化した図である。信号Vin1が第1のシングルエンド出力増幅器(出力AMP1)11にフィードされ、信号Vin2が第2のシングルエンド出力増幅器(出力AMP2)12にフィードされる。それらの出力増幅器は、ヘッドフォン、スピーカ等(不図示)のような負荷に信号を提供している。その出力増幅器はVDD/2に等しい同相DC電圧を持つ。この電圧により、負荷を通してDC電流が発生するのを防ぐため、DCブロッキングキャパシタ(CL1とCL2)13および14が使用される。DCブロッキングキャパシタは、負電圧源が無い場合に必要である。DCブロッキングキャパシタの不利な点は、それらが通常、100〜200μFの容量をもち、それぞれがプリント回路基板(PCB)上で極めて広い面積を占める点である。
図1Bはステレオ信号を生成するステレオ増幅器のもう一つの一般的構成を示す簡略化した図である。この構成は、基準電圧源(VMID)15を利用する。VMIDドライバが基準増幅器(基準AMP)16として実装され、基準DC電圧レベルとして電源電圧の半分の電圧(VDD/2)を提供する。出力AMP1 11と基準AMPとの間に第1の出力負荷(RL1)17が接続される。出力AMP2 12と基準AMPとの間に第2の出力負荷(RL2)18が接続される。基準AMPを使用する主な理由は、DCブロッキングキャパシタCL1とCL2を除去することであり、それにより、占有されるPCB面積を削減し、ヘッドフォンジャックのピン数を削減する。
図2は出力増幅器の負荷に基準AMPを使用する場合に生じる問題を示した図である。この構成では、チャネル間のクロストークを避けることは困難である。クロストークの主な源は、基準AMP16の出力インピーダンス(Rint)19である。この内部基準AMP出力インピーダンスRintを経由して、1つのチャネルから他のチャネルへクロストークが入り込む。もし、Rintが1オームで、負荷が32オームであれば、そのクロストークは−30.1dB{クロストーク=20log(1/32)}となるであろう。一般的には、小さいRintは、より大きなRintよりコストがより大きい。それ故、同じクロストーク性能を持つより高い出力インピーダンスを許す方法がコスト節約になるであろう。
米国特許出願公開第2006/0023889号明細書は、音声信号の処理方法を開示している。クロストーク相殺部において、第1の加算器からの出力が遅延回路に入力され、遅延回路からの出力がローパスフィルタに入力される。ローパスフィルタの出力はハイパスフィルタに入力され、その出力信号の利得は動作増幅器により変調される。その変調信号の利得は第2の加算器の出力信号から減算される。同様に、クロストーク相殺部において、第2の加算器からの出力は遅延回路に入力され、その遅延回路の出力はローパスフィルタに入力される。ローパスフィルタの出力はハイパスフィルタに入力され、その出力信号の利得は動作増幅器により変調される。その変調信号の利得は第1の加算器の出力信号から減算される。
米国特許出願公開第2005/0184807号明細書は、出力負荷に達するDCを防止するために用いられるDC結合キャパシタの必要なく、その出力負荷に直接結合された、単一のDC電圧電源から動作する駆動増幅器を開示している。
また、不安定性は、基準AMP構成が持つ問題となり得る。増幅器負荷の異なる構成が、異なる容量性負荷と誘導性負荷となる結果をもたらす。増幅器の余りにも大きな容量性負荷は、増幅器を容易に不安定にさせる。基準AMP出力と容量性負荷との間に直列抵抗を加えることにより、増幅器の安定性は改善されることが知られている。しかしながら、出力にさらに直列抵抗を加えることの不利な点は、それがチャネル間のクロストークを増加させるという点にある。
従来技術の不利な点を克服するクロストーク相殺のシステムと方法を持つことには利点がある。本発明はそのようなシステムと方法を提供する。
本発明は、負荷インピーダンス測定を使用して、複数チャネル間のクロストークを相殺するシステムと方法とに関するものである。ステレオシステムに関係する第1の実施例では、各チャネルからの信号が出力増幅器の入力の他のチャネルに加えられる。第2の実施例では、両方のチャネルからの信号が基準増幅器の入力に加えられる。出力信号の幾らかの歪みが両方の方法を使用して発生するであろうが、その歪みは出力信号レベルの振幅に影響を与えるのみであろう。
それ故、本発明は、クロストーク相殺のクロストークの値を改善する。他の利点は、最少のシリコン基板面積を使用しながら、ASICのデジタル領域に本発明を実装できるという事実を含む点にある。低コストで、低性能のアナログ入力増幅器、或は、ASICで既存の増幅器が測定増幅器として使用できる。また、本発明で実行する計算は、出力増幅器に接続する負荷抵抗の値を提供する。負荷がシステムに受け入れ可能でないことを示す警告メッセージをユーザに送信するために、この情報が使用される。また、もし、基準AMPと負荷との間に直列抵抗を加える場合、基準AMP安定性が改善するなら、基準AMPの安定性を間接的に改善することができる。
それ故、一側面からすれば、本発明は、第1のステレオチャネルと第2のステレオチャネルとの間のクロストークを相殺する方法に関するものであり、第1の信号を第1のチャネルための第1の出力増幅器に入力し、第2の信号を第2のチャネルための第2の出力増幅器に入力し、各出力増幅器の出力負荷を各出力増幅器と基準増幅器との間に接続する。この方法は、第1と第2の出力増幅器に信号を入力する前に、第1と第2の信号を分割する工程と、第1と第2の出力増幅器に入力される他の信号に、各信号の分割部分を加える工程とを含む。他の信号に各信号の分割部分を加える工程は、他の信号に前記分割信号を加える前に、プログラマブル利得増幅器により各分割信号を調整することを含めてもよい。
もう一つの側面からすれば、本発明は、第1のステレオチャネルと第2のステレオチャネルとの間のクロストークを相殺する方法に関するものであり、第1の信号を第1のチャネルのための第1の出力増幅器に入力し、第2の信号を第2のチャネルのための第2の出力増幅器に入力し、各出力増幅器の出力負荷を各出力増幅器と基準増幅器との間に接続する。この方法は、第2の出力増幅器の入力に先立ち、第1の信号を第1の経路と第2の経路とに分割する工程と、第1の経路の第1の信号を第1のプログラマブル利得増幅器によって調整する工程とを含む。第2の出力増幅器の入力に先立ち、第2の信号を第3の経路と第4の経路に分割する。第3の経路の第2の信号は第2のプログラマブル利得増幅器によって調整される。第3の経路の調整された第2の信号を第2の経路の第1の信号に加えて第1の合計を生成し、第1の経路の調整された第1の信号を第4の経路の第2の信号に加えて第2の合計を生成する。第1の合計は第1の出力増幅器に入力され、第2の合計は第2の出力増幅器に入力される。
もう一つの実施例では、本発明は、第1のステレオチャネルと第2のステレオチャネルとの間のクロストークを相殺する方法に関するものであり、第1の信号を第1のチャネルための第1の出力増幅器に入力し、第2の信号を第2のチャネルのための第2の出力増幅器に入力し、各出力増幅器の出力負荷を各出力増幅器と基準増幅器との間に接続する。この方法は、第1と第2の入力信号を各々二つの経路に分割する工程と、各信号の第1の経路を各信号のそれぞれの出力増幅器に入力する工程と、第1と第2の信号の第2の経路を共に加える工程と、第1と第2の信号の合計を利得関数で調整する工程と、適当なDCバイアスをその調整された合計に加える工程と、バイアスされ調整された合計を基準増幅器に入力する工程とを含む。
さらにもう一つの側面から見れば、本発明は、移動体電話プラットフォームの混成信号特定用途向け集積回路(ASIC)に関するものである。このASICは、ヘッドフォンジャックに第1のステレオチャネルと第2のステレオチャネルを提供する。このASICには、第1と第2の出力増幅器を含む。第1の出力増幅器は、第1のチャネルのための第1の入力信号を増幅し、ヘッドフォンジャックと関連する第1の負荷に増幅された第1の信号を供給する。第2の出力増幅器は、第2のチャネルのための第2の入力信号を増幅し、ヘッドフォンジャックと関連する第2の負荷に増幅された第2の信号を供給する。基準増幅器は、第1と第2の負荷との間に基準信号を提供する。また、このASICには、第1と第2のチャネル間のクロストークを相殺するクロストーク相殺ユニットを含む。このクロストーク相殺ユニットには、第1と第2の出力増幅器に信号を入力する前に、第1と第2の信号を分割する手段と、第1と第2の出力増幅器に入力される他の信号に各々の信号の分割部分を加える手段とを含む。
さらにもう一つの側面から見れば、本発明は、移動体電話プラットフォームの混成信号ASICに関するものである。このASICは、ヘッドフォンジャックに第1のステレオチャネルと第2のステレオチャネルを提供する。このASICには、第1と第2の出力増幅器を含む。第1の出力増幅器は、第1のチャネルのための第1の入力信号を増幅し、ヘッドフォンジャックと関連する第1の負荷に増幅された第1の信号を供給する。第2の出力増幅器は、第2のチャネルのための第2の入力信号を増幅し、ヘッドフォンジャックと関連する第2の負荷に増幅された第2の信号を供給する。基準増幅器は、第1と第2の負荷との間に基準信号を提供する。また、このASICには、第1と第2のチャネル間のクロストークを相殺するクロストーク相殺ユニットを含む。このクロストーク相殺ユニットには、第1と第2の入力信号をそれぞれ二つの経路に分割する第1と第2の分割器と、各信号の第1の経路を各信号のそれぞれの出力増幅器に入力する手段と、第1と第2の信号の第2の経路を共に加える加算器とを含む。また、そのクロストーク相殺ユニットは、第1と第2の信号の合計を調整し、その調整された合計に適当なDCバイアスを加える利得増幅器と、バイアスされ調整された合計を基準増幅器に入力する手段とを含む。
以下の節では、次の図に例示された代表的な実施例を参照して本発明を説明する。
ステレオ信号を生成するステレオ増幅器の一般的構成を示す簡略図である。 ステレオ信号を生成するステレオ増幅器のもう一つの一般的構成を示す簡略図である。 出力増幅器負荷に基準AMPを使用した場合に発生する問題を示す図である。 本発明の第1の実施例に従う増幅器構成を示す簡略図である。 本発明の第2の実施例に従う増幅器構成を示す簡略図である。 本発明の第1の実施例に従う移動体電話プラットフォームの既存の混成信号ASICにおける増幅器構成の実施形を示す簡略図である。 本発明の方法の第1の実施例のステップを示すフローチャートである。 本発明の方法の第2の実施例のステップを示すフローチャートである。
本発明は、負荷インピーダンス測定を使用して、複数チャネル間のクロストークを相殺するシステムと方法に関するものである。ここでは、代表的な2つのチャネルシステムの環境で、2つの代表的な実施例について説明する。図3に示す第1の実施例では、各チャネルからの信号を出力増幅器の入力の他のチャネルに加える。図4に示す第2の実施例では、両方のチャネルからの信号を基準増幅器の入力に加える。幾らかの出力信号の歪みが、両方法を用いるときに生じるだろう。しかしながら、この歪みは、出力信号レベルの振幅に影響を及ぼすに過ぎないであろう。
クロストークの量を式Rint/RLを使用して計算することができる。ここで、Rintは基準AMP出力インピーダンスであり、RLは負荷である。次の計算から、このことが真正なものであることを示すことができる。計算を簡単にするため、増幅器とそれらに接続する負荷に関してある仮定をたてる。可聴周波数領域(f<20kHz)以内で、増幅器はリニアであり、フラットな周波数応答を持つと仮定する。また、その増幅器負荷は可聴周波数領域(f<20kHz)で周波数に依存しないと仮定する。
図3は、本発明の第1の実施例に従う増幅器構成を示す簡略図である。この実施例では、各チャネルからの信号を出力増幅器の入力の他のチャネルに加える。信号V1はデジタル/アナログ(D/A)変換器20aにより変換され、第1のシングルエンド出力増幅器(出力AMP1)21にフィードされる。そして、信号V2はD/A変換器20bにより変換し、第2のシングルエンド出力増幅器(出力AMP2)22にフィードされる。基準電圧源(VMID)23が基準増幅器(基準AMP)24への入力として実装されている。その基準AMPは、内部出力インピーダンスR025を持ち、基準信号を生成する。この基準信号は基準DC電圧レベルであってもよい。第1の出力負荷(RA)26は出力AMP1 21と基準AMPとの間に接続される。電圧降下VAは第1の出力負荷RAと関係している。第2の出力負荷(RB)27は出力AMP2 22と基準AMPとの間に接続される。電圧降下VBは第2の出力負荷RBと関係している。
信号V1は出力AMP1 21の前で分割され、利得関数β28を通して、信号V1を信号V2に加える加算器29にルーティングされる。同様に、信号V2は出力AMP2 22の前で分割され、利得関数α30を通して、信号V2を信号V1に加える加算器31にルーティングされる。図示のデジタル領域またはアナログ領域で、利得関数αとβおよび加算器を実装してもよい。デジタル領域では、プログラマブル利得増幅器(PGA)を用いて利得関数αとβが実装されると良い。アナログ領域では、例えば、可変および固定の抵抗を用いて、可変増幅および加算動作が実施されると良い。
AとVBが、抵抗性負荷RAとRBそれぞれの上に現れるであろう信号であるということを示すことで、下記の計算は始まる。一般性を失わずに、全ての増幅器は0dB利得を持つと仮定する。
Figure 0005032570
なお、全ての式における記号“‖”は、その記号のいずれかの側にある抵抗Rが並列に接続されていることを示す。
負荷RA上のV2からの寄与と負荷RB上のV1からの寄与が完全に相殺されるなら、全クロストーク相殺が生じるだろう。
Figure 0005032570
A=RB=R≫R0 (3)
と仮定する。
全体の相殺に達するためのクロストークの係数は次式で与えられる。
Figure 0005032570
これは、全体の相殺に必要なクロストーク信号レベルが、−R0/R=−Rint/RLに等しいということを示している。また、この実施形の基準AMP出力インピーダンスR0からのクロストークが、Rint/RLであると仮定することができるということを証明している。
出力信号VAとVBは、次式が示すように、各チャネルに加えられたクロストーク信号の大きさによって影響を受けるだろう。
Figure 0005032570
A=RB=R=100Ω、及びR0=1Ωと仮定すると、以下のようになる。
Figure 0005032570
従って、第1の実施例は、増幅器の入力において、少量の反転信号レベルを加えることにより、他のチャネルの負荷抵抗に生じる一つのチャネルからの同量の信号レベルを相殺する。
図4は本発明の第2の実施例に従う増幅器構成を示す簡略図である。この実施例では、両チャネルからの信号を基準増幅器の入力に加える。信号V1とV2をそれらの各出力AMPの前で分割し、加算器33と利得関数α34を通してルーティングする。電圧V0を基準AMP24に印加する前に、適当なDCバイアスVMID23が調整された合計に加えられる。その基準AMPは基準信号を生成する。その基準信号は基準DC電圧レベルであってもよい。なお、V1とV2のそれぞれの値に依存して、加えられるDCバイアスはゼロでもよい。
第1の実施例におけると同様に、この実施例においても、クロストークは−R0/R=−Rint/RLに等しいという結果をもたらすということを示すことができる。VAとVBが、抵抗性負荷RAとRBそれぞれの上に現れるであろう信号であるということを示すことで、下記の計算は始まる。一般性を失わずに、全ての増幅器は0dB利得を持つと仮定する。
Figure 0005032570
全体のクロストーク相殺は、次式が成立するとき達成される。
Figure 0005032570
全体の相殺に達するためのクロストークの係数は、式(3)を仮定して次式で与えられる。
Figure 0005032570
ここで、R0≪Rである。
出力信号VAとVBは、次式が示すように、各チャネルに加えられたクロストーク信号によって影響を受けるだろう。
Figure 0005032570
式(3)を仮定すると、次のようになる。
Figure 0005032570
A=RB=R=100Ω、及びR0=1Ωと仮定すると、次のようになる。
Figure 0005032570
図3と図4に示す両方の実施例は、容易に実装可能であり、クロストーク相殺に使用できる。簡単化のため、ここでは第1の実施例のみを選び、移動体電話プラットフォームの既存の混成信号ASICで、どのように実装できるかを示す。
図5は、本発明の第1の実施例に従う移動体電話プラットフォームの混成信号特定用途向け集積回路(ASIC)における増幅器構成の実施形を示す簡略図である。クロストークレベルは、負荷抵抗が減少するにつれて増加する。例えば、16Ωヘッドセットは、32Ωヘッドセットより大きなクロストークを持つだろう。もし、そのプラットフォームが負荷のインピーダンスを予測できないなら、そのインピーダンスは測定されなければならない。負荷インピーダンス(RL1とRL2)と、RL(RL1とRL2)とRS(RS1とRS2)を直列にした抵抗との間の関係を計算することにより、負荷インピーダンスは決定される。第1の実施例では、その構成はアナログ領域で完全に実装され、それ故、デジタル/アナログ(D/A)変換器20aと20b、及び、アナログ/デジタル(A/D)変換器43は存在しない。クロストーク相殺部で実行される可変利得と加算合計動作とは、可変および固定抵抗で実行してもよい。アナログ増幅器35はそのインピーダンスレベルを測定し、アナログPGA利得計算器36にその情報を送る。ステレオヘッドセットで見られるように、もし、そのヘッドセットが各ヘッドフォンスピーカに対して2本のコードを備えているなら、RL1とRL2の中に全体のコードインピーダンスが含まれ、それは測定される。代替構成では、クロストーク相殺回路とPGA利得計算器とはデジタルであり、クロストーク相殺回路にPGA1 40とPGA2 42を利用して、可変利得関数を実行する。その構成は、AC電圧測定で用いるアナログ増幅器35の替わりにDC電圧測定を用いるA/D変換器43を利用する。もう一つの代替構成では、クロストーク相殺回路とPGA利得計算器とはデジタルであり、その構成は、図5に示すように、アナログ増幅器35とA/D変換器43の両方を利用する。
もしヘッドセットがヘッドフォンスピーカに対して1本の共通コードを備えるなら、クロストークレベルも増加する。この場合、RL1とRL2の中に共通コードは含まれない。それ故、共通コードインピーダンスは、そのインピーダンスからのクロストーク相殺を必要とする場合には知る必要がある。
また、マルチプレクサ(MUX)37を使用することにより、基準AMP出力信号から直接、PGA利得の大きさを内部測定から計算できる。その信号測定は、電圧測定、電流測定、または電圧と電流の組合せであってもよい。
図5の構成を使用して、クロストーク相殺のための3つのシナリオができる。即ち、
1.RLが既知の場合(即ち、最初から組み込まれたPGA利得を有するクロストーク相殺)と、
2.RLが未知の場合(負荷インピーダンスを最初に測定しなければならない)と、
3.内部クロストーク測定が基準AMP出力でとられる場合とである。このシナリオでは、MUXを利用して外部測定と内部測定との間でいずれかの選択をしてもよい。
加算器38と39と、最初の出力増幅器の前において、負の利得設定がなされたプログラマブル利得増幅器PGA1 40とPGA2 41とを使用して、クロストーク相殺が実施されるとよい。
シナリオ1では、RLが既知の場合、次式を直接使用して、PGA利得の大きさを計算できる。即ち、
PGA=20log(Rint/RL)=20log(1/32)=−30.1dBである。
ここで、内部出力インピーダンスは1Ωと仮定し、負荷インピーダンスは32Ωと仮定している。この結果で、PGA利得計算器36は正しいPGA利得を設定できる。
シナリオ2では、RLが未知の場合、所定の順序での次のステップを通じて、クロストーク相殺の正しい量を計算する。即ち、
A.基準AMP24の内部出力インピーダンスRint42とヘッドフォンスピーカへのヘッドセットコードインピーダンス(もしヘッドセットが1本の共通コードを備えているなら)を決定することと、
B.負荷インピーダンス(RL1とRL2)を測定することと、
C.PGA設定を計算することとである。
ステップAに関し、Rint42を決定するためにRintを増幅器設計により与える。下記の例に関し、Rintは1Ωと仮定する。もしヘッドセットに1本の共通コードを備えているなら、ヘッドセットコードインピーダンスは、測定により、または供給業者から見いだすことができる。
ステップBに関し、任意の負荷に対するクロストーク相殺を最適化するため、増幅器負荷RL(RL1とRL2)を測定しなければならない。このことは、RintとRS(RS1とRS2)を知り、入力信号レベルVinを知ることを必要とする。その結果、RLの出力インピーダンスは図5のように測定される。
In1=Vout1In2=Vout2
measure1=Vout2・{(RL1+Rint)/(RL1+Rint+RS1)} (13)
measure2=Vout1・{(RL2+Rint)/(RL2+Rint+RS2)} (14)
あるいは、RL1=RL2⇒Vmeasure1=Vmeasure2を仮定する。
どのようにRLを計算できるかの例として、RS=10Ω、Vout=1V、およびVmeasure=0.767Vであることが仮定される。その結果、
int=1Ω
L=[1−{11・(Vmeasure/Vout)}]/[(Vmeasure/Vout)−1]
measure/Vout=0.767
L=31.92Ω
となる。
なお、それは、チャネルに提供する信号と、間接的に負荷インピーダンスの値を与える入力増幅器(入力AMP)35により提供される測定信号レベルとの関係である。
ステップCに関し、負荷抵抗が既知の場合、PGA設定を計算するため、各チャネルへPGAを通じて加えられる信号の正しい量の計算は下記にようになされる。
PGA=20log(Rint/RL) (15)
例えば、
PGA=20log(Rint/RL
=20log(1/31.92)=−30.08dB
となる。
その結果、PGA利得計算器36は、正しいPGA利得を設定できる。
考慮する最終シナリオは、基準AMP出力で内部クロストーク測定がとられる場合である。VMIDR電圧レベルを選択し測定するために、MUX37を使用してこの測定は実行される。以下のようにして、PGA利得の計算を行うことができる。
In1=Vout1In2=Vout2measure=VMIDR
PGA=20log(Rmeasure/Rin1
その結果、PGA利得計算器36は、正しいPGA利得を設定できる。
図5の増幅器構成の代替実施例では、出力AMP1 21と出力AMP2 22の前にそれぞれ、デジタル/アナログ(D/A)変換器20aと20bが実装される。デジタル信号へ戻す変換をA/D変換器43が実行する。もちろん、回路の異なる位置にD/A変換器とA/D変換器を実装することにより、デジタル領域とアナログ領域を異なって定義してもよいということを当業者であれば認識するであろう。例えば、デジタル領域でクロストーク相殺を実行する替わりに、図示のように、例えば、可変および固定抵抗を使用して、可変増幅と加算合計動作とをアナログ領域で実行することができる。
図6は、本発明の方法の第1の実施例のステップを示すフローチャートである。図3と図6において、第1の信号を第1のチャネルのための第1の出力増幅器21に入力し、第2の信号を第2のチャネルのための第2の出力増幅器22に入力し、各出力増幅器の出力負荷26と27を各出力増幅器と基準増幅器24との間に接続する。ステップ45では、第1の信号を第1の出力増幅器の入力の前で分割する。ステップ46では、第2の信号を第2の出力増幅器の入力の前で分割する。ステップ47では、各分割信号の利得を利得関数β28と利得関数α30で調整する。ステップ48では、各信号の調整された分割部分を加算器29と31における他の信号に加える。ステップ49では、加算信号を第1と第2の出力増幅器に入力する。
図7は、本発明の方法の第2の実施例のステップを示すフローチャートである。図4と図7において、第1の信号を第1のチャネルのための第1の出力増幅器21に入力し、第2の信号を第2のチャネルのための第2の出力増幅器22に入力し、各出力増幅器の出力負荷26と27を各出力増幅器と基準増幅器24との間に接続する。ステップ51では、第1の入力信号を第1の出力増幅器の前で2つの経路に分割する。ステップ52では、第1の経路が第1の出力増幅器に入力される。ステップ53では、第2の経路が加算器33に印加される。ステップ54では、第2の入力信号を第2の出力増幅器の前で2つの経路に分割する。ステップ55では、第1の経路が第2の出力増幅器に入力される。ステップ56では、第2の経路を加算器33に印加する。ステップ57では、各信号の第2の経路を加算し、ステップ58では、加算した第2の経路の利得を利得関数α34で調整する。ステップ59では、適当なDCバイアスを調整された合計に加える。ステップ60では、バイアスされ調整された合計を、第1と第2の出力増幅器に並列接続された基準増幅器24に入力する。
従って、クロストークの値をクロストーク相殺で改善することができる。本発明は、最少のシリコン面積を使用する一方、ASICのデジタル領域に実装可能である。低コストで、低性能のアナログ入力増幅器、或は、ASICに既存の増幅器を測定増幅器として使用することができる。
また、この計算は、出力増幅器に接続する負荷抵抗の値を与える。この情報を使用して、負荷がプラットフォームに受け入れできないことをユーザに示す警告メッセージを送信することができる。
もし、基準AMPと負荷との間に直列抵抗を加える場合、基準AMPの安定性が改善するなら、基準AMPの安定性を間接的に改善できる。
当業者により認識されるように、広い応用範囲にわたり、本願で述べた発明の概念は修正し変更することができる。例えば、本願の記述は2チャネルのステレオの実施形に焦点を当てているが、本発明は多チャネルの実施形におけるクロストーク相殺にも適用可能である。従って、特許されるべき主題の範囲は、上述の具体的で代表的な教示のいずれによっても限定されるべきでなく、その代わりに、添付の請求の範囲により規定されるものである。

Claims (9)

  1. 第1のチャネルと第2のチャネルとの間のクロストークを相殺する方法であって、
    第1の信号を前記第1のチャネルのための第1の出力増幅器に入力し、第2の信号を前記第2のチャネルのための第2の出力増幅器に入力し、各出力増幅器の出力負荷が各出力増幅器と知られた内部出力インピーダンス(R int )をもつ基準増幅器との間に接続されるものであり、
    前記方法は、
    前記基準増幅器の信号レベルをクロストーク測定マルチプレクサ及び入力増幅器を介して入力し測定する工程と、
    前記入力される第1と第2の信号を各々、2つの経路に分割する工程と、
    第1の経路の各信号を該各信号のそれぞれの出力増幅器に入力する工程と、
    第2の経路の前記第1と第2の信号を加算する工程と、
    前記第1と第2の信号の合計を利得関数としての役目を果たすプログラマブル利得増幅器(PGA)を用いて調整する工程と、
    適当なDCバイアスを前記調整された合計に加える工程と、
    前記バイアスされ、調整された合計を前記基準増幅器に入力する工程とを有し、
    前記PGAの利得は、前記基準増幅器の前記測定された信号レベルに基づいて、前記マルチプレクサ及び入力増幅器に接続されたPGA利得計算器により計算されることを特徴とする方法。
  2. ヘッドフォンジャックに第1のチャネルと第2のチャネルを備える装置であって、
    前記装置は、
    前記第1のチャネルのために入力される第1の信号を増幅し、該増幅された第1の信号を前記ヘッドフォンジャックと関連する第1の負荷に供給する第1の出力増幅器と、
    前記第2のチャネルのために入力される第2の信号を増幅し、該増幅された第2の信号を前記ヘッドフォンジャックと関連する第2の負荷に供給する第2の出力増幅器と、
    前記第1の負荷と前記第2の負荷との間に基準信号を提供する、知られた内部出力インピーダンス(R int )をもつ基準増幅器と、
    前記第1のチャネルと前記第2のチャネルとの間のクロストークを相殺するクロストーク相殺ユニットと有し、
    前記クロストーク相殺ユニットは、
    前記第1と第2の入力信号をそれぞれ2つの経路に分割するための第1と第2の分割器と、
    第1の経路の各信号を該各信号のそれぞれの出力増幅器に入力する手段と、
    第2の経路の前記第1の信号と前記第2の信号を加算する第1の加算器と、
    前記第1の信号と前記第2の信号の合計を調整する利得関数としての役目を果たすプログラマブル利得増幅器(PGA)と、
    前記調整された合計に適当なDCバイアスを加える第2の加算器と、
    前記バイアスされ、調整された合計を前記基準増幅器に入力する手段とを有し、
    前記装置はさらに、
    前記基準増幅器の信号レベルを測定するクロストーク測定マルチプレクサ及び入力増幅器と、
    前記マルチプレクサ及び入力増幅器に接続され、前記基準増幅器の前記測定された信号レベルに基づいて前記PGAの利得を計算するPGA利得計算器とを有することを特徴とする装置。
  3. 前記第1と第2の負荷(RL)とは知られており、
    前記PGA利得計算器はさらに、前記基準増幅器の前記知られた内部インピーダンスと前記知られた第1と第2の負荷とに基づいて前記PGAの利得を計算することを特徴とする請求項に記載の装置。
  4. 前記PGA利得計算器は、
    式GPGA=20log(Rint/RL)を用いて、前記PGAの利得を計算することを特徴とする請求項に記載の装置。
  5. 前記装置はさらに、
    前記第1と第2の負荷(RL)のインピーダンスを測定する手段を有し
    前記PGA利得計算器はさらに、前記基準増幅器の前記知られた内部インピーダンスと前記測定された第1と第2の負荷とに基づいて前記PGAの利得を計算することを特徴とする請求項に記載の装置。
  6. 前記PGA利得計算器は、
    式GPGA=20log(Rint/RL)を用いて、前記PGAの利得を計算することを特徴とする請求項に記載の装置。
  7. 前記PGA利得計算器は、式GPGA=20log(Vmeasure/Vin1)を用いて、前記PGAの利得を計算し、
    前記Vmeasureは、前記基準増幅器の前記測定された電圧レベルであり、
    前記Vin1は、前記入力される第1の信号の電圧レベルであることを特徴とする請求項に記載の装置。
  8. 前記装置はさらに、
    前記マルチプレクサ及び入力増幅器と前記PGA利得計算器との間に備えられるアナログ/デジタル(A/D)変換器を有し
    前記PGA利得計算器は、前記A/D変換器に接続されることを特徴とする請求項に記載の装置。
  9. 前記装置は、移動体電話のプラットフォームの混成信号の特定用途向け集積回路(ASICとして実装されることを特徴とする請求項に記載の装置。
JP2009517237A 2006-07-08 2007-07-02 負荷インピーダンス測定を使用したクロストーク相殺 Expired - Fee Related JP5032570B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/482,595 US7925030B2 (en) 2006-07-08 2006-07-08 Crosstalk cancellation using load impedence measurements
US11/482,595 2006-07-08
PCT/EP2007/056623 WO2008006724A1 (en) 2006-07-08 2007-07-02 Crosstalk cancellation using load impedence measurements

Publications (3)

Publication Number Publication Date
JP2009543388A JP2009543388A (ja) 2009-12-03
JP2009543388A5 JP2009543388A5 (ja) 2010-08-05
JP5032570B2 true JP5032570B2 (ja) 2012-09-26

Family

ID=38458093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009517237A Expired - Fee Related JP5032570B2 (ja) 2006-07-08 2007-07-02 負荷インピーダンス測定を使用したクロストーク相殺

Country Status (7)

Country Link
US (1) US7925030B2 (ja)
EP (1) EP2039221B1 (ja)
JP (1) JP5032570B2 (ja)
KR (1) KR20090028639A (ja)
CN (1) CN101491117B (ja)
MX (1) MX2009000063A (ja)
WO (1) WO2008006724A1 (ja)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8391506B1 (en) * 2006-09-14 2013-03-05 Symbol Technologies, Inc. Mitigating audible cross talk
US9112583B2 (en) * 2006-09-14 2015-08-18 Symbol Technologies, Llc Mitigating audible cross talk
JP4929960B2 (ja) 2006-10-06 2012-05-09 ソニー株式会社 オーディオ再生装置、計測方法、プログラム、記録媒体、音漏れ低減調整方法
US20110096931A1 (en) * 2009-10-28 2011-04-28 Sony Ericsson Mobile Communications Ab Crosstalk suppression
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US9300503B1 (en) 2010-05-20 2016-03-29 Kandou Labs, S.A. Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication
US9401828B2 (en) 2010-05-20 2016-07-26 Kandou Labs, S.A. Methods and systems for low-power and pin-efficient communications with superposition signaling codes
US9124557B2 (en) 2010-05-20 2015-09-01 Kandou Labs, S.A. Methods and systems for chip-to-chip communication with reduced simultaneous switching noise
US9985634B2 (en) 2010-05-20 2018-05-29 Kandou Labs, S.A. Data-driven voltage regulator
US9106220B2 (en) 2010-05-20 2015-08-11 Kandou Labs, S.A. Methods and systems for high bandwidth chip-to-chip communications interface
US9251873B1 (en) 2010-05-20 2016-02-02 Kandou Labs, S.A. Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications
US9288082B1 (en) 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
US9596109B2 (en) 2010-05-20 2017-03-14 Kandou Labs, S.A. Methods and systems for high bandwidth communications interface
US9246713B2 (en) 2010-05-20 2016-01-26 Kandou Labs, S.A. Vector signaling with reduced receiver complexity
US9106238B1 (en) 2010-12-30 2015-08-11 Kandou Labs, S.A. Sorting decoder
US9362962B2 (en) 2010-05-20 2016-06-07 Kandou Labs, S.A. Methods and systems for energy-efficient communications interface
US8593305B1 (en) 2011-07-05 2013-11-26 Kandou Labs, S.A. Efficient processing and detection of balanced codes
US9077386B1 (en) 2010-05-20 2015-07-07 Kandou Labs, S.A. Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication
US9564994B2 (en) 2010-05-20 2017-02-07 Kandou Labs, S.A. Fault tolerant chip-to-chip communication with advanced voltage
US9479369B1 (en) 2010-05-20 2016-10-25 Kandou Labs, S.A. Vector signaling codes with high pin-efficiency for chip-to-chip communication and storage
US9667379B2 (en) 2010-06-04 2017-05-30 Ecole Polytechnique Federale De Lausanne (Epfl) Error control coding for orthogonal differential vector signaling
US9275720B2 (en) 2010-12-30 2016-03-01 Kandou Labs, S.A. Differential vector storage for dynamic random access memory
US8831230B2 (en) * 2011-04-15 2014-09-09 Fairchild Semiconductor Corporation Amplifier crosstalk cancellation technique
US20130156238A1 (en) * 2011-11-28 2013-06-20 Sony Mobile Communications Ab Adaptive crosstalk rejection
US9268683B1 (en) 2012-05-14 2016-02-23 Kandou Labs, S.A. Storage method and apparatus for random access memory using codeword storage
US9380388B2 (en) 2012-09-28 2016-06-28 Qualcomm Incorporated Channel crosstalk removal
US9014381B2 (en) * 2012-12-20 2015-04-21 Qualcomm Incorporated Switch techniques for load sensing
CN105379170B (zh) 2013-04-16 2019-06-21 康杜实验室公司 高带宽通信接口方法和系统
US9161133B2 (en) 2013-06-24 2015-10-13 Sony Corporation Crosstalk reduction in a headset
CN105393512B (zh) 2013-06-25 2019-06-28 康杜实验室公司 具有低接收器复杂度的向量信令
US9549248B2 (en) * 2013-09-04 2017-01-17 Nuvoton Technology Corporation Method and apparatus for reducing crosstalk in an integrated headset
US9106465B2 (en) 2013-11-22 2015-08-11 Kandou Labs, S.A. Multiwire linear equalizer for vector signaling code receiver
US9806761B1 (en) 2014-01-31 2017-10-31 Kandou Labs, S.A. Methods and systems for reduction of nearest-neighbor crosstalk
EP4236217A3 (en) 2014-02-02 2023-09-13 Kandou Labs SA Method and apparatus for low power chip-to-chip communications with constrained isi ratio
US9369312B1 (en) 2014-02-02 2016-06-14 Kandou Labs, S.A. Low EMI signaling for parallel conductor interfaces
EP3111607B1 (en) 2014-02-28 2020-04-08 Kandou Labs SA Clock-embedded vector signaling codes
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9148087B1 (en) 2014-05-16 2015-09-29 Kandou Labs, S.A. Symmetric is linear equalization circuit with increased gain
US9852806B2 (en) 2014-06-20 2017-12-26 Kandou Labs, S.A. System for generating a test pattern to detect and isolate stuck faults for an interface using transition coding
US9112550B1 (en) 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
CN106797352B (zh) 2014-07-10 2020-04-07 康杜实验室公司 高信噪特性向量信令码
US9432082B2 (en) 2014-07-17 2016-08-30 Kandou Labs, S.A. Bus reversable orthogonal differential vector signaling codes
US9444654B2 (en) 2014-07-21 2016-09-13 Kandou Labs, S.A. Multidrop data transfer
CN106576087B (zh) 2014-08-01 2019-04-12 康杜实验室公司 带内嵌时钟的正交差分向量信令码
US9674014B2 (en) 2014-10-22 2017-06-06 Kandou Labs, S.A. Method and apparatus for high speed chip-to-chip communications
US9936317B2 (en) 2014-10-31 2018-04-03 Fairchild Semiconductor Corporation Audio crosstalk calibration switch
US10015578B2 (en) * 2014-11-19 2018-07-03 Fairchild Semiconductor Corporation Remote ground sensing for reduced crosstalk of headset and microphone audio signals
CN108353053B (zh) 2015-06-26 2021-04-16 康杜实验室公司 高速通信系统
US9557760B1 (en) 2015-10-28 2017-01-31 Kandou Labs, S.A. Enhanced phase interpolation circuit
US9577815B1 (en) 2015-10-29 2017-02-21 Kandou Labs, S.A. Clock data alignment system for vector signaling code communications link
US10055372B2 (en) 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
EP3408935B1 (en) 2016-01-25 2023-09-27 Kandou Labs S.A. Voltage sampler driver with enhanced high-frequency gain
US10003454B2 (en) 2016-04-22 2018-06-19 Kandou Labs, S.A. Sampler with low input kickback
CN115051705A (zh) 2016-04-22 2022-09-13 康杜实验室公司 高性能锁相环
EP3449606A4 (en) 2016-04-28 2019-11-27 Kandou Labs S.A. LOW POWER MULTILAYER ATTACK CIRCUIT
US10153591B2 (en) 2016-04-28 2018-12-11 Kandou Labs, S.A. Skew-resistant multi-wire channel
US10333741B2 (en) 2016-04-28 2019-06-25 Kandou Labs, S.A. Vector signaling codes for densely-routed wire groups
CN106254983A (zh) * 2016-08-16 2016-12-21 深圳天珑无线科技有限公司 一种手机耳机电路
US9906358B1 (en) 2016-08-31 2018-02-27 Kandou Labs, S.A. Lock detector for phase lock loop
CN107786924B (zh) * 2016-08-31 2021-03-16 广东得胜电子有限公司 一种解决带有麦克风功能的耳机串音问题电路
US10411922B2 (en) 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
US10200188B2 (en) 2016-10-21 2019-02-05 Kandou Labs, S.A. Quadrature and duty cycle error correction in matrix phase lock loop
US10200218B2 (en) 2016-10-24 2019-02-05 Kandou Labs, S.A. Multi-stage sampler with increased gain
US10372665B2 (en) 2016-10-24 2019-08-06 Kandou Labs, S.A. Multiphase data receiver with distributed DFE
CN107071658A (zh) * 2017-04-28 2017-08-18 维沃移动通信有限公司 一种降低移动终端串音的方法及移动终端
CN109121044B (zh) * 2017-06-26 2021-04-23 北京小米移动软件有限公司 耳机串音处理方法及装置
US10116468B1 (en) 2017-06-28 2018-10-30 Kandou Labs, S.A. Low power chip-to-chip bidirectional communications
US10686583B2 (en) 2017-07-04 2020-06-16 Kandou Labs, S.A. Method for measuring and correcting multi-wire skew
US10203226B1 (en) 2017-08-11 2019-02-12 Kandou Labs, S.A. Phase interpolation circuit
US10326623B1 (en) 2017-12-08 2019-06-18 Kandou Labs, S.A. Methods and systems for providing multi-stage distributed decision feedback equalization
US10554380B2 (en) 2018-01-26 2020-02-04 Kandou Labs, S.A. Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation
CN113923564A (zh) * 2021-11-19 2022-01-11 展讯通信(上海)有限公司 音频处理装置及终端设备
US20230232155A1 (en) * 2022-01-20 2023-07-20 Qualcomm Incorporated Audio ground switch channel crosstalk cancellation technique

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3466400A (en) * 1966-12-30 1969-09-09 Zenith Radio Corp Combined synchronous demodulator and active matrix
US4449229A (en) * 1980-10-24 1984-05-15 Pioneer Electronic Corporation Signal processing circuit
DE3579732D1 (de) * 1984-04-09 1990-10-25 Pioneer Electronic Corp Schallfeldverbesserungssystem.
JPH0422634Y2 (ja) * 1985-06-26 1992-05-25
JP2911131B2 (ja) * 1989-05-08 1999-06-23 三洋電機株式会社 集積回路
JPH03171900A (ja) * 1989-11-29 1991-07-25 Pioneer Electron Corp 狭空間用音場補正装置
JP2609943B2 (ja) * 1990-07-31 1997-05-14 三洋電機株式会社 増幅回路
US5774556A (en) * 1993-09-03 1998-06-30 Qsound Labs, Inc. Stereo enhancement system including sound localization filters
US5434921A (en) * 1994-02-25 1995-07-18 Sony Electronics Inc. Stereo image control circuit
GB9610394D0 (en) * 1996-05-17 1996-07-24 Central Research Lab Ltd Audio reproduction systems
JPH10224888A (ja) * 1997-02-06 1998-08-21 Pioneer Electron Corp 車載用スピーカシステム
JP4318841B2 (ja) * 2000-07-14 2009-08-26 ローランド株式会社 音響効果装置
KR20020059593A (ko) * 2000-07-17 2002-07-13 요트.게.아. 롤페즈 방향 감지 및 중앙 신호들과 같은 보조 오디오 신호들을얻어내기 위한 입체음향 오디오 처리 장치
JP4371621B2 (ja) * 2001-03-22 2009-11-25 新日本無線株式会社 サラウンド再生回路
US7183857B2 (en) 2002-01-24 2007-02-27 Maxim Integrated Products Inc. Single supply direct drive amplifier
JP3659349B2 (ja) * 2002-03-29 2005-06-15 インターナショナル・ビジネス・マシーンズ・コーポレーション オーディオアンプ及びノート型パーソナルコンピュータ
JP4509686B2 (ja) 2004-07-29 2010-07-21 新日本無線株式会社 音響信号処理方法および装置

Also Published As

Publication number Publication date
EP2039221A1 (en) 2009-03-25
WO2008006724A1 (en) 2008-01-17
CN101491117A (zh) 2009-07-22
KR20090028639A (ko) 2009-03-18
MX2009000063A (es) 2009-01-23
JP2009543388A (ja) 2009-12-03
US20080008325A1 (en) 2008-01-10
EP2039221B1 (en) 2013-02-20
CN101491117B (zh) 2012-05-30
US7925030B2 (en) 2011-04-12

Similar Documents

Publication Publication Date Title
JP5032570B2 (ja) 負荷インピーダンス測定を使用したクロストーク相殺
KR100788670B1 (ko) 헤드폰에 최적화된 디지털 앰프의 출력 파워 제어 방법 및장치
JP2009543388A5 (ja)
KR102105315B1 (ko) 검출 회로
US20080112572A1 (en) Earphone and media player
KR101710174B1 (ko) 통합 헤드셋의 크로스토크 감소 방법 및 장치
JP2016507948A (ja) 負荷検出に関するスイッチ技術
CN110326215B (zh) 放大器和前置电路的偏移校准
TW200820574A (en) Low power wide dynamic range RMS-to-DC converter
US10123115B2 (en) Method, system and circuits for headset crosstalk reduction
CN112449280B (zh) 监测电气负载的方法、对应的电路、放大器和音频系统
US20170180859A1 (en) Crosstalk mitigation
WO2019100750A1 (zh) 一种消除音频信号播放通路之间串扰的方法、电路及设备
KR20190086370A (ko) 스테레오 오디오 시스템 및 방법
KR101121265B1 (ko) 증폭기 장치 및 증폭 방법
CN215499546U (zh) 一种音频输入线路及耳机
US11470434B2 (en) System and method for estimating temperature of voice coil
US9584082B1 (en) Systems and methods for supply-based gain control of an audio output signal
US10797651B2 (en) Amplifier offset cancellation using amplifier supply voltage
JP3784383B2 (ja) 信号出力装置及びステレオ装置
JP2009141915A (ja) 入力回路及び録音装置
GB2504741A (en) Differential to single-ended converter suitable for an audio driver
JP2004328320A (ja) オーディオアンプ
JP2007097039A (ja) 平衡出力増幅装置
JP2003087064A (ja) アンプ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100617

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120604

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120628

R150 Certificate of patent or registration of utility model

Ref document number: 5032570

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees