MX2009000063A - Cancelacion de interferencia usando mediciones de impedancia de carga. - Google Patents

Cancelacion de interferencia usando mediciones de impedancia de carga.

Info

Publication number
MX2009000063A
MX2009000063A MX2009000063A MX2009000063A MX2009000063A MX 2009000063 A MX2009000063 A MX 2009000063A MX 2009000063 A MX2009000063 A MX 2009000063A MX 2009000063 A MX2009000063 A MX 2009000063A MX 2009000063 A MX2009000063 A MX 2009000063A
Authority
MX
Mexico
Prior art keywords
amplifier
signal
pga
increment
output
Prior art date
Application number
MX2009000063A
Other languages
English (en)
Inventor
Sven Mattisson
Michael Holmstroem
Bengt Edholm
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Publication of MX2009000063A publication Critical patent/MX2009000063A/es

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04S—STEREOPHONIC SYSTEMS 
    • H04S1/00—Two-channel systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R5/00—Stereophonic arrangements
    • H04R5/033—Headphones for stereophonic communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04S—STEREOPHONIC SYSTEMS 
    • H04S1/00—Two-channel systems
    • H04S1/002—Non-adaptive circuits, e.g. manually adjustable or static, for enhancing the sound image or the spatial distribution
    • H04S1/005—For headphones
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04S—STEREOPHONIC SYSTEMS 
    • H04S7/00—Indicating arrangements; Control arrangements, e.g. balance control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04S—STEREOPHONIC SYSTEMS 
    • H04S7/00—Indicating arrangements; Control arrangements, e.g. balance control
    • H04S7/30—Control circuits for electronic adaptation of the sound field

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

Un metodo y ASIC para cancelar la interferencia entre un primer canal de estéreo y un segundo canal de estéreo, en donde una primera señal se introduce a un primer amplificador de salida para el primer canal y una segunda señal se introduce a un segundo amplificador de salida para el segundo canal y una carga de salida para cada amplificador de salida se conecta entre cada amplificador de salida y un amplificador de referencia. En una modalidad, las primera y segunda señales se interrumpen antes de introducir las señales a los primero y segundo amplificadores de salida y una porción ajustada al incremento de cada señal se adiciona a la otra señal en las entradas de los amplificadores de salida. En otra modalidad, las primera y segunda señales de entrada se interrumpen de nuevo en dos trayectorias cada una. Mientras que una primera trayectoria de cada señal se introduce en cada amplificador de salida respectiva, la segunda trayectoria de la primera y segunda señales se adicionan. La suma resultante se ajusta por una función de incremento, polarizada por un voltaje de CD adecuado y se introduce al amplificador de resistencia.

Description

CANCELACIÓN DE INTERFERENCIA USANDO MEDICIONES DE IMPEDANCIA DE CARGA ANTECEDENTES DE LA INVENCIÓN La presente invención se refiere a sistemas para amplificar señales electrónicas. Más particularmente, y no a manea de limitación, la presente invención se dirige a un sistema y método para cancelar interferencia entre múltiples canales usando mediciones de impedancia de carga. La impulsión a un cabezal estéreo es un requisito común en los teléfonos móviles actuales. Hay un requerimiento para reducir el número de clavijas en el conector del cabezal, y también se adhieren al conector de cabezal normal encontrado en la mayoría de los equipos de música domésticos. Normalmente, el cabezal estándar tiene un conector de tres terminales con terminales izquierda, derecha y conectada a tierra. No se permite que la corriente CD fluya a través del cabezal. Esto requiere que las señales izquierda y derecha sean una señal de CA a una polarización de CD de cero voltios. Dicha señal puede generarse usando un amplificador con un suministro de voltaje positivo y negativo. Sin embargo, un suministro negativo no es fácilmente disponible en un dispositivo operado por una sola batería. La Fig. 1A es un dibujo esquemático simplificado que dibujan una configuración común de amplificadores estéreo para generar una señal estéreo (es decir, la señal izquierda y señal derecha) . La señal, Vini se alimenta en un primer amplificador de salida de una sola terminación (Salida AMP1) 11, y la señal Vin2 se alimenta en un segundo amplificador de salida de una sola terminación (Salida AMP2) 12. Los amplificadores de salida proveen la señal a una carga tal como audífonos, altavoces, etc. (no mostrados). Los amplificadores de salida tienen un voltaje de CD en modo común igual a VDD/2. Para evitar que este voltaje forme un flujo de corriente de CD a través de la carga, se usan los capacitares de bloqueo de CD (CLi y CL2) 13 y 14. Los capacitares de bloqueo de CD se requieren en ausencia de un suministro de voltaje negativo. Un inconveniente con los capacitares de bloqueo de CD es que normalmente son de 100-200 µG, cada uno de los cuales ocupa un área importante en un tablero de circuito impreso (PCB) . La Fig. IB es un diagrama esquemático simplificado de otra configuración común de amplificadores estero para generar una señal estéreo. Esta configuración utiliza un suministro de voltaje de referencia (VMID) 15. El impulsor de VMID se implementa como un amplificador de referencia (AMP de referencia) 16 y provee la mitad del voltaje del suministro de potencia (VDD/2) como un nivel de voltaje de CD de referencia. Una primera carga de salida (RLI) 17 se conecta entre AMP1 de salida 11 y el AMP de Referencia. Una segunda carga de salida (RL2) 18 se conecta entre AMP2 de salida 12 y el AMP de Referencia. La razón principal para usar el A P de Referencia es eliminar los capacitares de bloqueo de CD CLi y CL2, reduciendo asi el área de PCB ocupada y reduciendo el número de clavijas en el cabezal del conector del teléfono. La Fig. 2 ilustra un problema que surge cuando se usa AMP de Referencia 16 para las cargas del amplificador de salida. Con esta configuración, es difícil evitar la interferencia entre los canales. La fuente principal de interferencia es una impedancia de salida ( Rmt ) 19 en el AMP de Referencia 16. La interferencia se inyecta desde un canal al otro vía esta impedancia de salida de AMP de Referencia, Rin . Si Rint es de 1 ohm, y la carga es de 32 ohms, la interferencia será de -30.1 dB (Interferencia = 20 log 1/32). Generalmente, una Rint pequeña es más costosa que un Rint más grande. Un método que permitirá impedancia de salida superior con el mismo desempeño de interferencia podría ahorrar costos . La US 2006/0023889 Al describe un método para procesar señal de sonido. En un aparte de cancelación de interferencia, una salida de un primer adicionador se introduce en un circuito de retardo, y la salida del circuito de retraso se introduce en un filtro de paso lento. La salida del filtro de paso lento se introduce en un filtro de paso alto y la obtención de la señal de salida se modula por un amplificador operacional. La obtención de la señal modulada se sustrae de la señal de salida de un segundo adicionador. Similarmente, en la parte de cancelación de interferencia, una salida del segundo adicionador se introduce en un circuito de retardo y la salida del circuito de retardo se introduce en un filtro de paso lento. La salida del filtro de paso lento se introduce a un filtro de paso rápido y la obtención de la señal de salida se modula por un amplificador operativo. La obtención de la señal modulada se sustrae de la señal de salida del primer adicionador. US 2005/0184807 Al describe un amplificador impulsor operativo desde un solo suministro de voltaje de CD, acolado directamente a la carga de salida sin la necesidad de capacitares de acoplamiento de CD para evitar que la CD alcance la carga de salida. También la inestabilidad puede ser un problema con la configuración de AMP de Referencia. Diferentes configuraciones de la carga del amplificador da como resultado diferentes cargas capacitivas e inductivas. Mucha carga capacitiva en el amplificador puede volverlo fácilmente inestable. Se sabe que la estabilidad de un amplificador puede mejorarse agregando un resistor en serie entre la salida de AMP de Referencia y la carga capacitiva. El inconveniente de agregar más resistencia en serie a la salida, sin embargo, es que incrementa la interferencia entre los canales. Podría ser ventajoso tener un sistema y método de cancelación de interferencia que supera las desventajas de la técnica anterior. La presente invención provee dicho sistema y método.
BREVE SUMARIO DE LA INVENCIÓN La presente invención se dirige a un sistema método para cancelar la interferencia entre múltiples canales usando mediciones de impedancia de carga. En una primera modalidad que implica un sistema estero, la señal de cada canal se agrega al otro canal en la entrada de los amplificadores de salida. En una segunda modalidad, las señales de ambos canales pueden agregarse en la entrada del amplificador de referencia. Mientras que laguna interferencia de la señal de salida puede ocurrir usando ambos métodos, la interferencia solamente afectará a la amplitud del nivel de señal de salida. Por lo tanto, la presente invención mejora la figura de interferencia con cancelación de interferencia. Otras ventajas incluyen el hecho de que la invención se puede implementar en la región digital de un ASIC mientras que usa un mínimo de área de silicio. Un amplificador de entrada análogo de bajo desempeño a bajo costo, o un amplificador ya existente en ASIC, puede usarse como un amplificador de medición. Los cálculos llevados a cabo en la presente invención también proveen una figura de resistencia a carga conectada al amplificador de salida. Esta información se puede usar para enviar un mensaje de advertencia al usuario indicando que la carga no se puede aceptar para el sistema. También, la estabilidad de AMP de referencia puede mejorarse indirectamente si la estabilidad de AMP de referencia mejora cuando se agrega una resistencia en serie entre AMP de referencia y la carga. Por lo tanto, en un aspecto, la presente invención se dirige a un método para cancelar la interferencia entre un primer canal de estéreo y un segundo canal de estéreo, en donde se introduce una primera señal a un primer amplificador de salida para el primer canal, y una segunda señal se introduce a un segundo amplificador de salida para el segundo canal y una carga de salida para cada amplificador de salida se conecta entre cada amplificador de salida y un amplificador de referencia, el método incluye interrumpir las primera y segunda señales antes de introducir las señales a los primero y segundo amplificadores de salida; y agregar una porción de interrupción de cada señal a la otra señal en la entrada de los primeros y segundos amplificador de salida. El paso de agregar una porción de interrupción de cada señal a la otra señal puede incluir el ajuste de cada señal de interrupción por un amplificador de incremento programable antes de agregar la señal de interrupción a la otra señal. En otro aspecto, la presente invención se dirige a un método para cancelar la interferencia entre un primer canal de estéreo y un segundo canal de estéreo, y una segunda señal se introduce en un segundo amplificador de salida para el segundo canal y una carga de salid capara cada amplificador de salida se conecta entre cada amplificador de salida y u amplificador de referencia. El método incluye la interrupción de la primera señal en una primera trayectoria y una segunda trayectoria antes de una entrada al segundo amplificador de incremento programable. La segunda señal interrumpe en una tercera trayectoria y una cuarta trayectoria ates de una entrada al segundo amplificador de salida. La segunda señal en la tercera trayectoria se ajusta por un segundo amplificador de incremento programable. La segunda señal ajustada en la tercera trayectoria se agrega a la primer señal en la segunda trayectoria para crear una primera suma y la primera señal ajustada en la primera trayectoria se agrega a la segunda señal en la cuarta trayectoria para crear una segunda suma. La primer asuma se introduce al primer amplificador de salida y la segunda suma se introduce al segundo amplificador de salida. En otra modalidad, la presente invención se dirige a un método para cancelar la interferencia entre u primer canal de estero y un segundo canal de estero en donde se introduce una primer señal a un primer amplificador de salida para el primer canal, y una segunda señal se introduce a un secjundo amplificador de salida para el segundo canal y una carga de salida para cada amplificador de salida se conecta entre cada amplificador de salida y un amplificador de referencia. El método incluye interrumpir las primera y segunda señales de entrada en dos trayectorias cada uno. El método incluye interrumpir las primera y segunda señales de entrada en dos trayectorias cada una; introduciendo una primera trayectoria de cada señal a cada amplificador de salida respectivo de cada señal, agregando una segunda trayectoria a las primera y segunda señales; ajusfando la suma de las primer y segunda señales por una función de incremento; agregando una desviación de CD adecuada a la suma ajustada e introduciendo la suma justada polarizada al amplificador de referencia. En aún otro aspecto, la presente invención se dirige a un Circuito Integrado Especifico de Aplicación de Señal Mixta (ASIC, por sus siglas en inglés) de una plataforma de teléfono móvil. El ASIC provee un primer canal estéreo y un segundo canal estéreo a una conexión de auricular. ASIC incluye primero y segundo amplificadores de salida. El primer amplificador de salida amplifica una primera señal de entrada para el primer canal y suministra la primera señal amplificada a una primera carga asociada con la conexión del auricular. El segundo amplificador de salida amplifica una segunda señal de entrada para el segundo canal y provee la segunda señal amplificada a una segunda carga asociada con la conexión de auricular. Un amplificador de referencia provee una señal de referencia entre las primera y segunda cargas. ASIC también incluye una unidad de cancelación de interferencia para cancelar la interferencia entre los primero y segundo canales. La unidad de cancelación de interferencia incluye medios para interrumpir las primera y segunda señales antes de introducir las señales a los primero y segundo amplificadores de salida; y medios para agregar una porción de interrupción de cada señal a la otra señal en la entrada de los primero y segundo amplificadores de salida. En aún otro aspecto, la presente invención se dirige a un ASIC de Señal Mixta de una plataforma de teléfonos móviles. ASIC provee un primer canal de estéreo y un segundo canal de estéreo a una conexión de auricular. ASCI incluye primero y segundo amplificadores de salida. El primer amplificador de salida amplifica una primera señal de entrada para el primer canal, y suministra la primera señal amplificada a una primera carga asociada con la conexión de auricular. El segundo amplificador de salida amplifica una segunda señal de entrada para el segundo canal, y suministra la segunda señal amplificada a una segunda carga asociada con la conexión de auricular. Un amplificador de referencia provee una señal de referencia entre las primera y segunda cargas. ASIC también incluye una unidad de cancelación de interferencia para cancelar la interferencia entre los primero y segundo canales. La unidad de cancelación de interferencia incluye primero y segundo divisores para interrumpir las primera y segunda señales de entrada en dos trayectorias cada una; medios para introducir una primera trayectoria de cada señal a cada amplificador de salida respectiva de las señales; y un adicionador para adicionar junto con una segunda trayectoria de las primera y segunda señales. La unidad de cancelación de interferencia también incluye un amplificador de incremento para ajustar la suma de las primer y segunda señales y adicionando una polarización de CD adecuada a la suma ajustada; y medios para introducir la suma ajustada polarizada al amplificador de referencia.
BREVE DESCRIPCIÓN DE VARIAS VISTAS DE LOS DIBUJOS En la siguiente sección, la invención será descrita con referencia a las modalidades ilustrativas ilustradas en las figuras, en las cuales: La Fig. 1A (Técnica Anterior) es un dibujo esquemático simplificado de una configuración común de amplificadores estéreo para generar una señal estéreo; La Fig. IB (Técnica Anterior) es un dibujo esquemático simplificado de otra configuración común de amplificadores estéreo para generar una señal estéreo; La Fig. 2 (Técnica Anterior) ilustra un problema que surge cundo usa AMP de Referencia para las cargas de amplificador de salida; La Fig. 3 es un dibujo esquemático simplificado de una configuración de amplificador de acuerdo con una primera modalidad de la presente invención, La Fig. 4 es un dibujo esquemático simplificado de una configuración de amplificador de acuerdo con una segunda modalidad de la presente invención; La Fig. 5 es un dibujo esquemático simplificado de una implementación de una configuración de amplificador en una Señal Mixta existente ASIC de una plataforma de teléfono móvil de acuerdo con la primera modalidad de la presente invención; La Fig. 6 es una gráfica de flujo que ilustra los pasos de una primera modalidad del método de la presente invención; y La Fig. 7 es una gráfica de flujo que ilustra los pasos de una segunda modalidad del método de la presente invención.
DESCRIPCIÓN DETALLADA DE LAS MODALIDADES La presente invención se dirige a un sistema y método para cancelar la interferencia entre múltiples canales usando mediciones de impedancia de carga. Dos modalidades ilustrativas se describen en la presente en el contexto de un sistema ilustrativo de dos canales. En una primer modalidad ilustrada en la Fig. 3, la señal de cada canal se agrega al otro canal en la entrada de los amplificadores de salida. En una segunda modalidad ilustrada en la Fig. 4, las señales de ambos canales se agregan a la entrada del amplificador de referencia Alguna distorsión de la señal de salida ocurrirá usando ambos método. Sin embargo, la distorsión solo afectará la amplitud del nivel de señal de salida. La cantidad de interferencia puede calcularse usando la ecuación Rint/Ri., en donde int es la impedancia de salida de AMP de Referencia y RL es la carga. Se puede mostrar que esto es cierto a partir de los siguiente cálculos. Para simplificar los cálculos, se hacen ciertas suposiciones con respecto a los amplificadores y sus cargas conectadas. Se asume que los amplificadores son lineales y tienen una respuesta de frecuencia plana dentro del rango de frecuencia de audio (f<20 kHz) . También se sume que las cargas del amplificador no dependen de la frecuencia para el rango de frecuencia de audio (f<20 kHz) .
La Fig. 3 es un dibujo esquemático simplificado de un configuración de amplificador de acuerdo con la primera modalidad de la presente invención. En esta modalidad, la señal de cada canal se agrega al otro canal en la entrada de los amplificadores de salida. La señal Vi se convierta por un convertidor (D/A) de digital a análogo 20a y se alimenta en un primer amplificador de salida de una sola terminación (AMP1 de salida) 21, y la señal V2 se convierte por un convertidor D/A 20b y se alimenta en un segundo amplificador de salida de una sola terminación (AMP2 de salida) 22. Un suministro de voltaje de referencia (VMID) 23 se implementa como una entrada a un amplificador de referencia (AMP de Referencia) 24. El AMP de Referencia tiene una impedancia de salida interna R0 25, y genera una señal de referencia que puede ser un nivel de voltaje de CD de referencia. Una primera carga de salid a(RA) 26 se conecta entre AMP1 de Salida 21 y el AMP de Referencia. Una calda de voltaje VA se asocia con la primer acarga de salida RA. Una segunda carga de salida (RB) 27 se conecta entre AMP2 de Salida 22 y AMP de Referencia. Una caída de voltaje VB se asocia con la segunda carga de salida RB. La señal Vi se interrumpe antes de AMP1 de Salida 21, y se dirige a través de una función de incremento ß 28 a un adicionador 29 en donde la señal Vi se agrega a la señal de V2. Así mismo, la señal V2 se interrumpe antes de AMP2 de Salida 22, y se dirige a través de una función de incremento a 30 a un adicionador 31 en donde la señal V2 se agrega a la señal Vi. Las funciones OÍ y ß de incremento y los adicionadores pueden implementarse en el dominio digital, como se muestra, o en el dominio análogo. En el dominio digital, las funciones de incremento OÍ y ß pueden implementarse usando amplificadores de incremento programables (PGA) . En el dominio análogo, la amplificación variable y operaciones de suma pueden implementarse usando, por ejemplo, resistores variables y fijos. Los siguientes cálculos empezaron mostrando que V y VB son las señales que aparecerán sobre las cargas resistivas RA y RB, respectivamente. Sin perder generalidad, se supone que todos los amplificadores tiene incremento de 0 dB. (1) Obsérvese que el símbolo " | | " en todas las ecuaciones indica que los resistores, R, en cualquier lado del símbolo se conectan en paralelo.
La cancelación de interferencia total ocurrirá si la contribución de V2 sobre la carga R¾ y la contribución de Vi sobre la carga RB se cancelan completamente: (2) Suponiendo RA = Rg = R » R (3) Los factores de interferencia para alcanzar la cancelación total se dan por: R a + R + Rn R + R R R R R, ß + o = 0=> ß R + R0 R + R0 R (4) Esto muestra que el nivel de señal de interferencia requerido para la cancelación total es igual a -R0/R = -Rint/RL. También provee interferencia de la impedancia de salida de AMP de Referencia R0 para esta implementación puede suponerse que es Rint/Ri,- Las señales de VA y VB serán afectadas por la cantidad de señal de interferencia adicionada en cada canal como se muestra por: (5) Suponiendo que RA = RB = R = 100 O y R0 = 1O pequeña cantidad del nivel de señal de un canal que ocurre sobre la resistencia de carga en el otro canal agregando la misma cantidad de nivel de señal invertida en la entrada de los amplificadores. La Fig. 4 es un dibujo esquemático simplificado de una configuración de amplificador de acuerdo con la segunda modalidad de la presente invención. En esta modalidad, las señales de ambos canales se agregan en la entrada del amplificador de referencia. Las señales Vi y V2 se interrumpe antes de su A P de Salida respectivo y se dirigen hacia un adicionador 33 y una función de incremento a 34. Una polarización de CD adecuada, V ID 23, se agrega a la suma ajustada antes de que se aplique el voltaje V0 a AMP de Referencia 24. El AMP de Referencia genera una señal de referencia que puede ser un nivel de voltaje de CD de referencia. Observe que la desviación de CD agregada puede eser cero, dependiendo de los valores de Vi y V2, respectivamente .
Similar a la primera modalidad, puede mostrarse que esta modalidad también da como resultado la interferencia igual a -Ro/R = -Rint/Ri,- Los cálculos siguientes inician mostrando que VA y VB son señales que aparecerán sobre las cargas resistivas RA y RB? respectivamente. Sin perder generalmente todos los amplificadores se supone que tiene una incruento de 0 dB. (7) La cancelación de interferencia total se logra cuando : (8) El factor de interferencia para alcanzar la cancelación total y suponiendo que (3) se da por: = — 0 0 R+R0 R (9) Cuando R0 << R Las señales de salida de VA y VB será afectado por la cantidad de señal de interferencia agregada en cada canal, como se muestra por: (10) Suponiendo (3) V -R0 Y A = V R Y \ R + R0 R-RG R + Rr (11) Suponiendo que R¾ = RB = R = 100 O y R0 = 1O (12) Ambas modalidades mostradas en las Figuras 3 y 4 pueden implementarse y usarse para cancelación de interferencia. Para simplicidad, solo la primera modalidad se elige en la presente para mostrar como puede llevarse a cabo una implementación en un ASIC de Señal Mixta de una plataforma de teléfono móvil. La Fig. 5 es un dibujo esquemático simplificado de una implementación de una configuración de amplificador en un Circuito Integrado Especifico de Aplicación de Señal Mixta (ASIC) de una plataforma de teléfono móvil de acuerdo con la primera modalidad de la presente invención. El nivel de interferencia incrementa a medida que disminuye la resistencia de carga. Por ejemplo, un cabezal de 16O tendrá una interferencia a más grande que un cabezal de 32 O. Si la plataforma no puede predecir la impedancia de la carga, se deberá medir la impedancia. La impedancia de la carga se determina calculando la relación entre la impedancia de carga (RLi y RL2) y la resistencia en serie de RL (RLI y ?½) y Rs (Rsi y RS2) · En una primera modalidad, la disposición de implementa completamente en el dominio análogo, y por lo tanto los convertidores de digital a análogo (D/A) 20a y 20b, y el convertidor de análogo a digital (A/D) 43 no están presentes. El incremento variable y operaciones de suma llevadas a cabo en la sección de cancelación de interferencia puede llevarse a cabo por resistores fijos y variables. Un amplificador análogo 35 mide el nivel de impedancia y envía la información a un calculador de incremento de PGA análogo 36. Si se equipa el cabezal con dos cuerdas en cada bocina del auricular, como se encuentra en un cabezal estéreo, la impedancia de cuerda total se incluye en RL1 y ?½ y puede medirse. En una configuración alternativa, el circuito de cancelación de interferencia y el calculador de incremento de PGA son digitales, y PGA1 40 y PGA2 41 se usan en circuito de cancelación de interferencia para llevar a cabo la función de incremento variable. La configuración utiliza el convertidor A/D 43 usando una medición de voltaje de CD en lugar de amplificador análogo 35 con una medición de voltaje de CA. En otra configuración alternativa, el circuito de cancelación de entrelazamiento y el calculador de incremento de PGA son digitales y la configuración utiliza el amplificador análogo 35 y el convertidor de A/D 43, como se ilustra en la Fig. 5. El nivel de interferencia también se incrementa si el cabezal se equipa con una cuerda común a los altavoces del auricular. En este caso, la cuerda común no se incluye en Rn y R12. Se deberá saber que se necesita la impedancia de cuerda común en caso de la cancelación de interferencia de la impedancia . La cantidad de incremento de PGA también se puede calcular de una medición interna directamente de la señal de salida de AMP de referencia usando un multiplexor (MUX) 37. La medición de señal puede ser una medición de voltaje, una medición de corriente o una combinación de voltaje y corriente . Usando la configuración de la Fig. 5, pueden surgir tres escenarios de cancelación de interferencia: 1. Cuando RL se conoce (es decir, cancelación de interferencia con incremento de PGA de pre-carga) ; 2. Cuando RL es desconocido (impedancia de carga deberá medirse primero) ; y 3. Cuando las mediciones de interferencia interna se toman en la salida de AMP de Referencia. En este escenario, puede usarse MUX para seleccionar entre mediciones externas e internas. La cancelación de interferencia puede implementarse usando adicionadores 38 y 39 y amplificadores de incremento programable PGA1 40 y PGA2 41 con ajustes de incrementos negativos en la parte frontal de los amplificadores de salida original .
En el escenario 2, cuando RL se conoce, la cantidad incremento de PGA puede calcularse directamente usando GPGA = 201og = -30. Id» en donde la impedancia de salida interna se supone que es de 1O y la impedancia de carga se supone que es de 32O. Con este resultado, el calculador de incremento de PgA 36 puede establecer el incremento de PGA correcto. En el escenario 2, cuando se desconoce la R- la cantidad correcta de cancelación de interferencia se calcula mediante los siguientes pasos en el orden dado: A. determinar la impedancia de salida interna Rj.nt 42 de AMP de Referencia 24 y la impedancia del cordón del cabezal (si el cabezal se equipa con un cordón común) a los altavoces del auricular. B. Medir la impedancia de carga (RLi y RL2) ; y C. Calcular el establecimiento de PGA. Para el paso A, con el fin de determinar Rint 42, Rnt se da por el diseño del amplificador. Para los ejemplos dados más adelante, se supone que Rnt es 1O. La impedancia del cordón del cabezal, si se equipa el cabezal con un cordón común, puede encontrarse por medición o del proveedor. Para el paso B, optimizar la cancelación de interferencia para cualquier carga, la carga del amplificador RL (RLI y RL2) deberá medirse. Esto requiere que se conozcan Rint y Rs (Rsi y Rs2) , y que se conozca el nivel de señal de entrada Vin. La impedancia de salida de RL entonces se mide como se muestra en la Fig. 5.
V Y ln\ = VY out\ V Y lnl - VY outl ^¿1 + ^int + RS VMedic¡ón2 y Y out\ D L2 D int D (14) Alternativamente se supone que rLI=RL2 => Vmecliciónl =Vmedici6n2 , Como un ejemplo de cómo RL se puede calcular, se puede suponer que RS=100Q, Vfuera=lV, VmediCión=0.767V. Luego: /L "in.t = 1O = 0.767 Afuera RL =31.92O Obsérvese que es la relación de una señal provista al canal y el nivel de señal medido provisto por el amplificador de entrada (AMP de entrada) 35 que da indirectamente la figura de impedancia de carga. Para el paso C, calcular el establecimiento de PGA, cuando se conoce la resistencia de carga, el cálculo de la cantidad correcta de señal agregada a través de PGA a cada canal puede calcularse de la siguiente manera: C^ = 201og^ KL (15) Por ejemplo: 201og^- = 201og = -30.08¿5 RL El calculador de incremento de PGA 36 puede establecer el incremento de PGA correcto. El escenario final considerado es cuando se toman las mediciones de interferencia en la salida de A P de Referencia. Esta medición se lleva a cabo usando MUX 37 para seleccionar y medir el nivel de voltaje de VMIDR. El cálculo de incremento de PGA se puede realizar de la siguiente manera : V - V V -V -V V M V out\ y Inl out2 \ZMedic¡6n2 V M1DR El calculador de incremento de PGA 36 puede establecer entonces el incremento de PGA correcto. En una modalidad alternativa de la configuración del amplificador de Fig. 5, los convertidores de digital a análogo (D/A) 20a y 20b se implementan antes de la AMP1 de salida 21 y A P2 de Salida 22, respectivamente. La conversión de nuevo a digital se llevó a cabo por el convertidor de A/D 43. Desde luego, los expertos en la materia reconocerán que los dominios de digital y análogo se pueden definir de manera diferente implementando los convertidores de D/A y A/D en diferentes lugares en el circuito. Por ejemplo, en lugar de llevar a cabo la cancelación de interferencia en el dominio digital, como se muestra, la amplificación variable y la suma de operaciones se puede llevar a cabo en el dominio análogo usando, por ejemplo, resistores variables y fijos. La Fig. 6 es una gráfica de flujo que ilustra los pasos de una primera modalidad del método de la presente invención. Haciendo referencia a las Figs. 3 y 6, se introduce una primera señal a un primer amplificador de salida 21 para el primer canal y una segunda señal se introduce a un segundo amplificador de salida 22 para el segundo canal y una carga de salida 26 y 27 para cada amplificador de salida se conecta entre cada amplificador de salida y un amplificador de referencia 24. En el paso 45, la primera señal se interrumpe antes de la entrada del primer amplificador de salida. En el paso 46, la segunda señal se interrumpe antes de la entrada del segundo amplificador de salida. En el paso 47, el incremento de cada señal de interrupción se ajusta en función del incremento ß 28 y la función de incremento 30. En el paso 48, las porciones de interrupción ajustadas de cada señal se adicionan a la otra señal en los adicionadores 29 y 31. En el paso 49, las señales sumadas se introducen a los primero y segundo amplificadores de salida. La Fig. 7 es una gráfica de flujo que ilustra los pasos de una segunda modalidad del método de la presente invención. Haciendo referencia a las Figs. 4 y 7, una primera señal se introduce a un primer amplificador de salida 21 para el primer canal y una segunda señal se introduce a un segundo amplificador de salida 22 para el segundo canal y una carga de salida 26 y 27 para cada amplificador de salida se conecta ente cada amplificador de salida y un amplificador de referencia 24. En el paso 51, se interrumpe una primera señal de entrada en dos trayectorias ates del primer amplificador de salida. En el paso 52, la primera trayectoria se introduce al primer amplificador de salida. En el paso 53, la segunda trayectoria se aplica a un adicionador 33. En el paso 54, una segunda señal de entrada se interrumpe en dos trayectorias antes del segundo amplificador de salida. En el paso 55, la primera trayectoria se introduce al segundo amplificador de salida. En el paso 543, la segunda trayectoria se aplica al adicionador. En el paso 57, las segundas trayectorias de cada señal se adicionan y en el paso 58, el incremento de las segundas trayectorias sumadas se ajusta por la función de incremento a 34. En el paso 59, una desviación de CD adecuada se adiciona a la suma ajustada. En el paso 60, la suma ajustada polarizada se introduce al amplificador de referencia 24 conectado en paralelo con los primero y segundo amplificadores de salida. Por lo tanto, la cifra de interferencia puede mejorarse con cancelación de interferencia. La presente invención se puede implementar en la región digital de ASIC mientras que usa un mínimo de área de silicio. Un amplificador de entrada análoga de bajo desempeño, a bajo costo, o un amplificador ya existente en ASIC, puede usarse como un amplificador de medición. El cálculo también da la cifra de resistencia de carga conectada al amplificador de salida. Esta información puede usarse para enviar un mensaje de advertencia al usuario indicando que la carga no es aceptable para la plataforma. La estabilidad de AMP de Referencia puede mejorarse indirectamente si la estabilidad de AMP de referencia mejora cuando se adiciona una resistencia en serie entre AMP de referencia y la carga. Como se reconocerá por los expertos en la material los conceptos innovadores descritos en la presente solicitud pueden modificarse y variarse sobre un amplio rango de ampliaciones. Por ejemplo, aunque la presente descripción se ha enfocado en una implementación estéreo de dos canales, la invención también se puede aplicar a la cancelación de interferencia en implementaciones de múltiples canales.
Consecuentemente, el alcance del tema principal patentado no deberá limitarse a alguna de las enseñanzas ilustrativas especificas tratadas antes, sino que se definen por las siguientes reivindicaciones.

Claims (22)

REIVINDICACIONES
1.- Un método para cancelar interferencia entre el primer canal y el segundo canal, en donde la primera señal es una entrada a un primer amplificador de salida para el primer canal y una segunda señal es una entrada a un segundo amplificador de salida para el segundo canal y una carga de salida para cada amplificador de salida es conectado entre cada amplificador de salida y un amplificador de referencia, dicho método comprende: interrumpir las primeras y segundas señales antes de introducir las señales a los primeros y segundos amplificadores de salida; y ajustar una porción de interrupción de cada señal a la otra señal en las entradas de los primeros y segundos amplificadores de salida. interrumpir la segunda señal dentro de una tercer trayectoria y una cuarta trayectoria antes de una entrada de un segundo amplificador de salida; ajustar la segunda señal en la tercera trayectoria por una segunda función ganada; añadir la segunda señal ajustada en la tercera trayectoria a la primera señal en la segunda trayectoria para crear una primer suma; añadir la primera señal ajustada en la primera trayectoria en la segunda señal en la cuarta trayectoria para crear una segunda suma; introducir la primera suma en el primer amplificador de salida; y introducir la segunda suma en el segundo amplificador de salida.
2.- El método para cancelar la interrupción entre un primer canal y un segundo canal, en donde la primera señal es introducida en un primer amplificador de salida para el primer canal y una segunda señal en introducida en un segundo amplificador de salida para el segundo canal y una carga de salida para cada amplificador de salida es conectado entre cada amplificador de salida y un amplificador de referencia, dicho método comprende: interrumpir las primeras y segundas señales de entrada dentro de dos trayectorias; introducir una primera trayectoria de cada amplificador de salida respectivo la señal; añadir una segunda trayectoria de las primeras y segundas señales; ajustar la suma de las primeras y segundas señales por una función de incremento; añadir parcialidad DC adecuada a la suma ajustada y introducir la suma ajustada parcial al amplificador de referencia.
3.- Una disposición para proveer un primer canal y un segundo canal a un conector de auricular, dicha disposición comprende: un primer amplificador de salida para amplificar una primer señal de entrada para el primer canal, dicha primer señal amplificada ha sido suministrada a una primera carga asociada con un conector de auricular; un segundo amplificador de salida para amplificar una segunda señal de entrada para el segundo canal, dicho segunda señal amplificada ha sido suministrada a una segunda carga asociada con el conector de auricular; un amplificador de referencia para proveer una señal de referencia entre las primeras y segundas cargas; y una unidad de cancelación de interrupción para cancelar la interrupción entre los primeros y segundos canales; dicha unidad de cancelación de interrupción comprende : medios para interrumpir las primeras y segundas señales antes de introducir las señales a los primeros y segundos amplificadores de salida; y medios para añadir una porción de interrupción de cada señal a otra señal en las entradas de los primeros y segundos amplificadores de salida.
4. - La disposición de la reivindicación 3, en donde los medios para añadir una porción de interrupción de cada señal a otras señales que incluyen ajustar cada señal de interrupción por una función de incremento antes de añadir la señal de interrupción a otra señal.
5. - La disposición de la reivindicación 4, en donde el amplificador de referencia tiene una impedancia de salida interna (Rint) conocida, las primeras y segundas cargas (RL) son conocidas y las funciones de incremento es un amplificador de incremento programable (PGA) y en donde la disposición además comprende un calculador de incremento PGA para calcular la incremento de PGA basado en la impedancia de salida interna conocida del amplificador de referencia y los primeras y segundas cargas conocidas.
6. - La disposición de la reivindicación 5, en donde el calculador de incremento PGA calcula la incremento de PGA usando la ecuación log Rj.nt/RL-
7. - La disposición de la reivindicación 4, en donde el amplificador de referencia tiene una impedancia de salida interna conocida (Rint), la función de incremento es un amplificador de incremento programable (PGA) y la disposición además comprende: medios para medir la impedancia de las primeras y segundas cargas (RL) ; y un calculador de incremento PGA para calcular la incremento de PGA basada en la impedancia de salida interna conocida del amplificador de referencia y las primeras y segundas cargas medidas.
8. - La disposición de la reivindicación 9, en donde el calculador de incremento PGA calcula la incremento de PGA usando la ecuación log Rint RL-
9. - La disposición de la reivindicación 4, en donde el amplificador de referencia tiene una impedancia de salida interna conocida (Rint) , la función de incremento es un amplificador de incremento programable ( PGA ) y la disposición además comprende: un multiplexor de medida de interferencia y un amplificador de entrada para medir el nivel de señal del amplificador de referencia; y un calculador de incremento de PGA conectado al multiplexor para calcular la incremento de PGA basado en el nivel de señal medido del amplificador de referencia.
10. - La disposición de la reivindicación 9, en donde el calculador de incremento PGA calcula la incremento de PGA usando la ecuación GPGA=20 log Vmeciida /Vini en donde Vmedida es el nivel de voltaje medido del amplificador de referencia y j.ni es el nivel de voltaje de la primera señal de entrada.
11. - La disposición de la reivindicación 4, en donde el amplificador de referencia tiene una impedancia de salida interna conocida (Rint) , la función de incremento es un amplificador de incremento programable (PGA) y la disposición además comprende: un convertidor de análogo a digital (A/D) de medida de interferencia y un amplificador de entrada para medir el nivel de señal del amplificador de referencia; y un calculador de incremento de PGA conectado al convertidor A/D para calcular la incremento de PGA basado en el nivel de señal medido del amplificador de referencia.
12. - La disposición de la reivindicación 3, en donde la disposición es implementada como un Circuito Integrado Especifico de Aplicación de Señal Mixta (ASIC) de una plataforma de teléfono móvil.
13. - Una disposición para proveer un primer canal y un segundo canal a un conector de auricular, dicha disposición comprende: un primer amplificador de salida para amplificar una primer señal de entrada para el primer canal, dicho primer señal amplificada ha sido suministrada a una primer carga asociada con el conector de auricular; un segundo amplificador de salida para amplificar una segunda señal de entrada para el segundo cabal, dicha segunda señal amplificada ha sido suministrada a la segunda carga asociada con el conector de auricular; un amplificador de referencia para proveer una señal de referencia entre las primeras y segundas cargas; y una unidad de cancelación de interrupción para cancelar la interrupción entre los primeros y segundos canales, dicha unidad de cancelación de interferencia comprende : primeros y segundos interruptores para interrumpir las primeras y segundas señales de entrada dentro de dos trayectorias; medios para introducir una primer trayectoria de cada amplificador de salida de señal respectivo; un primer añadidor para añadir junto con la segunda trayectoria de la primera y segunda señal; una función de incremento para ajustar la suma de las primeras y segundas señales; un segundo añadidor para añadir una tendencia DC adecuada a la suma ajustada; y medios para introducir la suma ajustada de tendencia al amplificador de referencia.
14. - La disposición de la reivindicación 13, en donde la función de incremento es un amplificador de incremento programable (PGA) .
15. - La disposición de la reivindicación 14, en donde el amplificador de referencia tiene una impedancia de salida interna ( Rint) conocida, las primeras y segundas cargas (RL) son conocidas y las funciones de incremento es un amplificador de incremento programable (PGA) y en donde la disposición además comprende un calculador de incremento PGA para calcular la incremento de PGA basado en la impedancia de salida interna conocida del amplificador de referencia y los primeras y segundas cargas conocidas.
16. - La disposición de la reivindicación 15, en donde el calculador de incremento PGA calcula la incremento de PGA usando la ecuación log Rint RL-
17. - La disposición de la reivindicación 14, en donde el amplificador de referencia tiene una impedancia de salida interna conocida (Rint) y la disposición además comprende : medios para medir la impedancia de las primeras y segundas cargas (RL) ; y un calculador de incremento PGA para calcular la incremento de PGA basada en la impedancia de salida interna conocida del amplificador de referencia y las primeras y segundas cargas medidas.
18. - La disposición de la reivindicación 17, en donde el calculador de incremento PGA calcula la incremento de PGA usando la ecuación log Rint/Ri,-
19. - La disposición de la reivindicación 14, en donde el amplificador de referencia tiene una impedancia de salida interna conocida (Rint) y la disposición además comprende : un multiplexor de medida de interferencia y un amplificador de entrada para medir el nivel de señal del amplificador de referencia; y un calculador de incremento de PGA conectado al multiplexor para calcular la incremento de PGA basado en el nivel de señal medido del amplificador de referencia.
20. - La disposición de la reivindicación 19, en donde el calculador de incremento PGA calcula la incremento de PGA usando la ecuación GPGA=20 log Vmedida/Vinl en donde Vmedida es el nivel de voltaje medido del amplificador de referencia y j.ni es el nivel de voltaje de la primera señal de entrada,
21. - La disposición de la reivindicación 14, en donde el amplificador de referencia tiene una impedancia de salida interna conocida (Rint) y la disposición además comprende : un convertidor de análogo a digital (A/D) de medida de interferencia y un amplificador de entrada para medir el nivel de señal del amplificador de referencia; y un calculador de incremento de PGA conectado al convertidor A/D para calcular la incremento de PGA basado en el nivel de señal medido del amplificador de referencia.
22. - La disposición de la reivindicación 13, en donde la disposición es implementada como un Circuito Integrado Especifico de Aplicación de Señal Mixta (ASIC) de una plataforma de teléfono móvil.
MX2009000063A 2006-07-08 2007-07-02 Cancelacion de interferencia usando mediciones de impedancia de carga. MX2009000063A (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/482,595 US7925030B2 (en) 2006-07-08 2006-07-08 Crosstalk cancellation using load impedence measurements
PCT/EP2007/056623 WO2008006724A1 (en) 2006-07-08 2007-07-02 Crosstalk cancellation using load impedence measurements

Publications (1)

Publication Number Publication Date
MX2009000063A true MX2009000063A (es) 2009-01-23

Family

ID=38458093

Family Applications (1)

Application Number Title Priority Date Filing Date
MX2009000063A MX2009000063A (es) 2006-07-08 2007-07-02 Cancelacion de interferencia usando mediciones de impedancia de carga.

Country Status (7)

Country Link
US (1) US7925030B2 (es)
EP (1) EP2039221B1 (es)
JP (1) JP5032570B2 (es)
KR (1) KR20090028639A (es)
CN (1) CN101491117B (es)
MX (1) MX2009000063A (es)
WO (1) WO2008006724A1 (es)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112583B2 (en) 2006-09-14 2015-08-18 Symbol Technologies, Llc Mitigating audible cross talk
US8391506B1 (en) * 2006-09-14 2013-03-05 Symbol Technologies, Inc. Mitigating audible cross talk
JP4929960B2 (ja) 2006-10-06 2012-05-09 ソニー株式会社 オーディオ再生装置、計測方法、プログラム、記録媒体、音漏れ低減調整方法
US20110096931A1 (en) * 2009-10-28 2011-04-28 Sony Ericsson Mobile Communications Ab Crosstalk suppression
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US9246713B2 (en) 2010-05-20 2016-01-26 Kandou Labs, S.A. Vector signaling with reduced receiver complexity
US9077386B1 (en) 2010-05-20 2015-07-07 Kandou Labs, S.A. Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication
US9564994B2 (en) 2010-05-20 2017-02-07 Kandou Labs, S.A. Fault tolerant chip-to-chip communication with advanced voltage
US9300503B1 (en) 2010-05-20 2016-03-29 Kandou Labs, S.A. Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication
US9479369B1 (en) 2010-05-20 2016-10-25 Kandou Labs, S.A. Vector signaling codes with high pin-efficiency for chip-to-chip communication and storage
US9985634B2 (en) 2010-05-20 2018-05-29 Kandou Labs, S.A. Data-driven voltage regulator
US8593305B1 (en) 2011-07-05 2013-11-26 Kandou Labs, S.A. Efficient processing and detection of balanced codes
US9596109B2 (en) 2010-05-20 2017-03-14 Kandou Labs, S.A. Methods and systems for high bandwidth communications interface
US9362962B2 (en) 2010-05-20 2016-06-07 Kandou Labs, S.A. Methods and systems for energy-efficient communications interface
US9288082B1 (en) 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
US9251873B1 (en) 2010-05-20 2016-02-02 Kandou Labs, S.A. Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications
US9401828B2 (en) 2010-05-20 2016-07-26 Kandou Labs, S.A. Methods and systems for low-power and pin-efficient communications with superposition signaling codes
US9106238B1 (en) 2010-12-30 2015-08-11 Kandou Labs, S.A. Sorting decoder
US9667379B2 (en) 2010-06-04 2017-05-30 Ecole Polytechnique Federale De Lausanne (Epfl) Error control coding for orthogonal differential vector signaling
US9275720B2 (en) 2010-12-30 2016-03-01 Kandou Labs, S.A. Differential vector storage for dynamic random access memory
US8831230B2 (en) * 2011-04-15 2014-09-09 Fairchild Semiconductor Corporation Amplifier crosstalk cancellation technique
US20130156238A1 (en) * 2011-11-28 2013-06-20 Sony Mobile Communications Ab Adaptive crosstalk rejection
US9268683B1 (en) 2012-05-14 2016-02-23 Kandou Labs, S.A. Storage method and apparatus for random access memory using codeword storage
US9380388B2 (en) * 2012-09-28 2016-06-28 Qualcomm Incorporated Channel crosstalk removal
US9014381B2 (en) * 2012-12-20 2015-04-21 Qualcomm Incorporated Switch techniques for load sensing
CN104995612B (zh) 2013-01-17 2020-01-03 康杜实验室公司 低同步开关噪声芯片间通信方法和系统
CN105122758B (zh) 2013-02-11 2018-07-10 康杜实验室公司 高带宽芯片间通信接口方法和系统
CN105379170B (zh) 2013-04-16 2019-06-21 康杜实验室公司 高带宽通信接口方法和系统
US9161133B2 (en) 2013-06-24 2015-10-13 Sony Corporation Crosstalk reduction in a headset
EP2997704B1 (en) 2013-06-25 2020-12-16 Kandou Labs S.A. Vector signaling with reduced receiver complexity
US9549248B2 (en) * 2013-09-04 2017-01-17 Nuvoton Technology Corporation Method and apparatus for reducing crosstalk in an integrated headset
US9106465B2 (en) 2013-11-22 2015-08-11 Kandou Labs, S.A. Multiwire linear equalizer for vector signaling code receiver
US9806761B1 (en) 2014-01-31 2017-10-31 Kandou Labs, S.A. Methods and systems for reduction of nearest-neighbor crosstalk
EP3100424B1 (en) 2014-02-02 2023-06-07 Kandou Labs S.A. Method and apparatus for low power chip-to-chip communications with constrained isi ratio
US9369312B1 (en) 2014-02-02 2016-06-14 Kandou Labs, S.A. Low EMI signaling for parallel conductor interfaces
US9363114B2 (en) 2014-02-28 2016-06-07 Kandou Labs, S.A. Clock-embedded vector signaling codes
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9148087B1 (en) 2014-05-16 2015-09-29 Kandou Labs, S.A. Symmetric is linear equalization circuit with increased gain
US9852806B2 (en) 2014-06-20 2017-12-26 Kandou Labs, S.A. System for generating a test pattern to detect and isolate stuck faults for an interface using transition coding
US9112550B1 (en) 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
US9900186B2 (en) 2014-07-10 2018-02-20 Kandou Labs, S.A. Vector signaling codes with increased signal to noise characteristics
US9432082B2 (en) 2014-07-17 2016-08-30 Kandou Labs, S.A. Bus reversable orthogonal differential vector signaling codes
KR102243423B1 (ko) 2014-07-21 2021-04-22 칸도우 랩스 에스에이 다분기 데이터 전송
CN106576087B (zh) 2014-08-01 2019-04-12 康杜实验室公司 带内嵌时钟的正交差分向量信令码
US9674014B2 (en) 2014-10-22 2017-06-06 Kandou Labs, S.A. Method and apparatus for high speed chip-to-chip communications
US9936317B2 (en) 2014-10-31 2018-04-03 Fairchild Semiconductor Corporation Audio crosstalk calibration switch
US10015578B2 (en) * 2014-11-19 2018-07-03 Fairchild Semiconductor Corporation Remote ground sensing for reduced crosstalk of headset and microphone audio signals
CN113193938B (zh) 2015-06-26 2023-10-27 康杜实验室公司 高速通信系统
US9557760B1 (en) 2015-10-28 2017-01-31 Kandou Labs, S.A. Enhanced phase interpolation circuit
US9577815B1 (en) 2015-10-29 2017-02-21 Kandou Labs, S.A. Clock data alignment system for vector signaling code communications link
US10055372B2 (en) 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
EP3408935B1 (en) 2016-01-25 2023-09-27 Kandou Labs S.A. Voltage sampler driver with enhanced high-frequency gain
EP3446403B1 (en) 2016-04-22 2021-01-06 Kandou Labs S.A. High performance phase locked loop
US10003454B2 (en) 2016-04-22 2018-06-19 Kandou Labs, S.A. Sampler with low input kickback
US10333741B2 (en) 2016-04-28 2019-06-25 Kandou Labs, S.A. Vector signaling codes for densely-routed wire groups
US10153591B2 (en) 2016-04-28 2018-12-11 Kandou Labs, S.A. Skew-resistant multi-wire channel
EP3449606A4 (en) 2016-04-28 2019-11-27 Kandou Labs S.A. LOW POWER MULTILAYER ATTACK CIRCUIT
CN106254983A (zh) * 2016-08-16 2016-12-21 深圳天珑无线科技有限公司 一种手机耳机电路
CN107786924B (zh) * 2016-08-31 2021-03-16 广东得胜电子有限公司 一种解决带有麦克风功能的耳机串音问题电路
US9906358B1 (en) 2016-08-31 2018-02-27 Kandou Labs, S.A. Lock detector for phase lock loop
US10411922B2 (en) 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
US10200188B2 (en) 2016-10-21 2019-02-05 Kandou Labs, S.A. Quadrature and duty cycle error correction in matrix phase lock loop
US10372665B2 (en) 2016-10-24 2019-08-06 Kandou Labs, S.A. Multiphase data receiver with distributed DFE
US10200218B2 (en) 2016-10-24 2019-02-05 Kandou Labs, S.A. Multi-stage sampler with increased gain
CN107071658A (zh) * 2017-04-28 2017-08-18 维沃移动通信有限公司 一种降低移动终端串音的方法及移动终端
CN109121044B (zh) * 2017-06-26 2021-04-23 北京小米移动软件有限公司 耳机串音处理方法及装置
US10116468B1 (en) 2017-06-28 2018-10-30 Kandou Labs, S.A. Low power chip-to-chip bidirectional communications
US10686583B2 (en) 2017-07-04 2020-06-16 Kandou Labs, S.A. Method for measuring and correcting multi-wire skew
US10203226B1 (en) 2017-08-11 2019-02-12 Kandou Labs, S.A. Phase interpolation circuit
US10326623B1 (en) 2017-12-08 2019-06-18 Kandou Labs, S.A. Methods and systems for providing multi-stage distributed decision feedback equalization
US10554380B2 (en) 2018-01-26 2020-02-04 Kandou Labs, S.A. Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation
CN113923564A (zh) * 2021-11-19 2022-01-11 展讯通信（上海）有限公司 音频处理装置及终端设备
US20230232155A1 (en) * 2022-01-20 2023-07-20 Qualcomm Incorporated Audio ground switch channel crosstalk cancellation technique

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3466400A (en) * 1966-12-30 1969-09-09 Zenith Radio Corp Combined synchronous demodulator and active matrix
US4449229A (en) * 1980-10-24 1984-05-15 Pioneer Electronic Corporation Signal processing circuit
EP0160431B1 (en) * 1984-04-09 1990-09-19 Pioneer Electronic Corporation Sound field correction system
JPH0422634Y2 (es) * 1985-06-26 1992-05-25
JP2911131B2 (ja) * 1989-05-08 1999-06-23 三洋電機株式会社 集積回路
JPH03171900A (ja) * 1989-11-29 1991-07-25 Pioneer Electron Corp 狭空間用音場補正装置
JP2609943B2 (ja) * 1990-07-31 1997-05-14 三洋電機株式会社 増幅回路
US5774556A (en) * 1993-09-03 1998-06-30 Qsound Labs, Inc. Stereo enhancement system including sound localization filters
US5434921A (en) * 1994-02-25 1995-07-18 Sony Electronics Inc. Stereo image control circuit
GB9610394D0 (en) * 1996-05-17 1996-07-24 Central Research Lab Ltd Audio reproduction systems
JPH10224888A (ja) * 1997-02-06 1998-08-21 Pioneer Electron Corp 車載用スピーカシステム
JP4318841B2 (ja) * 2000-07-14 2009-08-26 ローランド株式会社 音響効果装置
KR20020059593A (ko) * 2000-07-17 2002-07-13 요트.게.아. 롤페즈 방향 감지 및 중앙 신호들과 같은 보조 오디오 신호들을얻어내기 위한 입체음향 오디오 처리 장치
JP4371621B2 (ja) * 2001-03-22 2009-11-25 新日本無線株式会社 サラウンド再生回路
US7183857B2 (en) 2002-01-24 2007-02-27 Maxim Integrated Products Inc. Single supply direct drive amplifier
JP3659349B2 (ja) * 2002-03-29 2005-06-15 インターナショナル・ビジネス・マシーンズ・コーポレーション オーディオアンプ及びノート型パーソナルコンピュータ
JP4509686B2 (ja) 2004-07-29 2010-07-21 新日本無線株式会社 音響信号処理方法および装置

Also Published As

Publication number Publication date
CN101491117B (zh) 2012-05-30
JP5032570B2 (ja) 2012-09-26
WO2008006724A1 (en) 2008-01-17
CN101491117A (zh) 2009-07-22
EP2039221A1 (en) 2009-03-25
JP2009543388A (ja) 2009-12-03
EP2039221B1 (en) 2013-02-20
US7925030B2 (en) 2011-04-12
KR20090028639A (ko) 2009-03-18
US20080008325A1 (en) 2008-01-10

Similar Documents

Publication Publication Date Title
MX2009000063A (es) Cancelacion de interferencia usando mediciones de impedancia de carga.
EP3047570B1 (en) Systems and methods for detection of load impedance of a transducer device coupled to an audio device
US20150098579A1 (en) Method and apparatus for an integrated headset switch with reduced crosstalk noise
US8249265B2 (en) Method and apparatus for achieving active noise reduction
US9380388B2 (en) Channel crosstalk removal
JP2009543388A5 (es)
KR101710174B1 (ko) 통합 헤드셋의 크로스토크 감소 방법 및 장치
KR20190086370A (ko) 스테레오 오디오 시스템 및 방법
WO2019100750A1 (zh) 一种消除音频信号播放通路之间串扰的方法、电路及设备
US20190149105A1 (en) On-chip resistor divider compensation with a 2vrms input
KR20200003395A (ko) 차지 펌프 잡음을 감소시키기 위한 신호 경로의 잡음 전달 함수의 제어
CN102570987B (zh) 具有提高的噪声特性的音频放大电路
CN201956977U (zh) 具有提高的噪声特性的音频放大电路
US5086474A (en) Amplifier having maximum summed power output from a plurality of devices having limited current sinking capability
KR101121265B1 (ko) 증폭기 장치 및 증폭 방법
CN211352416U (zh) 一种耳机
US20230232155A1 (en) Audio ground switch channel crosstalk cancellation technique
Hess Voltage Transmission for Audio Systems
JP2009141915A (ja) 入力回路及び録音装置
JPH02302112A (ja) 音質調整回路

Legal Events

Date Code Title Description
FG Grant or registration