JP5030355B2 - 電子部品を三次元で相互接続するための方法及び装置 - Google Patents

電子部品を三次元で相互接続するための方法及び装置 Download PDF

Info

Publication number
JP5030355B2
JP5030355B2 JP2001545371A JP2001545371A JP5030355B2 JP 5030355 B2 JP5030355 B2 JP 5030355B2 JP 2001545371 A JP2001545371 A JP 2001545371A JP 2001545371 A JP2001545371 A JP 2001545371A JP 5030355 B2 JP5030355 B2 JP 5030355B2
Authority
JP
Japan
Prior art keywords
groove
block
conductor
package
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001545371A
Other languages
English (en)
Other versions
JP2003517214A (ja
Inventor
クリスチャン ヴァル，
Original Assignee
スリーディー プラス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スリーディー プラス filed Critical スリーディー プラス
Publication of JP2003517214A publication Critical patent/JP2003517214A/ja
Application granted granted Critical
Publication of JP5030355B2 publication Critical patent/JP5030355B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10643—Disc shaped leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

【０００１】
本発明は、少なくとも１つの電子部品を備えたパッケージ又は回路を三次元で相互接続するための方法に関するものである。
【０００２】
現在の電子系の製造において、回路数の増加や処理の高速度化に対応すべく、より高度な小型化への要望を考慮に入れておく必要がある。小型化を目的に、例えばフランス国特許第ＦＲ２６７０３２３号による集積回路チップのスタックの製造方法や、フランス国特許第ＦＲ２６８８６３０による半導体チップをカプセル化したパッケージ等が提案されているが、これらはスタックの側面を相互接続面として利用することでウェハ又はパッケージ間を相互接続するものである。
【０００３】
しかし、このようにして積重ねたパッケージ又は回路のブロックは一般的に電気絶縁材で被覆してから金属化層を積層することで遮蔽しているため、スタック及び遮蔽層の表面に形成された接続間で発生する寄生キャパシタンスは少なくない。これは、特に部品の高速度化を望む場合、かなりの欠点である。
【０００４】
本発明は、パッケージ又は回路の導体を、ブロックの表面に形成された接続ではなく、ブロックの面に対して垂直な溝を利用した接続によって相互接続することで上記欠点を解消することを目的とする。
【０００５】
本発明は、少なくとも１つの電子部品を含み、接続導体を取付けたパッケージ又は回路を三次元で相互接続する方法を提供するものであり、該方法は、該パッケージ又は回路を積重ね、電気絶縁材で被覆し固定することでブロックを形成し、
ａ） 導体の端部がブロックの対応する面より若干後方に残るようにブロックを切断し、
ｂ） 各導体の端部を切抜くようにして、該面に対して垂直な溝を彫り、
ｃ） 該ブロック及びその溝を金属化し、
ｄ） 該面から金属層を除去するためにブロックの面を研磨し、
ｅ） ブロック全体を電気絶縁材で被覆するステップを有することを特徴とする。
【０００６】
本発明は、さらに、少なくとも１つの電子部品を含み、接続導体を取付けたパッケージ又は回路を三次元で相互接続するための電子装置であって、該パッケージ又は回路を積重ね、電気絶縁材で被覆し固定することでブロックが形成されており、該導体の端部がブロックの対応する面より後方に位置し、該面に、該導体のそれぞれの端部を切抜く溝が設けてあり、その面が金属化されており、該ブロックが、ブロック及び溝全体を被覆する電気絶縁材を有することを特徴とする装置を提供する。
【０００７】
この構成によると、溝の金属化層の断面しか遮蔽金属化層に対向するブロックの表面と面一になっておらず、従って寄生キャパシタンスを大幅に低減することができる。さらに、溝の内側側面がすべて金属化され、これは導電性に付与するので、接続の断面を著しく増加させ、接続間の間隔を広げずにより大きな電流のルーティングを取り扱うことが可能になる。
【０００８】
本発明の他の側面では、このようにして得られた溝を利用して、分散キャパシタを有する供給バスバーを作成し、溝の底を彫ることによりアース供給システム用の２つの対向電極を形成する。
【０００９】
本発明の他の側面によると、上述の方法において、上記パッケージ又は回路への供給のために供給バスバーの形成を含み、ステップｂ）の際に、上記溝のうち少なくとも１つの所定の溝が、該パッケージ又は回路に供給する２つの隣接する導体の端部を切抜き、該方法が、さらに、ステップｃ）とｅ）との間に、
ｇ） 該所定の溝の底に、その全長に亘って、第２の溝を彫るステップを有することを特徴とする方法を提供する。
【００１０】
本発明は、また、上述の装置において、上記所定の溝が、２つの隣接導体の端部を切抜き、該所定の溝の底の金属化層が、該溝の全長に及んで分離されていることを特徴とする装置を提供する。
【００１１】
従って、小型の統合又はハイブリッドバスバーを有するモジュールを低コストで得ることができる。
【００１２】
図１は、フランス国特許第ＦＲ２６８８６３０号による、三次元の相互接続を有する既知の装置の一部を示す斜視図であり、図２は図１の一部を拡大した斜視図であり、図３は図２のＢ−Ｂに沿った断面図である。
【００１３】
この既知の装置は、接続導体２１を取り付けたパッケージ又は回路２を積重ね、電気絶縁材で被覆して固定することによってブロック３を形成するようにしたものである。放熱性を高め、材料の膨張係数の差による応力や破損を回避するために、この絶縁材に、パッケージ又は回路の材料と熱機械的に近いものを選ぶことが好ましい。例えば、エポキシ樹脂等の熱硬化性樹脂を使用することができる。
【００１４】
このブロックを切断し、研磨することで面３１、３３、３４を形成し、パッケージを接続する導体がブロックの対応面（図１における面３１）と面一になるようにする。次に、ブロックの各面を金属化し、接続Ｃを例えばレーザエッチング等によって彫る。
【００１５】
図２は、図１の一部Ａを拡大したものである。各パッケージにおける対応導体２１を繋ぐ接続３８が設けてあり、この接続が、外部回路への電気接続用のパッド３５で終末することが解る。
この接続３８及びパッド３５は、レーザ等を使用したエッチング３６、３７によって導電性の金属化層Ｍを破壊することで得られる。
【００１６】
Ｂ−Ｂに沿った断面を示す図３に、完成した装置が見える。
金属化層Ｍ、エッチ溝３６、３７及び幅ｌの接続３８を含むブロック３は、厚さｄの電気絶縁材３００によって被覆され、その上に遮蔽金属化層３０１が形成される。
【００１７】
厚さｄが小さい故、接続３８と金属化層３０１との間に少なからぬ寄生キャパシタンスが発生する。このキャパシタンスは次の式で表すことができる。
Ｃ＝εVε0（Ａ／ｄ）
ここで、Ａは対向面の面積であり、ε0＝８．８６×１０-12Ｆ／ｍ、εVはブロックを被覆する材料３００の誘電率（例えば、４程度）である。
【００１８】
例えば、単位接続長１ｍｍについて、接続の幅ｌが３５０μｍであり、厚さｄが１００μｍである場合、
Ｃ＝１２．４×１０-14Ｆ
即ち、０．１２５ｐＦ／ｍｍとなる。
【００１９】
従って、接続長３８が１０ｍｍであれば、それだけで１．２５ｐＦの寄生キャパシタンスが生じてしまい、微小な供給電圧で高速に作動する回路においては致命的な欠点になり兼ねない。
【００２０】
本発明によれば、接続及び遮蔽部の対向面を大幅に減らすことで寄生キャパシタンスを減少させることによってこの課題を解決する。
【００２１】
図４には、本発明の一実施形態による方法を示す。
方法の第１ステップ１００は、従来技術と何等変わらない。パッケージ又は回路を積重ね、熱硬化した樹脂等の電気絶縁材を使用して固定する。
【００２２】
次のステップ１０１では、パッケージ又は回路を接続する導体２１がブロックの対応面より若干後方に残るように、固定されたスタックを切断する。これは図５に示してある。ステップ１０１で得られたブロック３'が、上側パッケージの導体２１の端部とともに見える。例えばのこ引きによって切られる切断面は、物理的にはブロック３'の面３０２となる。
導体２１を、面３０２より数ミクロンから数百ミクロン後方に位置させることができる。
【００２３】
次のステップ１０２では、後方に位置する導体２１の端部を切抜くことのできる深さの溝を面３０２及びパッケージの面に対して垂直に形成する。このようにして金属化することのできる部分が得られる。
次のステップ１０３では、ブロック３'の各面及び先に形成された溝の上に、例えば金属等の導電層を１つ（又は複数）形成する。
次のステップ１０４では、溝内の接続の短絡を除去するために、溝を有するブロックの面を研磨する。
【００２４】
次のステップ１０５では、この組立体全体を、熱硬化性樹脂等の電気絶縁材で被覆する。最後に、ステップ１０６で、被覆された組立体に遮蔽のための金属化処理を施す。
【００２５】
図６には、本発明による装置の完成した状態を示す。そこに、図５のブロック３'における導体２１と面３０２が見える。面３０２に、導体２１まで達する溝４０、４１が彫り込まれている。溝４２の金属化層は、面３０２を研磨し、この面から金属化層を除去するステップ１０４の後に残存するものである。残存する金属化層４２は、各パッケージの対応導体間の接続となる。ステップ１０５に続いて、ブロック３'は樹脂３０３で被覆され、樹脂は遮蔽金属化層３０４によって被覆される。
ステップ１０２における溝の形成方法として、のこ引き、フライス加工、レーザエッチング又はその他の周知の方法を使用することが可能である。
【００２６】
図６における寄生キャパシタンスは、面３０２と面一である金属化層４２と遮蔽部３０４の間に発生するものに限られる。これは、次のように表すことができる。
Ｃ＝２εVε0（Ａ'／ｄ）
ここで、面積Ａ'は、単位接続長１ｍｍにつき、ｅである。
【００２７】
厚さｅを７μｍとすると、キャパシタンスが０．００５ｐＦ／ｍｍとなり、即ち接続長１０ｍｍに対して０．０５ｐＦである。従って、寄生キャパシタンスが１／２５まで減ったことが解る。
【００２８】
図７Ａ及び７Ｂに、切断方法によって異なる溝の他の形状を示す。図７Ａでは、溝４３の断面が台形であるのに対し、図７Ｂにおける溝４４の断面は部分円形である。
【００２９】
本発明の他の側面によると、上記方法を改良して、分散統合型又はハイブリッド型キャパシタを有する供給バスバーを形成することも考えられる。
【００３０】
図８に、この変形例による本発明の方法を示す。図４の方法に比較すると、まず、所定の溝で上記バーを形成するために、溝を彫るステップ１０２の際に、パッケージにおける２本の隣接する供給導体を切抜く必要がある。さらに、ステップ１０３とステップ１０５の間に、これら所定の溝の底に、その全長に亘って、２つのアース及び供給電極を離別するための第２の溝を形成する。
【００３１】
図９は、ステップ１０４を終えた時点での装置の部分斜視図である。溝４５は、ブロック３'の２つの隣接する導体２１'を切り抜き、その面は、研磨面３０２と面一の金属化層４２を有する。
【００３２】
図１０は、ステップ１０７を終了した時点の部分斜視図である。
溝４５の幅Ｗより小さい幅ｗの第２の溝４６は、２つの対向する電極を形成するように、金属化層４２を横切るものである。
【００３３】
ステップ１０５（図８）において、溝４５、４６を含むブロック３'全体を、熱硬化性樹脂等の電気絶縁材で被覆する。その目的は、第一に、導体、接続及び電極が蝋付けの際に埃や残留融剤等によって汚染されることを防止するために溝を密閉するためである。さらに、保護が必要であれば、任意であるステップ１０６によって、モジュール全体の遮蔽のために金属層を再形成することが可能である。
【００３４】
最後に、これは、２つの電極上に分散されたキャパシタンスを得ることを可能とする。通常、その膨張係数を下げるために鉱物の粒子を多く含ませたエポキシ樹脂が使用される。よって、誘電率がおよそ４になる。この条件で、溝の深さｐが１ｍｍ、幅Ｗが２００μｍである場合、キャパシタンスが約０．１７７ｐＦ／ｍｍとなる。溝の長さを１０ｍｍとすると、キャパシタンスは１．７７ｐＦである。
【００３５】
しかし、用途によって、より高い誘電率（典型的に数百）を得るために、例えばチタン酸バリウム等の誘電体粒子を添加した樹脂を使用することも考えられる。従って、誘電率εV＝４００の場合、キャパシタンスは１７７ｐＦとなる。
【００３６】
図１０に示すように、溝４５内に２つの対向する電極を有する装置は、上述のアース及び供給電極として使用する用途以外にも、特に、図１１に示すような他の用途も可能である。
【００３７】
これは、高周波数において、２つの近隣する信号接続間でクロストーク、即ち１つの接続から隣接する接続への寄生電流の誘導が、発生するおそれがあるためである。同一平面上（溝なし）の接続では、接続の間にアース接続（これも同一平面上）を設けることでクロストークを防止することができる。しかし、こうすることにより、信号接続の間隔がかなり広くなってしまう。
【００３８】
本発明による装置は、図１１に示すように、この欠点を解消することができる。図中、各溝４５において、１つの電極Msをアースに接続すると、信号接続S1、S2を遮蔽部又はアースMsによって離別することができるのが解る。電極Msは、図１１の右側のように導体２１'に接続することができるし、或いは図１１の左側のように、導体２１'に接続せずにアースに接続するようにして遮蔽のみに使用することもできる。
【００３９】
図１０の装置は、他にも、図１２に示すような、ハイブリッドキャパシタを有する供給バスバーを形成するようにして使用することも可能である。この実施形態において、２つの対向する長手方向面に電極５１、５２となる金属化層からなるキャパシタ５０を溝４５の中に挿入する。これらの面は、２つの接続用の電極を形成する金属化層４２の反対側に設けられており、対応電極と接続され、例えば銀を添加した接着剤５３による接着等によって導電性の材料を使用してキャパシタを固定する。これによって、スペースを節約し、構造を被覆することによって汚染や短絡に対して保護された装置が得られる。さらに、ブロックの各ステージの供給線の自己インダクタンスを最小化することができ、各ステージが直接キャパシタ１０に接続されるので、全ステージへの供給がバランスよくとれる。キャパシタの挿入は、図８のステップ１０８に示す。
【００４０】
ちなみに、図８に示す方法において、ステップ１０４とステップ１０７の順序を逆にしても良い。しかし、ステップ１０４の処理による導電性の埃が第２の溝４６に入り込むのを防止するために、図面に示す順序の方が望ましい。
【００４１】
もちろん、本発明は上述の実施形態に限定されるものではなく、特に、接続導体２１、２１'を設けた面以外のブロックの面においても、同様にして溝によって寄生キャパシタンスの発生を防止することもできる。
【図面の簡単な説明】
【図１】 図１には、三次元の相互接続を有する周知の装置を示す。
【図２】 図２には、三次元の相互接続を有する周知の装置を示す。
【図３】 図３には、三次元の相互接続を有する周知の装置を示す。
【図４】 図４は、本発明の一実施形態による方法のフロー図である。
【図５】 図５には、本発明による装置の製造工程を示す。
【図６】 図６は、本発明の一実施形態による装置の部分斜視図である。
【図７】 図７Ａ及び７Ｂは、本発明による装置の変形例を示す拡大図である。
【図８】 図８は、本発明の変形例による方法のフロー図である。
【図９】 図９は、図８の方法による装置の製造工程を示すものである。
【図１０】 図１０は、本発明の方法の変形例により得られた装置の部分斜視図である。
【図１１】 図１１は、他の適用例による本発明の方法の変形例により得られた装置を示すものである。
【図１２】 図１２は、図１０の装置の変形例を示す斜視図である。

Claims (9)

  1. 少なくとも１つの電子部品を含み、接続導体を取付けたパッケージ又は回路を三次元で相互接続する方法であって、該パッケージ又は回路を積重ね、電気絶縁材で被覆し、固定（１００）することでブロック（３）を形成し、
    ａ） 該ブロック（３）を切断し、
    ｂ） 該導体の端部に対向する面に対して垂直に、該導体と連絡する溝（４０、４１、４３、４４）を彫り（１０２）、
    ｃ） 該ブロックの面及び該溝を金属化（１０３）し、
    ｄ） 該面から該金属層を除去するために該ブロックの面を研磨（１０４）し、
    ｅ） 該ブロック全体を電気絶縁材で被覆（１０５）し、
    ｆ） 該ブロック（３'）の面を金属化（１０６）する最終ステップをさらに有し、
    ステップａ）における切断（１０１）する工程が、該導体の端部が、対応する面（３０２）に対して後方に位置するように残して行われ、ステップｂ）における溝（４０、４１、４３、４４）を彫る（１０２）工程が、該導体のそれぞれの端部を切り抜くことのできる深さまで行われることを特徴とする方法。
  2. 上記パッケージ又は回路への供給のために供給バスバーの形成を含み、ステップｂ）の際に、上記溝のうち少なくとも１つの溝（４５）が、該パッケージ又は回路に供給する２つの隣接する導体の端部を切抜き、該方法が、さらに、ステップｃ）とｅ）との間に、
    ｇ） 上記溝（４５）の底に、その全長に亘って、第２の溝を彫る（１０７）ステップを有することを特徴とする請求項１に記載の方法。
  3. 上記第２の溝（４６）の幅が、少なくとも１つの上記溝（４５）の幅より狭いことを特徴とする請求項２に記載の方法。
  4. 上記溝（４０、４１、４３、４４、４５、４６）が、のこ引きによって形成されることを特徴とする上記請求項１ないし３のうち何れか１項に記載の方法。
  5. 上記溝（４０、４１、４３、４４、４５、４６）が、レーザによって形成されることを特徴とする請求項１ないし３のうち何れか１項に記載の方法。
  6. 被覆ステップｅ）の直前に、
    ｈ） 少なくとも１つの上記溝（４５）の両側面の間に、各側面に対して導電性の接着剤を使用して、キャパシタ及び接着剤を取付けるステップをさらに有することを特徴とする請求項２又は３に記載の方法。
  7. 少なくとも１つの電子部品を含み、接続導体（２１、２１'）を取付けたパッケージ又は回路を三次元で相互接続するための電子装置であって、該パッケージ又は回路を積重ね、電気絶縁材で被覆し、固定することでブロック（３）が形成され、該導体の端部に対向する面が、該導体と連絡する溝を有し、該導体（２１、２１'）の端部が、ブロックの対向する面より後方に位置し、該面（３０２）に、該導体（２１、２１'）のそれぞれの端部を切抜く深さを有する溝（４０、４１、４３、４４、４５）が設けてあり、該面及び該溝が金属化（４２）され、該ブロックが、ブロック（３'）及び該溝全体を被覆する電気絶縁材（３０３）を有し、さらに、該電気絶縁材を覆う金属遮蔽層（３０４）を有することを特徴とする装置。
  8. 上記溝（４５）が、２つの隣接する導体（２１、２１'）の端部を切抜き、該溝の底の金属化層（４２）が、該溝の全長に亘って分離されていることを特徴とする請求項７に記載の装置。
  9. 少なくとも１つの上記溝（４５）の側面間に、導電性の材料によって側面にキャパシタが取付けてあることを特徴とする請求項８に記載の装置。
JP2001545371A 1999-12-15 2000-12-12 電子部品を三次元で相互接続するための方法及び装置 Expired - Lifetime JP5030355B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR99/15838 1999-12-15
FR9915838A FR2802706B1 (fr) 1999-12-15 1999-12-15 Procede et dispositif d'interconnexion en trois dimensions de composants electroniques
PCT/FR2000/003486 WO2001045172A1 (fr) 1999-12-15 2000-12-12 Procede et dispositif d'interconnexion en trois dimensions de composants electroniques

Publications (2)

Publication Number Publication Date
JP2003517214A JP2003517214A (ja) 2003-05-20
JP5030355B2 true JP5030355B2 (ja) 2012-09-19

Family

ID=9553301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001545371A Expired - Lifetime JP5030355B2 (ja) 1999-12-15 2000-12-12 電子部品を三次元で相互接続するための方法及び装置

Country Status (5)

Country Link
US (1) US6809367B2 (ja)
EP (2) EP2136401A1 (ja)
JP (1) JP5030355B2 (ja)
FR (1) FR2802706B1 (ja)
WO (1) WO2001045172A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10129846C1 (de) * 2001-06-21 2002-11-14 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum elektrischen Kontaktieren von Schaltungsbauelementen
DE10215328A1 (de) * 2001-12-28 2003-07-10 Ihp Gmbh Halbleiterbauelement
FR2837661A1 (fr) * 2002-03-20 2003-09-26 France Hayon Service Circuit imprime universel permettant le raccordement rapide de tous types de hayon elevateur
US6806559B2 (en) * 2002-04-22 2004-10-19 Irvine Sensors Corporation Method and apparatus for connecting vertically stacked integrated circuit chips
US7777321B2 (en) * 2002-04-22 2010-08-17 Gann Keith D Stacked microelectronic layer and module with three-axis channel T-connects
FR2857157B1 (fr) * 2003-07-01 2005-09-23 3D Plus Sa Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
FR2875672B1 (fr) * 2004-09-21 2007-05-11 3D Plus Sa Sa Dispositif electronique avec repartiteur de chaleur integre
KR100632554B1 (ko) * 2004-12-30 2006-10-11 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
US20060213957A1 (en) * 2005-03-26 2006-09-28 Addington Cary G Conductive trace formation via wicking action
FR2884049B1 (fr) * 2005-04-01 2007-06-22 3D Plus Sa Sa Module electronique de faible epaisseur comprenant un empilement de boitiers electroniques a billes de connexion
FR2894070B1 (fr) * 2005-11-30 2008-04-11 3D Plus Sa Sa Module electronique 3d
FR2895568B1 (fr) * 2005-12-23 2008-02-08 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
FR2905198B1 (fr) * 2006-08-22 2008-10-17 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
FR2911995B1 (fr) * 2007-01-30 2009-03-06 3D Plus Sa Sa Procede d'interconnexion de tranches electroniques
US8338267B2 (en) * 2007-07-11 2012-12-25 Sematech, Inc. Systems and methods for vertically integrating semiconductor devices
FR2923081B1 (fr) * 2007-10-26 2009-12-11 3D Plus Procede d'interconnexion verticale de modules electroniques 3d par des vias.
CN102144176B (zh) 2008-09-08 2013-11-06 皇家飞利浦电子股份有限公司 具有转换片和互连层堆栈的辐射探测器的生产方法
FR2940521B1 (fr) 2008-12-19 2011-11-11 3D Plus Procede de fabrication collective de modules electroniques pour montage en surface
EP2207200A1 (en) * 2008-12-24 2010-07-14 Nxp B.V. Stack of molded integrated circuit dies with side surface contact tracks
FR2943176B1 (fr) 2009-03-10 2011-08-05 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
FR2951870B1 (fr) 2009-10-28 2012-03-30 Commissariat Energie Atomique Structure d'interconnexion a cavite presentant une ou plusieurs remontees de contact sur les parois de la cavite et procede de realisation
WO2011110900A1 (en) * 2010-03-12 2011-09-15 Nxp B.V. Stack of molded integrated circuit dies with side surface contact tracks
RU2460171C2 (ru) * 2010-08-23 2012-08-27 Федеральное государственное унитарное предприятие Омский научно-исследовательский институт приборостроения (ФГУП ОНИИП) Объемный модуль для радиоэлектронной аппаратуры
US9448159B2 (en) * 2011-12-02 2016-09-20 Senseair Ab Epoxy molded gas cell for optical measurement and method of forming
US10103447B2 (en) 2014-06-13 2018-10-16 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling structure
US9917372B2 (en) 2014-06-13 2018-03-13 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling arrangement
US9887449B2 (en) * 2014-08-29 2018-02-06 Nxp Usa, Inc. Radio frequency coupling structure and a method of manufacturing thereof
US10225925B2 (en) * 2014-08-29 2019-03-05 Nxp Usa, Inc. Radio frequency coupling and transition structure
DE102016209840A1 (de) * 2016-06-03 2017-12-07 Continental Teves Ag & Co. Ohg Sensor, Verfahren und Sensoranordnung
CN113299626B (zh) * 2021-06-29 2022-10-18 广东佛智芯微电子技术研究有限公司 一种多芯片封装用的导电组件及其制作方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2456388A1 (fr) * 1979-05-10 1980-12-05 Thomson Brandt Microboitier de circuit electronique, et circuit hybride comportant un tel microboitier
FR2485262A1 (fr) * 1980-06-19 1981-12-24 Thomson Csf Boitier d'encapsulation resistant a de fortes pressions externes
FR2485796A1 (fr) * 1980-06-24 1981-12-31 Thomson Csf Resistance electrique chauffante et tete d'imprimante thermique comportant de telles resistances chauffantes
FR2525815B1 (fr) * 1982-04-27 1985-08-30 Inf Milit Spatiale Aeronaut Substrat composite a haute conduction thermique et application aux boitiers de dispositifs semi-conducteurs
FR2529386B1 (fr) * 1982-06-29 1985-12-13 Inf Milit Spatiale Aeronaut Boitier de circuit electronique comportant un condensateur
FR2539386A1 (fr) 1983-01-17 1984-07-20 Fabre Sa Pierre Plateau ou couvercle en carton adapte en particulier pour le gerbage sur palettes
FR2726941A1 (fr) 1986-01-28 1996-05-15 Cimsa Cintra Dispositif integre de protection par varistance d'un composant electronique contre les effets d'un champ electro-magnetique ou de charges statiques
FR2645681B1 (fr) * 1989-04-07 1994-04-08 Thomson Csf Dispositif d'interconnexion verticale de pastilles de circuits integres et son procede de fabrication
FR2666190B1 (fr) * 1990-08-24 1996-07-12 Thomson Csf Procede et dispositif d'encapsulation hermetique de composants electroniques.
US5847448A (en) * 1990-12-11 1998-12-08 Thomson-Csf Method and device for interconnecting integrated circuits in three dimensions
FR2670323B1 (fr) * 1990-12-11 1997-12-12 Thomson Csf Procede et dispositif d'interconnexion de circuits integres en trois dimensions.
FR2674680B1 (fr) * 1991-03-26 1993-12-03 Thomson Csf Procede de realisation de connexions coaxiales pour composant electronique, et boitier de composant comportant de telles connexions.
FR2688629A1 (fr) * 1992-03-10 1993-09-17 Thomson Csf Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices.
FR2688630B1 (fr) 1992-03-13 2001-08-10 Thomson Csf Procede et dispositif d'interconnexion en trois dimensions de boitiers de composants electroniques.
FR2691836B1 (fr) * 1992-05-27 1997-04-30 Ela Medical Sa Procede de fabrication d'un dispositif a semi-conducteurs comportant au moins une puce et dispositif correspondant.
FR2696871B1 (fr) 1992-10-13 1994-11-18 Thomson Csf Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composants 3D en résultant.
JPH06289219A (ja) * 1993-04-05 1994-10-18 Fujitsu Ltd カラーフィルタの製造方法およびそれに用いる印刷用治具
FR2709020B1 (fr) * 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
WO1995025341A1 (en) * 1994-03-15 1995-09-21 Irvine Sensors Corporation 3d stack of ic chips having leads reached by vias through passivation covering access plane
FR2719967B1 (fr) * 1994-05-10 1996-06-07 Thomson Csf Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés.
JP3223708B2 (ja) * 1994-07-21 2001-10-29 株式会社村田製作所 積層電子部品およびその製造方法
US6617205B1 (en) * 1995-11-20 2003-09-09 Hitachi, Ltd. Semiconductor storage device and process for manufacturing the same
JPH1093213A (ja) * 1996-09-09 1998-04-10 Toshiba Lighting & Technol Corp 回路基板、回路装置および装置
JPH11259909A (ja) * 1998-03-10 1999-09-24 Toshiba Corp 光記録媒体用基板、光記録媒体、光記録媒体用基板の製造方法、及び光記録媒体の製造方法

Also Published As

Publication number Publication date
JP2003517214A (ja) 2003-05-20
EP1238431A1 (fr) 2002-09-11
US20020191380A1 (en) 2002-12-19
FR2802706A1 (fr) 2001-06-22
WO2001045172A1 (fr) 2001-06-21
US6809367B2 (en) 2004-10-26
FR2802706B1 (fr) 2002-03-01
EP1238431B1 (fr) 2015-04-01
EP2136401A1 (fr) 2009-12-23

Similar Documents

Publication Publication Date Title
JP5030355B2 (ja) 電子部品を三次元で相互接続するための方法及び装置
JP3532788B2 (ja) 半導体装置及びその製造方法
US5521434A (en) Semiconductor chip and electronic module with integrated surface interconnects/components
JP3544974B2 (ja) 一体化積層体
JP4662324B2 (ja) 回路モジュール
CN101221947B (zh) 具有半导体芯片和无源部件的半导体部件及其制造方法
US6449168B1 (en) Circuit board and a method for manufacturing the same
US6351880B1 (en) Method of forming multi-chip module having an integral capacitor element
US20050258530A1 (en) Micropede stacked die component assembly
US20170117229A1 (en) Circuit package with trench features to provide internal shielding between electronic components
JPH0794666A (ja) マルチチップモジュール
KR20130117328A (ko) 회로 모듈 및 그 제조 방법
CN111739885B (zh) 电磁屏蔽结构、电磁屏蔽结构制作方法和电子产品
US20170117230A1 (en) Circuit package with segmented external shield to provide internal shielding between electronic components
CN104347541A (zh) 电路模块以及电路模块的制造方法
US20170223839A1 (en) Printed circuit board with compartmental shields for electronic components and methods of fabricating the same
US10895681B2 (en) Semiconductor module, manufacturing method thereof, and communication method using the same
JP2707996B2 (ja) 混成集積回路装置およびその製造方法
US11435797B2 (en) Manufacturing method of power module
EP0614221A1 (en) Integrated transmission line structure
CN114731763A (zh) 内埋电路板及其制造方法
JP3831173B2 (ja) 半導体モジュール
US20240178155A1 (en) Multilevel package substrate with box shield
CN102263076B (zh) 封装结构及形成封装结构的方法
CN109075156A (zh) 电子单元

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100816

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100826

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100916

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110819

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110826

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110921

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110929

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111021

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120626

R150 Certificate of patent or registration of utility model

Ref document number: 5030355

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term