JP5030195B2 - 半導体素子の素子分離膜形成方法 - Google Patents

半導体素子の素子分離膜形成方法 Download PDF

Info

Publication number
JP5030195B2
JP5030195B2 JP2004367280A JP2004367280A JP5030195B2 JP 5030195 B2 JP5030195 B2 JP 5030195B2 JP 2004367280 A JP2004367280 A JP 2004367280A JP 2004367280 A JP2004367280 A JP 2004367280A JP 5030195 B2 JP5030195 B2 JP 5030195B2
Authority
JP
Japan
Prior art keywords
film
oxide film
forming
pad
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004367280A
Other languages
English (en)
Other versions
JP2006121021A (ja
Inventor
永 鎬 楊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2006121021A publication Critical patent/JP2006121021A/ja
Application granted granted Critical
Publication of JP5030195B2 publication Critical patent/JP5030195B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

本発明は、半導体素子の素子分離膜形成方法に係り、特に、ウェットエッチング率の高いアルミニウム酸化膜をパッド酸化膜として用い、トレンチを形成した後、洗浄工程でアルミニウム酸化膜の一部を除去しながらトレンチの上部及び下部コーナー部分を丸く形成する半導体素子の素子分離膜形成方法に関する。
半導体素子の製造工程において、素子分離膜は、アクティブ領域とフィールド領域を分離させ或いは素子間を分離させるために形成する。ところが、素子の高集積化及び小型化の趨勢に従い、素子分離膜は、半導体基板を所定の深さにエッチングしてトレンチを形成した後、トレンチに絶縁膜を埋め込んで形成する。このような素子分離膜は、半導体基板上にパッド酸化膜、パッド窒化膜及び感光膜を形成した後、素子分離マスクを用いて感光膜をパターニングし、パターニングされた感光膜をマスクとしてパッド窒化膜、パッド酸化膜及び半導体基板を所定の深さにエッチングしてトレンチを形成した後、絶縁膜を埋め込んで形成する。ここで、パッド窒化膜はＬＰＣＶＤ(Low Pressure Chemical Vapor Deposition；低圧化学的気相成長）法で形成されるが、パッド窒化膜が半導体基板と直接接触すると、パッド窒化膜と半導体基板間のストレスによって半導体基板に結晶欠陥を誘発するので、パッド窒化膜を形成する前にパッド酸化膜を形成する。この際、パッド酸化膜はウェットエッチング率の低い熱酸化膜を使用して形成する。
一方、このようなトレンチ型素子分離膜を形成するためのトレンチエッチング工程でトレンチの上部コーナーのラウンディングは、ＤＲＡＭ(Dynamic Random Access Memory)ではセルしきい値電圧及びリフレッシュに影響を及ぼし、フラッシュメモリ素子では消去及びスタンドバイ電流などの特性に影響を及ぼす。したがって、トレンチの上部コーナーを丸くするために、パッドをエッチングするときに発生するポリマーを用いてエッチング工程を行う。ポリマーを用いたエッチング工程を説明すると、トレンチを形成するためにパッド窒化膜、パッド酸化膜及び半導体基板をエッチングすると、エッチングガスとパッド窒化膜が重合反応を起こしてポリマーが発生しながらトレンチの上部コーナー部分に蓄積される。蓄積されたポリマーは、半導体基板とはエッチング選択比が異なるため、半導体基板をエッチングするときにエッチング防止膜の役割をする。したがって、ポリマーが蓄積されたトレンチの上部コーナー部分は、中央に比べて殆どエッチングされないため、トレンチの上部コーナーが丸く形成される。
ところで、ポリマーを用いてトレンチの上部を丸くするためには、パッド酸化膜の側壁にポリマーが均一に蒸着されるように制御することが相当難しく、ポリマーの発生に伴ってエッチング装置内に異物が発生し、エッチング装置の特性に応じて再現性の確保が難しいという問題点がある。
一方、パッド酸化膜は、ウェットエッチング率の低い熱酸化膜を用いて形成するため、ゲート酸化膜形成前の洗浄工程でパッド酸化膜を除去することが容易ではない。そして、パッド酸化膜を除去するとき、エッチング率が相対的に速いギャップフィル物質がまずエッチングされながらフィールド領域とアクティブ領域間の段差によるモウトが深くなるとう問題点が発生する。
そこで、本発明の目的は、ポリマーを用いたエッチング工程を行わなくても、トレンチの上部及び下部コーナー部分を丸く形成することが可能な半導体素子の素子分離膜形成方法を提供することにある。
本発明の他の目的は、ウェットエッチング率の高いアルミニウム酸化膜をパッド酸化膜として用いることにより、トレンチの上部及び下部コーナーの丸みを均一にし、ゲート酸化膜形成前の洗浄工程でフィールド領域とアクティブ領域間の段差によるモウト発生を最小化することが可能な半導体素子の素子分離膜形成方法を提供することにある。
上記目的を達成するために、本発明に係る半導体素子の素子分離膜形成方法は、半導体基板上にアルミニウム酸化膜でパッド酸化膜を形成した後、該パッド酸化膜の上部にパッド窒化膜を形成する段階と、前記パッド窒化膜及び前記パッド酸化膜の所定の領域をエッチングした後、前記半導体基板をエッチングしてトレンチを形成する段階と、ＮＨ ４ ＯＨ溶液を利用して洗浄工程を行い、前記パッド酸化膜の一部が除去されると同時に前記トレンチの上部及び下部コーナーが丸くなるようにする段階と、前記トレンチの上部にウォール酸化膜を形成する段階と、前記トレンチが埋め込まれるように全体構造上に酸化膜を形成する段階と、前記酸化膜を平坦化させた後、前記酸化膜の一部及び前記パッド窒化膜を除去する段階と、前記パッド酸化膜をＮＨ ４ ＯＨ溶液を利用して除去する段階とを含むことを特徴とする。
前記アルミニウム酸化膜は原子層蒸着（atomic-layer deposition:ＡＬＤ）法または高真空ＣＶＤ(Chemical Vapor Deposition；化学的気相成長）法によって形成する。
前記パッド窒化膜はＳｉＨ２Ｃｌ２とＮＨ３を熱分解してＬＰＣＶＤ(Low Pressure Chemical Vapor Deposition；低圧化学的気相成長）法で形成する。
前記トレンチの上部にウォール酸化膜を形成した後、全体構造上にライナー絶縁膜を形成する段階とをさらに含む。
前記ライナー絶縁膜はＨＴＯ（High Temperature Oxide）酸化膜、窒化膜またはこれらを用いた多重膜で形成する。
前記酸化膜はＨＤＰ（High Density Plasma）法またはＬＰＣＶＤ法で形成する。
前記酸化膜及び前記パッド窒化膜はウェットエッチング工程で除去する。
前記ウェットエッチング工程はＨＦ含有溶液またはＨ３ＰＯ４系列の溶液を用いて行う。
本発明によれば、ウェットエッチング率の高いアルミニウム酸化膜をパッド酸化膜として用い、トレンチを形成した後の洗浄工程でアルミニウム酸化膜の一部を除去しながらトレンチの上部及び下部コーナーを丸くすることにより、ポリマーを用いなくてもトレンチの上部及び下部コーナーを丸く形成することができ、ゲート酸化膜形成前の洗浄工程でフィールド領域とアクティブ領域間の段差によるモウト発生を最小化することができる。
以下、添付図面を参照しながら、本発明の好適な実施例を詳細に説明する。
図１及び図２は本発明に係る半導体素子の素子分離膜形成方法を説明するために順次示した素子の断面図である。
図１（ａ）を参照すると、半導体基板１１上にパッド酸化膜１２、パッド窒化膜１３及び感光膜１４を形成する。ここで、パッド酸化膜１２は後続の工程でウェットエッチング率の高いアルミニウム酸化膜（Ａｌ２Ｏ３）を用いて形成する。アルミニウム酸化膜は原子層蒸着（atomic-layer deposition:ＡＬＤ）法または高真空ＣＶＤ(Chemical Vapor Deposition；化学的気相成長）法を用いて形成する。パッド窒化膜１３はＬＰＣＶＤ(Low Pressure Chemical Vapor Deposition；低圧化学的気相成長）法によって形成するが、ＳｉＨ２Ｃｌ２とＮＨ３を熱分解して形成する。素子分離マスクを用いたリソグラフィ工程で感光膜1４をパターニングする。パターニングされた感光膜１４をマスクとしてパッド窒化膜１３、パッド酸化膜１２の所定の領域をエッチングした後、半導体基板１１を所定の深さにエッチングしてトレンチ１５を形成する。
図１（ｂ）を参照すると、感光膜１４を除去した後、洗浄工程を行ってパッド酸化膜１２の一部が除去されるようにすると同時にトレンチ１５の上部及び下部コーナー部分が丸くなるようにする。この際、洗浄工程はＮＨ４ＯＨ、ＢＯＥ（Buffered Oxide Etchant）、ＨＦなどを選択的に用いて行う。これにより、パッド酸化膜１２の一部が除去され、トレンチ１５の上部及び下部コーナーが丸くなる。そして、トレンチ１５の上部にプラズマダメージを除去するためのウォール酸化膜１６を形成する。
図２（ａ）を参照すると、全体構造上にライナー絶縁膜１７を形成した後、トレンチ１５が埋め込まれるように全体構造上に酸化膜１８を形成する。ここで、ライナー絶縁膜１７は、ＨＴＯ（High Temperature Oxide）酸化膜、窒化膜またはこれらを用いた多重膜で形成する。酸化膜１８はＨＤＰ（High Density Plasma）法またはＬＰＣＶＤ法を用いて形成するが、一般に、デザインルールが縮小されるにつれて、ＨＤＰ法を用いて形成する。ＣＭＰ（Chemical Mechanical Polishing；化学機械的研磨）工程によって酸化膜１８を研磨して平坦化させる。
図２（ｂ）を参照すると、ウェットエッチング工程で酸化膜１８の一部及びパッド窒化膜１３を除去する。この際、ウェットエッチング工程は、ＨＦ含有溶液とＨ３ＰＯ４系列の溶液を用いて行う。その後、ＮＨ４ＯＨ溶液またはＨＦとＮＨ４ＯＨの混合溶液を用いた洗浄工程を行って、半導体基板１１の上部に残留するパッド酸化膜１２を除去した後、ゲート酸化膜（図示せず）を形成する。
本発明の活用例として、半導体素子の素子分離膜形成方法に適用出来、特に、ウェットエッチング率の高いアルミニウム酸化膜をパッド酸化膜として用い、トレンチを形成した後、洗浄工程でアルミニウム酸化膜の一部を除去しながらトレンチの上部及び下部コーナー部分を丸く形成する半導体素子の素子分離膜形成方法に適用出来る。
本発明に係る半導体素子の素子分離膜形成方法を説明するために順次示す素子の断面図である。 本発明に係る半導体素子の素子分離膜形成方法を説明するために順次示す素子の断面図である。
１１…半導体基板
１２…パッド酸化膜
１３…パッド窒化膜
１４…感光膜
１５…トレンチ
１６…ウォール酸化膜
１７…ライナー絶縁膜
１８…絶縁膜

Claims (8)

  1. 半導体基板上にアルミニウム酸化膜でパッド酸化膜を形成した後、該パッド酸化膜の上部にパッド窒化膜を形成する段階と、
    前記パッド窒化膜及び前記パッド酸化膜の所定の領域をエッチングした後、前記半導体基板をエッチングしてトレンチを形成する段階と、
    ＮＨ ４ ＯＨ溶液を利用して洗浄工程を行い、前記パッド酸化膜の一部が除去されると同時に前記トレンチの上部及び下部コーナーが丸くなるようにする段階と、
    前記トレンチの上部にウォール酸化膜を形成する段階と、
    前記トレンチが埋め込まれるように全体構造上に酸化膜を形成する段階と、
    前記酸化膜を平坦化させた後、前記酸化膜の一部及び前記パッド窒化膜を除去する段階と、
    前記パッド酸化膜をＮＨ ４ ＯＨ溶液を利用して除去する段階と、
    を含むことを特徴とする半導体素子の素子分離膜形成方法。
  2. 前記アルミニウム酸化膜は、原子層蒸着（ＡＬＤ）法または高真空ＣＶＤ法を用いて形成することを特徴とする請求項１記載の半導体素子の素子分離膜形成方法。
  3. 前記パッド窒化膜は、ＳｉＨ２Ｃｌ２とＮＨ３を熱分解してＬＰＣＶＤ法を用いて形成することを特徴とする請求項１記載の半導体素子の素子分離膜形成方法。
  4. 前記トレンチの上部にウォール酸化膜を形成した後、全体構造上にライナー絶縁膜を形成する段階とをさらに含むことを特徴とする請求項１記載の半導体素子の素子分離膜形成方法。
  5. 前記ライナー絶縁膜は、ＨＴＯ酸化膜、窒化膜またはこれらを用いた多重膜で形成することを特徴とする請求項４記載の半導体素子の素子分離膜形成方法。
  6. 前記酸化膜は、ＨＤＰ法またはＬＰＣＶＤ法を用いて形成することを特徴とする請求項１記載の半導体素子の素子分離膜形成方法。
  7. 前記酸化膜及び前記パッド窒化膜は、ウェットエッチング工程で除去することを特徴とする請求項１記載の半導体素子の素子分離膜形成方法。
  8. 前記ウェットエッチング工程は、ＨＦ含有溶液またはＨ３ＰＯ４系列の溶液を用いて行うことを特徴とする請求項７記載の半導体素子の素子分離膜形成方法。
JP2004367280A 2004-10-25 2004-12-20 半導体素子の素子分離膜形成方法 Expired - Fee Related JP5030195B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2004-085429 2004-10-25
KR1020040085429A KR100607330B1 (ko) 2004-10-25 2004-10-25 반도체 소자의 소자 분리막 형성 방법

Publications (2)

Publication Number Publication Date
JP2006121021A JP2006121021A (ja) 2006-05-11
JP5030195B2 true JP5030195B2 (ja) 2012-09-19

Family

ID=36129059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004367280A Expired - Fee Related JP5030195B2 (ja) 2004-10-25 2004-12-20 半導体素子の素子分離膜形成方法

Country Status (5)

Country Link
US (1) US7235458B2 (ja)
JP (1) JP5030195B2 (ja)
KR (1) KR100607330B1 (ja)
CN (1) CN100343973C (ja)
DE (1) DE102004060448B4 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726093B1 (ko) * 2006-07-28 2007-06-08 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US7833893B2 (en) * 2007-07-10 2010-11-16 International Business Machines Corporation Method for forming conductive structures
KR100864935B1 (ko) * 2007-08-28 2008-10-23 주식회사 동부하이텍 반도체 소자의 소자 격리막 형성 방법
CN102683180B (zh) * 2012-06-11 2017-10-27 上海华虹宏力半导体制造有限公司 凹槽刻蚀方法以及半导体器件制造方法
CN105225940A (zh) * 2015-09-22 2016-01-06 上海华虹宏力半导体制造有限公司 沟槽工艺方法
FR3051973B1 (fr) 2016-05-24 2018-10-19 X-Fab France Procede de formation de transistors pdsoi et fdsoi sur un meme substrat
CN109411404A (zh) * 2018-10-31 2019-03-01 武汉新芯集成电路制造有限公司 浅沟槽隔离结构及其制造方法和半导体器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780346A (en) * 1996-12-31 1998-07-14 Intel Corporation N2 O nitrided-oxide trench sidewalls and method of making isolation structure
US5674775A (en) * 1997-02-20 1997-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation trench with a rounded top edge using an etch buffer layer
US7235856B1 (en) * 1997-12-18 2007-06-26 Micron Technology, Inc. Trench isolation for semiconductor devices
US6153480A (en) * 1998-05-08 2000-11-28 Intel Coroporation Advanced trench sidewall oxide for shallow trench technology
JP2000021970A (ja) * 1998-07-02 2000-01-21 Mitsubishi Electric Corp 半導体装置の製造方法
US6503330B1 (en) * 1999-12-22 2003-01-07 Genus, Inc. Apparatus and method to achieve continuous interface and ultrathin film during atomic layer deposition
KR100895824B1 (ko) 2002-07-11 2009-05-08 매그나칩 반도체 유한회사 반도체 소자의 소자분리막 형성방법
US6720235B2 (en) * 2002-09-10 2004-04-13 Silicon Integrated System Corp. Method of forming shallow trench isolation in a semiconductor substrate
JP2004281691A (ja) * 2003-03-14 2004-10-07 Seiko Epson Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
CN1767165A (zh) 2006-05-03
CN100343973C (zh) 2007-10-17
KR100607330B1 (ko) 2006-07-28
US20060088977A1 (en) 2006-04-27
KR20060036546A (ko) 2006-05-02
DE102004060448B4 (de) 2011-02-24
DE102004060448A1 (de) 2006-04-27
JP2006121021A (ja) 2006-05-11
US7235458B2 (en) 2007-06-26

Similar Documents

Publication Publication Date Title
JP2004104098A (ja) 低温原子層蒸着による窒化膜をエッチング阻止層として利用する半導体素子及びその製造方法
JP2012033952A (ja) 半導体素子分離方法
TWI397974B (zh) 分離式字元線之製程
JP3667210B2 (ja) 半導体素子のシリンダ形ストレージ電極製造方法
JP4610323B2 (ja) リセスチャネル領域を備えた半導体素子の製造方法
JP4037597B2 (ja) トレンチ素子分離方法
JP4592262B2 (ja) フラッシュメモリ素子のフローティングゲート形成方法
JPH11340317A (ja) 分離構造形成方法
JP2007081367A (ja) フラッシュメモリ素子の製造方法
JP5030195B2 (ja) 半導体素子の素子分離膜形成方法
US20040110377A1 (en) Method of forming a contact in a semiconductor device
JP2008004881A (ja) 素子分離構造部の製造方法
KR100613278B1 (ko) 트랜치 아이솔레이션을 갖는 불휘발성 메모리 소자의 제조방법
CN101728307B (zh) 浅沟槽隔离结构的制作方法
TWI278070B (en) Semiconductor device having step gates and method for fabricating the same
KR20080050101A (ko) 반도체 소자의 캐패시터 형성 방법
KR100559590B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100649872B1 (ko) 반도체소자의 트랜치 소자분리막 형성방법
CN102157435A (zh) 接触孔形成方法
KR20080088951A (ko) 반도체 소자의 트렌치 형성방법
JP2006190937A (ja) 半導体素子の素子分離膜形成方法
JP2006108423A (ja) 素子分離構造部の製造方法
JP2008118100A (ja) フラッシュメモリ素子の製造方法
JP2009117799A (ja) 半導体メモリ素子の素子分離膜形成方法
TW492072B (en) Method to produce a planar mask at a topology-containing surface

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120622

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees