CN105225940A - 沟槽工艺方法 - Google Patents

沟槽工艺方法 Download PDF

Info

Publication number
CN105225940A
CN105225940A CN201510608321.4A CN201510608321A CN105225940A CN 105225940 A CN105225940 A CN 105225940A CN 201510608321 A CN201510608321 A CN 201510608321A CN 105225940 A CN105225940 A CN 105225940A
Authority
CN
China
Prior art keywords
oxide layer
thermal oxide
removes
process method
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510608321.4A
Other languages
English (en)
Inventor
马彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510608321.4A priority Critical patent/CN105225940A/zh
Publication of CN105225940A publication Critical patent/CN105225940A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)

Abstract

本发明公开了一种沟槽工艺方法，包含：第1步，在硅衬底上形成热氧化层，并淀积正硅酸乙酯；第2步，利用光刻胶定义，打开沟槽窗口；第3步，去除光刻胶并进行清洗；第4步，进行沟槽刻蚀；第5步，去除所有的正硅酸乙酯，并保留部分热氧化层；第6步，热氧化生长一层氧化层；第7步，湿法去除所有的氧化层。本发明使用简单的工艺步骤，将沟槽边缘变得平滑，避免电场过于集中而使耐压降低，能提高器件的可靠性。

Description

沟槽工艺方法
技术领域
本发明涉及半导体器件制造领域，特别是指一种沟槽工艺方法。
背景技术
成熟的沟槽工艺在现在功率半导体器件中起着非常重要的作用。比起传统的平面结构，沟槽结构形成的栅极结构功率管有更大的功率密度，对提高器件的性能和器件面积的优化都有非常明显的优势。
常规的沟槽工艺包含：去除氧化层；淀积正硅酸乙酯；光刻定义沟槽窗口；硬掩膜刻蚀；去胶；沟槽刻蚀；湿法腐蚀所有氧化层；生长热氧化层；湿法去除所有氧化层。对于沟槽结构来讲，良好的形貌非常重要。特别是在拐角的地方，比如沟槽结构的顶部，如图1所示，由于刻蚀的各向异性，图中如虚线圆圈处所示的沟槽边角比较锐利，由于此处电场比较集中，往往会成为器件的薄弱点，器件在这些薄弱点失效。外在表现为栅极穿通或者击穿电压变低。
发明内容
本发明所要解决的技术问题是提供一种沟槽工艺方法，以提高器件的耐压能力，提高可靠性。
为解决上述问题，本发明所述的沟槽工艺方法，包含：
第1步，在硅衬底上形成热氧化层，并淀积正硅酸乙酯；
第2步，利用光刻胶定义，打开沟槽窗口；
第3步，去除光刻胶并进行清洗；
第4步，进行沟槽刻蚀；
第5步，去除所有的正硅酸乙酯，并保留部分热氧化层；
第6步，热氧化生长一层氧化层；
第7步，湿法去除所有的氧化层。
进一步地，所述的第1步中，所述热氧化层的厚度为正硅酸乙酯的厚度为
进一步地，所述第1步中，热氧化层或者采用前层遗留的氧化层，不需专门生长。
进一步地，所述第5步中，保留的热氧化层厚度为
进一步地，所述第6步中，热氧化生长的氧化层厚度为
本发明所述的沟槽工艺方法，使用简单的工艺步骤，将沟槽边缘变得平滑，避免电场过于集中而是耐压降低，本发明方法能提高器件的可靠性。
附图说明
图1是传统沟槽的剖面示意图；
图2～7是本发明埋层工艺示意图；
图8是本发明工艺流程图。
附图标记说明
1是衬底，2是热氧化层，3是正硅酸乙酯，4是光刻胶。
具体实施方式
本发明所述的沟槽工艺方法，包含如下的工艺步骤：
第1步，在硅衬底1上形成热氧化层2，并淀积正硅酸乙酯3；所述热氧化层2的厚度为正硅酸乙酯3的厚度为如图2所示。热氧化层2或者采用前层遗留的氧化层，不需专门生长。
第2步，利用光刻胶4定义，打开沟槽窗口；如图3所示。
第3步，去除光刻胶4并进行清洗；
第4步，使用正硅酸乙酯3当硬掩膜，进行沟槽刻蚀，如图4所示；
第5步，去除所有的正硅酸乙酯3，并保留部分热氧化层2；保留的热氧化层2厚度为如图5所示。
第6步，热氧化生长一层氧化层；热氧化生长的氧化层厚度为如图6所示。
第7步，湿法去除所有的氧化层，沟槽刻蚀完成。完成如图7所示。本发明形成的沟槽，其边缘具有平滑的倒角，如图中虚线圆圈处所示。能避免边缘处电场过于集中的问题，提高器件的耐压及可靠性。
本发明所述的沟槽工艺方法，在进行热氧工艺热氧生长的时候，横向和纵向都会消耗拐角处的硅，所以，拐角处消耗的硅会比表面和沟槽表面的多，外在表现为拐角变得平滑，形成平滑的倒角，避免电场过于集中而使耐压降低，本发明方法能提高器件的可靠性。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种沟槽工艺方法，其特征在于，包含：
第1步，在硅衬底上形成热氧化层，并淀积正硅酸乙酯；
第2步，利用光刻胶定义，打开沟槽窗口；
第3步，去除光刻胶并进行清洗；
第4步，进行沟槽刻蚀；
第5步，去除所有的正硅酸乙酯，并保留部分热氧化层；
第6步，热氧化生长一层氧化层；
第7步，湿法去除所有的氧化层。
2.如权利要求1所述的一种沟槽工艺方法，其特征在于：所述的第1步中，所述热氧化层的厚度为正硅酸乙酯的厚度为
3.如权利要求1所述的一种沟槽工艺方法，其特征在于：所述第1步中，热氧化层或者采用前层遗留的氧化层，不需专门生长。
4.如权利要求1所述的一种沟槽工艺方法，其特征在于：所述第5步中，保留的热氧化层厚度为
5.如权利要求1所述的一种沟槽工艺方法，其特征在于：所述第6步中，热氧化生长的氧化层厚度为
CN201510608321.4A 2015-09-22 2015-09-22 沟槽工艺方法 Pending CN105225940A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510608321.4A CN105225940A (zh) 2015-09-22 2015-09-22 沟槽工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510608321.4A CN105225940A (zh) 2015-09-22 2015-09-22 沟槽工艺方法

Publications (1)

Publication Number Publication Date
CN105225940A true CN105225940A (zh) 2016-01-06

Family

ID=54994821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510608321.4A Pending CN105225940A (zh) 2015-09-22 2015-09-22 沟槽工艺方法

Country Status (1)

Country Link
CN (1) CN105225940A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111106003A (zh) * 2019-11-20 2020-05-05 上海华虹宏力半导体制造有限公司 沟槽顶部圆角化的方法
CN111244167A (zh) * 2020-01-19 2020-06-05 上海华虹宏力半导体制造有限公司 栅极沟槽填充方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060088977A1 (en) * 2004-10-25 2006-04-27 Hynix Semiconductor Inc. Method of forming an isolation layer in a semiconductor device
CN103021870A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 Mos晶体管的制作方法和圆角化沟槽顶部尖角的方法
CN104282543A (zh) * 2013-07-11 2015-01-14 上海华虹宏力半导体制造有限公司 应用于沟槽型mos器件的沟槽栅及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060088977A1 (en) * 2004-10-25 2006-04-27 Hynix Semiconductor Inc. Method of forming an isolation layer in a semiconductor device
CN103021870A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 Mos晶体管的制作方法和圆角化沟槽顶部尖角的方法
CN104282543A (zh) * 2013-07-11 2015-01-14 上海华虹宏力半导体制造有限公司 应用于沟槽型mos器件的沟槽栅及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111106003A (zh) * 2019-11-20 2020-05-05 上海华虹宏力半导体制造有限公司 沟槽顶部圆角化的方法
CN111244167A (zh) * 2020-01-19 2020-06-05 上海华虹宏力半导体制造有限公司 栅极沟槽填充方法

Similar Documents

Publication Publication Date Title
JP2016189460A5 (ja) 半導体装置及びその製造方法
CN103227111B (zh) 半导体器件的制造方法
JP2013149963A5 (ja) 半導体装置の作製方法
CN103824764A (zh) 一种沟槽型mos器件中沟槽栅的制备方法
CN105448741A (zh) 屏蔽栅沟槽型mosfet工艺方法
CN102915911B (zh) 一种改善碳化硅台面底部的刻蚀方法
CN104051260A (zh) 沟槽型肖特基二极管的结构及制作方法
CN105118775A (zh) 屏蔽栅晶体管形成方法
CN105225940A (zh) 沟槽工艺方法
JP2011040781A (ja) トレンチゲート型半導体装置
CN103681321B (zh) 一种高压超结igbt的制作方法
CN103035506B (zh) Rfldmos隔离介质层深沟槽的刻蚀方法
CN104037082A (zh) 用于沟槽功率绝缘栅场效应晶体管的自对准工艺方法
CN104810384A (zh) 功率半导体器件及制造方法和截止环
CN105336591A (zh) 浮栅的制作方法
CN104779164B (zh) 一种提高沟槽型vdmos栅氧层击穿电压的方法
CN103187254B (zh) 一种双多晶硅栅的制造方法
CN105225957B (zh) 沟槽型功率器件制作方法和沟槽型功率器件
CN105990253B (zh) 一种改善半导体结构轮廓的方法
CN104347378A (zh) 一种应用于沟槽型mos器件的沟槽栅的制备方法
CN108109909A (zh) 一种沟槽的形成方法
CN203733772U (zh) 半导体沟槽结构
CN103413756A (zh) 分栅电阻器结构及其制作方法
CN104282767B (zh) 薄膜晶体管及其制造方法
CN102569070B (zh) 一种mis电容的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160106

WD01 Invention patent application deemed withdrawn after publication