JP5005718B2 - 保護バーを有する半導体パッケージ構造 - Google Patents
保護バーを有する半導体パッケージ構造 Download PDFInfo
- Publication number
- JP5005718B2 JP5005718B2 JP2009065626A JP2009065626A JP5005718B2 JP 5005718 B2 JP5005718 B2 JP 5005718B2 JP 2009065626 A JP2009065626 A JP 2009065626A JP 2009065626 A JP2009065626 A JP 2009065626A JP 5005718 B2 JP5005718 B2 JP 5005718B2
- Authority
- JP
- Japan
- Prior art keywords
- cel
- semiconductor package
- carrier substrate
- package structure
- structure according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 230000001681 protective effect Effects 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims description 34
- 229910000679 solder Inorganic materials 0.000 claims description 17
- 239000012778 molding material Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- 229920001187 thermosetting polymer Polymers 0.000 claims description 11
- 239000004634 thermosetting polymer Substances 0.000 claims description 11
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims 2
- 244000144980 herd Species 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 239000000945 filler Substances 0.000 description 12
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- 239000000377 silicon dioxide Substances 0.000 description 12
- 238000012360 testing method Methods 0.000 description 9
- RKUAZJIXKHPFRK-UHFFFAOYSA-N 1,3,5-trichloro-2-(2,4-dichlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC=C1C1=C(Cl)C=C(Cl)C=C1Cl RKUAZJIXKHPFRK-UHFFFAOYSA-N 0.000 description 8
- 230000035882 stress Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000002156 mixing Methods 0.000 description 3
- 206010011469 Crying Diseases 0.000 description 2
- 230000009194 climbing Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は半導体パッケージ構造に関し、特にパッケージの反りを防止できる保護バーを有する半導体パッケージ構造に関する。
半導体デバイスの実装において、プラスチックパッケージ技術の信頼性を改善するためにたゆまぬ努力が払われている。プラスチックパッケージの信頼性不足の主因のひとつは、物理的特性が異なる複数の材料が相互に接触していることである。例えば、パッケージ本体を作成する成形材料と、シリコンでつくられた半導体チップと、スズ合金を含むはんだボールの熱膨張係数の差は、製造後の信頼性試験において材料の分離を起こしうる。信頼性試験は一般に、チップとチップキャリアの間のはんだ接合における、熱応力及び歪み集中を評価するために行われる。この熱応力及び歪み集中は、システムの潜在的な疲労破壊の原因となりうる。
図１は、チップパッケージに施す従来の信頼性試験プロセスの熱サイクルにおける反りの度合い対温度の説明図である。図１に示すように、熱サイクルにおいて、チップキャリアと成形材料との熱膨張係数の不一致により、パッケージには異なった反り効果が生じうる。相対的低温帯に冷却すると、パッケージの側面は湾曲して凸曲線（クライイング（泣き顔に見える）カーブ）となり、収縮の差によりはんだ接合には圧縮応力がかけられる。相対的高温帯では、パッケージの側面は湾曲してスマイリング（笑い顔に見える）カーブとなる。したがって、相対的高温帯では、はんだ接合には引張応力が作用する。はんだ接合に圧縮応力と引張応力を繰り返して集中してかければ、はんだ接合はプリント回路基板（ＰＣＢ）上のボンドパッドに固く接合できなくなる可能性があり、パッケージとＰＣＢとの電気的接続に障害が生じる。
したがって、チップパッケージに施す信頼性試験プロセスの熱サイクルにおいて発生するパッケージの反りを解決し、パッケージとＰＣＢとの電気的接続障害を防止し、信頼性を向上させる有効な解決策は、業界で強く求められている。
本発明の目的のひとつは、従来の技術によるパッケージとＰＣＢとの間の電気的接続の信頼性不足という問題を解決するために、改良された半導体パッケージ構造を提供することにある。
本発明の好ましい実施例の１つによれば、半導体パッケージ構造は、キャリア基板と、キャリア基板の頂面に設けられるＩＣ（集積回路）ダイと、頂面とＩＣダイを被覆・封止する成形材料と、キャリア基板の底面に設けられる複数のはんだボールと、キャリア基板の底面に設けられる少なくとも１本の保護バーとを含む。保護バーは熱硬化性ポリマーでつくられる。熱硬化性ポリマーの材料は、日立化成工業株式会社のＣＥＬ−１８０２−ＨＦ１９−ＧＺ、ＣＥＬ−１８０２−ＨＦ１９−ＧＢ、ＣＥＬ−１８０２−ＨＦ１９−ＧＣ、ＣＥＬ−１８０２−ＨＦ１９−ＧＦ、ＣＥＬ−１８０２−ＨＦ１９−ＧＪ、及びＣＥＬ−１８０２−ＨＦ１９−ＨＡからなる群れから選ばれる。
本発明の好ましい他の実施例によれば、メモリモジュール構造は、プリント回路基板（ＰＣＢ）と、ＰＣＢに設けられる複数のメモリチップパッケージと、各メモリチップパッケージを覆い、放熱接着剤を介して各メモリチップパッケージと熱的に接触するヒートシンクリッドとを含む。メモリチップパッケージは、キャリア基板と、キャリア基板の頂面に設けられるＩＣダイと、頂面とＩＣダイを被覆・封止する成形材料と、キャリア基板の底面に設けられる複数のはんだボールと、キャリア基板の底面に設けられる少なくとも１本の保護バーとを含み、保護バーは熱硬化性ポリマーでつくられる。
かかる装置の特徴を詳述するために、具体的な実施例を挙げ、図を参照して以下に説明する。この説明を読めば、本願発明の前述の課題及び他の課題は、当業者には明らかになる。
図２と図３を参照する。図２は本発明の１つの好ましい実施例による、相対的低温帯における半導体パッケージ構造の断面図である。図３は相対的高温帯における半導体パッケージ構造の断面図である。
図２に示すように、半導体パッケージ構造１はキャリア基板１０を含む。キャリア基板１０の頂面１０ａにはＩＣ（集積回路）ダイ２０が設けられている。ＩＣダイ２０は、複数のボンドワイヤ２２でキャリア基板１０に電気的に接続されている。キャリア基板１０の頂面１０ａとＩＣダイ２０は、成形材料３０により被覆・封止されている。キャリア基板１０の底面１０ｂには複数のはんだボール４０が設けられている。複数のはんだボール４０は、ＰＣＢ１００に設けられるそれぞれ対応するボンドパッド１０２に接合され、それを通してＰＣＢ１００のキャリア基板１０に電気的に接続されている。
本発明の核心となる特徴のひとつとして、キャリア基板１０の底面１０ｂには少なくとも１本の保護バー５０が設けられている。保護バー５０は熱硬化性ポリマー材料、例えばＣＥＬ−１８０２−ＨＦ１９−ＧＺ、ＣＥＬ−１８０２−ＨＦ１９−ＧＢ、ＣＥＬ−１８０２−ＨＦ１９−ＧＣ、ＣＥＬ−１８０２−ＨＦ１９−ＧＦ、ＣＥＬ−１８０２−ＨＦ１９−ＧＪ、またはＣＥＬ−１８０２−ＨＦ１９−ＨＡ（いずれも日立化成工業株式会社の製品名）でつくられる。本発明のこの好ましい実施例によれば、保護バー５０と成形材料は同じポリマー材料でつくられ、望ましくは、日立化成工業株式会社のＣＥＬ−１８０２−ＨＦ１９−ＧＦ、ＣＥＬ−１８０２−ＨＦ１９−ＧＪ、またはＣＥＬ−１８０２−ＨＦ１９−ＨＡでつくられる。
図２に示すように、本発明のこの好ましい実施例によれば、半導体パッケージ構造１が相対的低温帯（例えば２５℃〜１２５℃の相対的低温帯）にあった場合、剛体の保護バー５０は、半導体パッケージ構造１の反りエッジを押し当てて支えるので、半導体パッケージ構造１の反り力は抑えられる。保護バー５０がＰＣＢ１００の頂面に押しあてられると、半導体パッケージ構造１の反り力に対抗し、ＰＣＢ１００から機械的支持が得られる。このような構成は、低温状態で半導体パッケージ構造１の形を保ち、圧縮応力によるはんだ接合の損傷を防止する。
図３に示すように、半導体パッケージ構造１が相対的高温帯（例えば１２５℃〜２８０℃の相対的高温帯）にあった場合、熱及び熱膨張係数の不一致により、半導体パッケージ構造１の縁部は反り上がり、側面から見ればスマイリングカーブとなる。しかし、熱硬化性ポリマーでつくられた保護バー５０は一部の反り力に対抗でき、はんだボール４０にかかる引張応力を削減することができる。保護バー５０は剛体で、キャリア基板１０の底面１０ｂの周辺に設けられるので、半導体パッケージ構造１の反り上がりを抑えることができる。
本発明の核心となる他の特徴として、成形材料３０として特別に選ばれたものを使用し、信頼性試験の熱サイクルにおいて半導体パッケージ構造１の変形をクライイングカーブのみに保持する。言い換えれば、信頼性試験の熱サイクルにおいて、半導体パッケージ構造１は下向きにのみ反る。
図４を参照する。図４は種々の二酸化珪素充填剤の配合でつくられた成形材料を用いた場合の反り対温度の説明図である。図４に示すように、曲線（ａ）〜（ｆ）は種々の割合の二酸化珪素充填剤を含む熱硬化性ポリマー材料でつくられた成形材料の曲線を示す。例えば、曲線（ａ）〜（ｆ）はそれぞれ、日立化成工業株式会社のＣＥＬ−１８０２−ＨＦ１９−ＧＺ（二酸化珪素充填剤７０％）、ＣＥＬ−１８０２−ＨＦ１９−ＧＢ（二酸化珪素充填剤７２％）、ＣＥＬ−１８０２−ＨＦ１９−ＧＣ（二酸化珪素充填剤７３％）、ＣＥＬ−１８０２−ＨＦ１９−ＧＦ（二酸化珪素充填剤７６％）、ＣＥＬ−１８０２−ＨＦ１９−ＧＪ（二酸化珪素充填剤７９％）、及びＣＥＬ−１８０２−ＨＦ１９−ＨＡ（二酸化珪素充填剤８１％）に対応する。
本発明のこの好ましい実施例によれば、曲線（ｄ）、曲線（ｅ）、及び曲線（ｆ）は、信頼性試験の熱サイクルにおいて半導体パッケージ構造１の変形をクライイングカーブのみに保持するので、これらの曲線に対応するＣＥＬ−１８０２−ＨＦ１９−ＧＦ（二酸化珪素充填剤７６％）、ＣＥＬ−１８０２−ＨＦ１９−ＧＪ（二酸化珪素充填剤７９％）、及びＣＥＬ−１８０２−ＨＦ１９−ＨＡ（二酸化珪素充填剤８１％）は、成形材料３０のための好ましい熱硬化性ポリマー材料である。
図５と図６を参照する。図５と図６はキャリア基板１０の底面１０ｂから見た半導体パッケージ構造１の保護バー５０のレイアウト例である。図５に示すように、保護バー５０を、キャリア基板１０の底面１０ｂの周縁に設けてよい。或いは、図６に示すように、保護バー５０を、キャリア基板１０の底面１０ｂにおける一対の反対辺に設けてもよい。本発明の特長のひとつとして熱硬化性ポリマー材料でつくられた相対的に硬い保護バー５０を用いるので、半導体パッケージ構造１のエッジ破断試験（ｅｄｇｅ ｂｒｅａｋ ｔｅｓｔ）の合格率が改善される。
図７を参照する。図７は本発明の好ましい他の実施例によるメモリモジュール構造の断面図である。図７に示すように、本実施例ではメモリモジュール構造２を提供する。メモリモジュール構造２はＰＣＢ１００と、ＰＣＢ１００に設けられる複数のメモリチップパッケージ１ａ、１ｂ、１ｃ、１ｄと、複数のメモリチップパッケージ１ａ、１ｂ、１ｃ、１ｄを覆って接触するモノリシックのヒートシンクリッド７０とを含む。メモリチップパッケージ１ａとヒートシンクリッド７０の間、メモリチップパッケージ１ｂとヒートシンクリッド７０の間、メモリチップパッケージ１ｃとヒートシンクリッド７０の間、及びメモリチップパッケージ１ｄとヒートシンクリッド７０の間には、放熱接着剤が設けられている。
本発明のこの好ましい実施例によれば、各メモリチップパッケージ１ａ、１ｂ、１ｃ、１ｄは図２に示す半導体パッケージ構造１と同様の構造を有し、キャリア基板１０と、キャリア基板１０の頂面１０ａに設けられるＩＣダイ２０と、ＩＣダイ２０とキャリア基板１０を電気的に接続するボンドワイヤ２２と、キャリア基板１０の頂面１０ａを被覆してＩＣダイ２０を封止する成形材料３０とを含む。同じく、ボンドパッド１０２をＰＣＢ１００に電気的に接続するために、キャリア基板１０の底面１０ｂには複数のはんだボール４０が設けられている。キャリア基板１０の底面１０ｂには、熱硬化性ポリマー材料でつくられた保護バー５０が設けられている。本発明のこの好ましい実施例によれば、保護バー５０と成形材料３０は同じポリマー材料でつくられ、望ましくは、日立化成工業株式会社のＣＥＬ−１８０２−ＨＦ１９−ＧＦ、ＣＥＬ−１８０２−ＨＦ１９−ＧＪ、ＣＥＬ−１８０２−ＨＦ１９−ＨＡでつくられる。
メモリチップパッケージ１ａ、１ｂ、１ｃ、１ｄの保護バー５０は、キャリア基板１０とＰＣＢ１００の間のスペーサーとして働き、メモリチップパッケージ１ａ、１ｂ、１ｃ、１ｄの頂面の平面度制御を改善する。保護バー５０は、メモリチップパッケージ１ａ、１ｂ、１ｃ、１ｄの頂面を同一平面にでき、その平面度がはんだボール４０のサイズ変化に影響されないように確保することができる。改善された平面度制御により、ヒートシンクリッド７０を取りつける場合の信頼性を向上させる。また、保護バー５０により、ヒートシンクリッド７０は、メモリチップパッケージ１ａ、１ｂ、１ｃ、１ｄの頂面の各々と確実に接触できる。
本発明の教示を保ちながら本装置及び本方法の数多くの変更及び変形を行ってもよいということは当業者には自明である。以上は本発明の好ましい実施例であって、本発明の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、本発明の精神の下においてなされ、本発明に対して均等の効果を有するものは、いずれも本発明の特許請求の範囲に属するものとする。
Claims (7)
- 半導体パッケージ構造であって、
キャリア基板と、
前記キャリア基板の頂面に設けられるＩＣ（集積回路）ダイと、
前記頂面と前記ＩＣダイを被覆・封止する成形材料と、
前記キャリア基板の底面に設けられる複数のはんだボールと、
前記キャリア基板の前記底面に設けられる少なくとも１本の保護バーとを含み、
前記保護バーは熱硬化性ポリマーでつくられ、
前記熱硬化性ポリマーの材料は、日立化成工業株式会社のＣＥＬ−１８０２−ＨＦ１９−ＧＺ、ＣＥＬ−１８０２−ＨＦ１９−ＧＢ、ＣＥＬ−１８０２−ＨＦ１９−ＧＣ、ＣＥＬ−１８０２−ＨＦ１９−ＧＦ、ＣＥＬ−１８０２−ＨＦ１９−ＧＪ、及びＣＥＬ−１８０２−ＨＦ１９−ＨＡからなる群れから選ばれる、半導体パッケージ構造。 - 前記成形材料と前記保護バーは同一の材料でつくられる、請求項１に記載の半導体パッケージ構造。
- 前記保護バーは前記キャリア基板の前記底面の周縁に設けられる、請求項１に記載の半導体パッケージ構造。
- メモリモジュール構造であって、
ＰＣＢ（プリント回路基板）と、
前記ＰＣＢに設けられる複数のメモリチップパッケージと、
前記メモリチップパッケージの各々を覆い、かつ、放熱接着剤を介して前記メモリチップパッケージの各々と熱的に接触するヒートシンクリッドとを含み、
前記メモリチップパッケージの各々は、請求項１乃至３のいずれか一項に記載の半導体パッケージ構造を有する、メモリモジュール構造。 - 前記成形材料と前記保護バーは同一の材料でつくられる、請求項４に記載のメモリモジュール構造。
- 前記保護バーは前記キャリア基板の前記底面の周縁に設けられる、請求項４に記載のメモリモジュール構造。
- 前記はんだボールは前記ＰＣＢに設けられるそれぞれ対応するボンドパッドに電気的に接続される、請求項４に記載のメモリモジュール構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW98100097A TWI466242B (zh) | 2009-01-05 | 2009-01-05 | 具有護桿的半導體封裝體結構 |
| TW098100097 | 2009-01-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010157672A JP2010157672A (ja) | 2010-07-15 |
| JP5005718B2 true JP5005718B2 (ja) | 2012-08-22 |
Family
ID=42243702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009065626A Active JP5005718B2 (ja) | 2009-01-05 | 2009-03-18 | 保護バーを有する半導体パッケージ構造 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7923852B2 (ja) |
| JP (1) | JP5005718B2 (ja) |
| DE (1) | DE102009013782A1 (ja) |
| TW (1) | TWI466242B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009116517A1 (ja) * | 2008-03-17 | 2009-09-24 | 日本電気株式会社 | 電子装置及びその製造方法 |
| JP5505171B2 (ja) * | 2010-07-30 | 2014-05-28 | 富士通株式会社 | 回路基板ユニット、回路基板ユニットの製造方法、及び電子装置 |
| US9209046B2 (en) * | 2013-10-02 | 2015-12-08 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing method thereof |
| KR20220070687A (ko) * | 2020-11-23 | 2022-05-31 | 삼성전자주식회사 | 캐리어 필름, 마더 기판 및 이들을 이용한 반도체 패키지 제조 방법 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206320A (ja) * | 1992-01-27 | 1993-08-13 | Nec Corp | マルチチップモジュール |
| TW344109B (en) * | 1994-02-10 | 1998-11-01 | Hitachi Ltd | Methods of making semiconductor devices |
| US5889333A (en) * | 1994-08-09 | 1999-03-30 | Fujitsu Limited | Semiconductor device and method for manufacturing such |
| JPH10163386A (ja) * | 1996-12-03 | 1998-06-19 | Toshiba Corp | 半導体装置、半導体パッケージおよび実装回路装置 |
| JP2907168B2 (ja) * | 1996-12-20 | 1999-06-21 | 日本電気株式会社 | 半導体装置および半導体装置と基板の接合構造 |
| JP2000114427A (ja) * | 1998-10-07 | 2000-04-21 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2000223608A (ja) * | 1999-01-29 | 2000-08-11 | Nec Corp | 半導体パッケージ及びその製造方法 |
| US6291899B1 (en) * | 1999-02-16 | 2001-09-18 | Micron Technology, Inc. | Method and apparatus for reducing BGA warpage caused by encapsulation |
| KR20010090354A (ko) * | 1999-03-26 | 2001-10-18 | 가나이 쓰토무 | 반도체 모듈 및 그 실장 방법 |
| JP2002083904A (ja) * | 2000-09-06 | 2002-03-22 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| US6459144B1 (en) * | 2001-03-02 | 2002-10-01 | Siliconware Precision Industries Co., Ltd. | Flip chip semiconductor package |
| US6486554B2 (en) * | 2001-03-30 | 2002-11-26 | International Business Machines Corporation | Molded body for PBGA and chip-scale packages |
| US7215022B2 (en) * | 2001-06-21 | 2007-05-08 | Ati Technologies Inc. | Multi-die module |
| JP2002208657A (ja) * | 2001-11-28 | 2002-07-26 | Fujitsu Ltd | 半導体装置及び半導体装置実装用基板 |
| US6906425B2 (en) * | 2002-03-05 | 2005-06-14 | Resolution Performance Products Llc | Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive |
| US7323767B2 (en) * | 2002-04-25 | 2008-01-29 | Micron Technology, Inc. | Standoffs for centralizing internals in packaging process |
| US6969914B2 (en) * | 2002-08-29 | 2005-11-29 | Micron Technology, Inc. | Electronic device package |
| JP4390541B2 (ja) * | 2003-02-03 | 2009-12-24 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| US7445141B2 (en) * | 2004-09-22 | 2008-11-04 | International Business Machines Corporation | Solder interconnection array with optimal mechanical integrity |
| US20070013054A1 (en) * | 2005-07-12 | 2007-01-18 | Ruchert Brian D | Thermally conductive materials, solder preform constructions, assemblies and semiconductor packages |
-
2009
- 2009-01-05 TW TW98100097A patent/TWI466242B/zh active
- 2009-02-03 US US12/364,525 patent/US7923852B2/en active Active
- 2009-03-18 JP JP2009065626A patent/JP5005718B2/ja active Active
- 2009-03-18 DE DE200910013782 patent/DE102009013782A1/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| US20100171212A1 (en) | 2010-07-08 |
| US7923852B2 (en) | 2011-04-12 |
| TWI466242B (zh) | 2014-12-21 |
| JP2010157672A (ja) | 2010-07-15 |
| DE102009013782A1 (de) | 2010-07-15 |
| TW201027678A (en) | 2010-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6455354B1 (en) | Method of fabricating tape attachment chip-on-board assemblies | |
| JP5543086B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009105334A (ja) | 半導体装置及びその製造方法 | |
| JP2011077108A (ja) | 半導体装置 | |
| JP6408431B2 (ja) | リードフレーム、リードフレームの製造方法、および半導体装置 | |
| JP5005718B2 (ja) | 保護バーを有する半導体パッケージ構造 | |
| JP5921297B2 (ja) | 積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法 | |
| JP6128993B2 (ja) | 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法 | |
| TW201810461A (zh) | 半導體裝置之製造方法及半導體裝置 | |
| US20120153471A1 (en) | Semiconductor device and semiconductor package | |
| JP2010050262A (ja) | 半導体装置及びその製造方法 | |
| US20090321920A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20140067359A (ko) | 적층형 반도체 패키지 | |
| JP6515047B2 (ja) | 半導体装置及びその製造方法 | |
| JP5140314B2 (ja) | ウエハレベルパッケージ | |
| US9165794B1 (en) | Partial glob-top encapsulation technique | |
| JP5078631B2 (ja) | 半導体装置 | |
| KR100818530B1 (ko) | 반도체 패키지 금형 및 반도체 칩 패키지의 제조 방법 | |
| TW399276B (en) | Semiconductor device and process of producing the same | |
| US20080088037A1 (en) | Semiconductor package and method for manufacturing the same | |
| KR101096453B1 (ko) | 적층 반도체 패키지 | |
| KR100824250B1 (ko) | 금속 리드 부재를 피쳐링하는 반도체 패키지 | |
| KR20100109042A (ko) | 반도체 패키지 및 이의 제조방법 | |
| KR20100020771A (ko) | 반도체 패키지의 제조 방법 | |
| JP5149694B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110822 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120523 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5005718 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |