JP4997117B2 - 集積回路の検査及びバーンインのためのシステム - Google Patents

集積回路の検査及びバーンインのためのシステム Download PDF

Info

Publication number
JP4997117B2
JP4997117B2 JP2007546763A JP2007546763A JP4997117B2 JP 4997117 B2 JP4997117 B2 JP 4997117B2 JP 2007546763 A JP2007546763 A JP 2007546763A JP 2007546763 A JP2007546763 A JP 2007546763A JP 4997117 B2 JP4997117 B2 JP 4997117B2
Authority
JP
Japan
Prior art keywords
distribution board
capacitor
contactor
board
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007546763A
Other languages
English (en)
Other versions
JP2008524850A (ja
Inventor
スコット イー リンゼイ
カール エヌ バック
レア ジェイ ポズデル
Original Assignee
エイアー テスト システムズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エイアー テスト システムズ filed Critical エイアー テスト システムズ
Publication of JP2008524850A publication Critical patent/JP2008524850A/ja
Application granted granted Critical
Publication of JP4997117B2 publication Critical patent/JP4997117B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、個別化されていない(unsingulated)ウェハの集積回路の検査及びバーンインのためのシステムに関する。
金属酸化物半導体(MOS)トランジスタ又はレーザ・ダイオードを有する回路のような集積回路は、通常、ウェハ基板内及びウェハ基板上に製造される。このようなウェハ基板は、次いで、「ダイシング」又は「個別化」され、各々がそれぞれの集積回路を有する個別のダイになる。次いで、ダイに剛性を与え、且つ、ダイ内の集積回路との間に電力、接地基準電圧、及び信号を提供するために、このダイを支持基板にマウントすることができる。
集積回路は、通常、顧客に出荷される前に、検査され、バーンインされる。一般にどこで欠陥が生じるかを判断するため、及び、下流の製造及びパッケージング・コストを削減するために、初期段階に欠陥のある集積回路を識別することが望ましい。理想的には、ウェハを個別化する前に、何らかの検査が行われる。バーンインを行い、そうしなければ、集積回路を一定期間使用するまで発生しないであろう、潜在的な欠陥を有するデバイスの故障を誘発することが可能である。
ウェハ・レベルでの集積回路のバーンイン検査のために、従来より、比較的複雑なプローブ・ベースのシステムが用いられてきた。このようなシステムは、典型的には、プローブ接点と、ウェハをx方向、y方向、及びz方向に動かして連続する集積回路上のダイ接点をプローブ接点と接触させる比較的複雑な機構とを有する。所定の温度プロファイルに曝される間、プローブ接点を通じて、検査シーケンスが、各集積回路に提供される。
個別化されていないウェハ全体の集積回路のダイ接点に同時に接触し(「フル・ウェハ・プロービング(full wafer probing)」と呼ばれることが多い)、次いで、ウェハ全体の集積回路を検査するために、近年、ある程度の進歩があった。個別化されていないウェハのダイのアレイの集積回路をバーンイン又は検査するために用いられるシステムは、通常、x方向及びy方向における電力、接地基準電圧、及び信号を、ウェハ基板上のx−y領域にわたるダイ接点をミラー反転する分電盤接点に分配するための分電盤を有する。コンタクタ・ボードは、分電盤とウェハとの間に配置され、z方向の分電盤接点端子をダイ接点と相互接続するコンタクタ・ピンを有する。
次に、バーンインを行うために、このようなシステムは、個別化されていないウェハと共に、オーブンのような熱管理システムに挿入することができる。分電盤上のインターフェースは、オーブン内のコネクタに接続されるので、集積回路との間で、コネクタ、分電盤、及びコンタクタ・ボードを通じて、電力、接地基準電圧、及び信号を提供することができる。ウェハの温度を制御しながら、集積回路にバーンイン検査が行われる。
本発明は、一般に、個別化されていないウェハのダイをミラー反転する複数の領域を有する分電基板と、少なくとも1つの信号用分電盤端子、電力用分電盤端子、及び基準電圧用分電盤端子を含む、各領域における分電盤端子と、それぞれ信号用分電盤端子、電力用分電盤端子、及び基準電圧用分電盤端子に接続された、信号用分電盤導体、電力用分電盤導体、及び基準電圧用分電盤導体を含む、分電基板によって支持された複数の分電盤導体と、分電盤導体が接続された、分電基板上の少なくとも1つの分電盤インターフェースとを含む分電盤を備える、個別化されていないウェハの複数のダイの集積回路を検査するためのシステムに関する。
本発明の1つの態様によれば、本システムは、それぞれ領域の少なくとも1つの電力用分電盤端子及び基準電圧用分電盤端子に電気的に接続された、離間配置された電力用コンデンサ導体及び基準電圧用コンデンサ導体を含む、少なくとも1つのコンデンサを含む。
コンデンサは、分電盤によって支持することができる。
電力用コンデンサ導体及び基準電圧用コンデンサ導体は、実質的に平坦な平面導体とすることができる。
実質的に平坦な平面導体の各々は、各領域の面積の大部分を含む面積を有することができる。
分電盤端子は接点とすることができ、この場合、実質的に平坦な平面コンデンサ導体の各々は、各接点上に形成された部分を有することができ、コンデンサは、実質的に平坦な平面コンデンサ導体間に誘電体層をさらに含むことができる。
実質的に平坦な平面導体の各々は、分電盤導体の少なくとも一部の上に形成することができる。
本システムは、各々が、複数の領域の各々のそれぞれの電力用分電盤端子及び基準電圧用分電盤端子に電気的に接続された、離間配置された電力用コンデンサ導体及び基準電圧用コンデンサ導体を含む、複数のコンデンサを含む。
本システムは、分電基板に面した第1の側と対向する第2の側とを有するコンタクタ基板と、各々が分電盤端子の各々に接触する、コンタクタ基板の第1の側上の第1の複数のコンタクタ・ボード端子と、各々が第1の複数のコンタクタ・ボード端子の各々と接続され、且つ、ダイの各々の各ダイ接点と接触するための、コンタクタ基板の第2の側上の複数のコンタクタ・ボード端子とを含むことができる、コンタクタ・ボードをさらに含むことができる。
分電基板及びコンタクタ基板のうちの一方を第1の基板とし、分電基板及びコンタクタ基板のうちの他方を第2の基板とすることができ、コンデンサは、第1の基板に取り付けられ、少なくとも1つのコンデンサ開口部が第2の基板内に形成され、コンデンサをコンデンサ開口部に挿入することができる。
分電基板が第1の基板であることが好ましい。
本システムは、各々が第1の基板に取り付けられた複数のコンデンサを含むことができ、複数のコンデンサ開口部を第2の基板内に形成することができ、各々のコンデンサは、コンデンサ開口部のそれぞれに挿入される。
第1の複数のコンタクタ・ボード端子から第2の複数のコンタクタ・ボード端子へのx−y変換は存在しない場合がある。
コンタクタ・ボードは、コンタクタ基板によって保持される複数のピンをさらに含むことができ、各々のピンは、第1及び第2のコンタクタ・ボード端子の各々を形成する対向する端部を有する。
本システムは、ダイの少なくとも1つに流れる電流を自動的に制限する少なくとも1つのヒューズを含むことができる。ヒューズは、温度が上昇したときにそこを通って流れる電流を制限するポリマー材料から作製することができる。
本明細書に用いられる「ヒューズ」という用語は、広く解釈されるべきであり、当該技術分野において「ヒューズ」と称されないコンポーネント、すなわち、センサ・ベースのスイッチ等のような電気的断路器を包含することは、本発明の範囲内である。
本システムは、分電基板に取り付けられ、かつ、該分電基板の上にある別個の電気コンポーネントを含むことができ、この場合、開口部をコンタクト基板の第1の側に形成することができ、別個の電気コンポーネントは、開口部に挿入される。
本発明の別の態様によれば、個別化されていないウェハの複数のダイの集積回路を検査するための方法が提供され、この方法は、個別化されていないウェハのダイの複数のダイ接点を複数のコンタクタ端子と接触させ、電流を、コンタクタ端子のサブセットを通じてダイに供給するステップを含み、ダイの各々への電流は、各ヒューズを通って流れ、このヒューズは、ヒューズの温度が上昇したときに、そこを通って流れる電流を制限し、ヒューズの温度が低下したときに、そこを通って流れる電流を少なくとも部分的に回復させる。
本発明は、添付図面を参照して、例証としてさらに説明される。
添付図面の図1は、個別化されていないウェハ14の集積回路12のバーンイン検査のために用いられる、本発明の実施形態によるコンタクタ・システム10のコンポーネントを示す。システム10は、電力、接地基準電圧、及び信号の分電盤16、複数のコンデンサ18、及びコンタクタ・ボード20を含む。本発明の範囲を超える、埋め込まれた抵抗器等の他のコンポーネントは、本明細書に示されず、又は記載されていない。
図2を参照すると、分電盤16は、分電基板22、複数の分電盤接点端子24、複数の分電盤導体26、及び分電盤インターフェース28を含む。
分電基板22は、複数の領域30を有する。領域30は、x方向に延びる行及びy方向に延びる列を成してx−yアレイを形成しており、各領域30は、集積回路12(図1)のそれぞれをミラー反転している。代替的に、2つ以上のコンデンサを1つの集積回路と関連付けることができ、又は1つのコンデンサを2つ以上の集積回路と関連付けることもできる。分電基板22は、導電性金属層と交互配置された、低k値(典型的には、3から4まで)の誘電材料の多層を含む。
分電盤接点端子24は、分電基板22内の導電性金属層の上部のものから形成される。各領域30は、少なくとも1つの電力用分電盤接点端子24P、少なくとも1つの接地基準電圧用分電盤接点端子24G、及び多数の信号用分電盤接点端子24Sを有する。電力用分電盤接点端子24Pの位置は、領域30ごとに同じであり、接地基準電圧用分電盤接点端子24G及び信号用分電盤接点端子24Sの位置も同様である。
分電盤導体26は、分電基板22の導電性金属層内に定められる金属線と、該金属線を相互接続するビア及びプラグとから作製される。分電盤接点端子24の各々が、分電盤導体26のそれぞれに接続される。従って、分電盤導体26は、電力用分電盤接点端子24P、接地基準電圧用分電盤接点端子24G、及び信号用分電盤接点端子24Sに接続された、電力用分電盤導体、接地基準電圧用分電盤導体、及び信号用分電盤導体を含む。
分電盤インターフェース28は、分電基板22の縁部に取り付けられたコネクタである。分電盤導体26は、分電盤インターフェース28に接続される。従って、電力、接地基準電圧、及び信号は、分電盤インターフェース28及び分電盤導体26を通じて、分電盤接点端子24に供給され得る。領域30のうちの2つしか示されていないが、分電盤導体26は、全ての領域30全体にわたって分電基板22の表面の下方に延びることを理解すべきである。
各コンデンサ18は、接地基準電圧用コンデンサ導体32、誘電体層34、及び電力用コンデンサ導体36を含む。
最初に、接地基準電圧用コンデンサ導体32の各々が、各々の領域30上に形成される。各々の接地基準電圧用コンデンサ導体32は、各領域30の面積の大部分をカバーする面積を有する。スペースがピンのような他のコンポーネントによって制限される場合、或いは、各集積回路に対して2つ以上のコンデンサが必要とされる場合には、各コンデンサ導体により、より小さい面積をカバーすることができる。接地基準電圧用コンデンサ導体32は、分電盤導体26の一部の上に形成される。接地基準電圧用コンデンサ導体32の部分38が、各領域30の接地基準電圧用分電盤接点端子24Gの部分のみの上に形成される。従って、接地基準電圧は、接地基準電圧用分電盤接点端子24Gを通じて、接地基準電圧用コンデンサ導体32に供給され得る。接地基準電圧用コンデンサ導体32は、電力用分電盤接点端子24Pとも、又は信号用分電盤接点端子24Sのいずれとも接触状態にない。
引き続き、各誘電体層34が、接地基準電圧用コンデンサ導体32のそれぞれの上に形成される。誘電体層34を形成するために、薄膜技術が用いられる。誘電体層は、高k値(典型的には、少なくとも300)の誘電体材料から作製される。各誘電体層34は、各々の接地基準電圧用コンデンサ導体32のほぼ全てをカバーするが、分電盤接点端子24のいずれの上にも形成されない。
次に、電力用コンデンサ導体36が、全ての誘電体層34の上に形成される。各電力用コンデンサ導体36は、各々の接地基準電圧用導体32の面積とほぼ同じ面積を有する。電力用コンデンサ導体36の部分40は、各誘電体層34から離れて、かつ、各領域30の電力用分電盤接点端子24Pの各々と接触状態で配置される。電力用コンデンサ導体36の他の全ての縁部は、誘電体層34の周囲の内にあるので、該電力用コンデンサ導体36は、接地基準電圧用コンデンサ導体32、又は分電盤接点端子24G及び24Sのいずれとも接触状態にない。別の実施形態においては、x−y平面において互いに隣接するように、又はz方向に一方が他方の上になるように、領域30のそれぞれに、2つ以上のコンデンサを形成することができる。
このように、それぞれ1つのコンデンサ18が、領域30のそれぞれに形成される。各コンデンサ18は、z方向にわずかなスペースを取る、実質的に平坦なコンデンサ導体32及び36をx−y平面内に有する。(巻回型導体とは対照的に)実質的に平坦なコンデンサ導体32及び36が形成されるという事実にも関わらず、コンデンサ導体32及び36は、これらを各領域30の面積の大部分の上に形成することができるので、比較的大きい面積にわたる平行板を形成する。
再び図1を参照すると、コンタクタ・ボード20が、コンタクタ基板42及び複数のコンタクタ・ピン44を含む。コンタクタ基板42は、非導電性のセラミック材料から作製される。代替的に、コンタクタ基板42のために、プラスチック材料のような他の非導電性材料を使用することもできる。コンタクタ・ピン44は、コンタクタ基板42によって保持され、各コンタクタ・ピン44は、コンタクタ基板42の対向する側部から延びる、対向する第1の端部46及び第2の端部48を有する。各コンタクタ・ピン44は、それぞれのばね(図示せず)を有し、ばねのばね力に対抗して、端部46及び48を互いに向けて動かすことができる。ばね式ピンの代わりに、加圧導電性ゴム(pressured conductive rubber、PCR)、三部構成システム(three−part system、TPS)、又は屈曲可能ばねのような、他のばねを用いることができる。コンタクタ・ピン44が配置されるコンタクタ基板42内に開口部が形成されるので、該ピンはz方向に延び、且つ、それらのレイアウトは分電盤接点端子24のレイアウトと合致する。
コンタクタ・ボード20を分電盤16と位置合わせし、各コンタクタ・ピン44の第2の端部48が分電盤接点端子24のそれぞれの上方にくるように、位置合わせ機構が用いられる。次いで、第2の端部48が分電盤接点端子24と接触させられる。コンタクタ基板42を分電盤16の方向にさらに移動させることにより、分電盤接点端子24が、分電導盤接点端子24によって、第2の端部48が相対的にコンタクタ基板42の方向に押し付けられる。ばねのばね力が、第2の端部48と分電盤接点端子24との間に力を生成し、よって、適切な接触が保証される。次いで、コンタクタ基板42は、分電基板22に取り付けられる。
次いで、組み立てられたシステム10を用いて、個別化されていないウェハ14の集積回路12を検査することができる。個別化されていないウェハ14は、上に集積回路12が形成された半導体ウェハ基板50を含む。集積回路12との間に電力、接地基準電圧、及び信号を提供することができる、複数のダイ接点52が、集積回路12上に形成される。検査後、ウェハ基板50は、スクライブ・ストリート54に沿って個別化され、別個のダイになる。個別化されていないウェハ14は、コンタクタ・ピン44の第1の端部46上に、下向きに配置される。ダイ接点52のレイアウトは、分電盤接点端子24のレイアウトのミラー・イメージであり、すなわち、分電盤接点端子24からダイ接点52へのx−y変換はないが、異なる実施形態においては、x−y変換が可能であり得る。ダイ接点52の各々は、それぞれの接点ピン44の第1の端部46の各々と接触状態にある。次いで、コンタクタ基板42と個別化されていないウェハ14との間の空間内に真空が生成される。真空による減圧が、ダイ接点52をコンタクタ・ピン44の第1の端部46と適切な接触状態に保持する力を生成する。別の実施形態においては、補助装置を用いて、外側において圧力を増大させることができ、これにより、外側と内側との間の圧力差も形成される。
次いで、集積回路12との間で、分電盤導体26、分電盤接点端子24、コンタクタ・ピン44、及びダイ接点52を通じて、電力、接地基準電圧、及び信号を提供することができる。コンデンサ18は、集積回路12付近に電荷を貯蔵して出力スパイクを回避し、集積回路12が検査されるときに、電力ピンと接地ピンとの間の電圧差における摂動を低減させる回路を提供する。集積回路12の検査が完了すると、真空による圧力差は解除され、個別化されていないウェハ14は、システム10から取り外される。次に、別の個別化されていないウェハを同じように検査することができる。
図3は、ウェハ・キャリア・カバー56、弾性Oリング・シール58、及びバルブ60を含む、システム10の更に別のコンポーネントを示す。コンタクタ基板42は、ファスナねじ61によって、分電基板22に取り付けられ、又は別の実施形態においては、接合することができる。シール58は、コンタクタ・ボード20の周りに分電盤16上に配置される。ウェハ14は、ウェハ・キャリア・カバー56により保持される。次いで、ウェハ・キャリア・カバー56は、シール58上に配置される。ウェハ・キャリア・カバー56を貫通して、吸引通路62が形成される。吸引通路62を除いて、シール58の内側、分電盤16、及びウェハ・キャリア・カバー56の下側で、囲まれた容積が定められる。吸引通路62は、バルブ60及び取り外し可能なコネクタ64を介して、ポンプ66又は圧力リザーバに直列に接続される。使用において、ポンプ66は、コネクタ64が接続され、且つ、バルブ60が開放されたときに作動され、ポンプ66は、ウェハ・キャリア・カバー56の下方に真空を生成する。真空が生成された状態で、バルブ60が閉鎖され、コネクタ64が取り外され、真空がバルブ60により維持される。
次に、バルブ60を含むシステム10は、オーブンのような熱管理システム内に配置され、分電盤インターフェース28が、熱管理システム中のコネクタに接続される。熱管理システムは、真空を動的に維持する能力をもつこともできる。熱管理システムは、コレクタを介して、電力、接地基準電圧、及び信号を分電盤インターフェース28に供給する間、ウェハ14の温度を制御する。
図4に示されるように、システム10は、複数のヒューズ70をさらに含む。各ヒューズ70は、電力を電力用分電盤接点端子24Pの各々に供給する分電盤導体26の各々の中に配置される。スペースが制限されている場合、2つ以上の電力用分電盤接点端子を、各ヒューズと接続することができる。ヒューズ70は互いに並列に配置されるので、ヒューズ70の1つが、直接接続している電力用分電盤接点端子24Pの各々への電流を減少させた場合でも、電流は、依然として他の全ての電力用分電盤接点端子24Pに流れることができる。
各ヒューズ70は、低温では抵抗が小さいポリマーで作られているので、電流はその中を通って流れることができるが、その温度が上昇したときには抵抗が大きくなる。代替的に、例えば、バイメタル・スイッチ又はトランジスタ・ベースのスイッチなどの、他の非ポリマー性のリセット可能なヒューズを用いることもできる。図5は、材料の抵抗が、温度が上昇するにつれて、ポイント1からポイント2まではほぼ線形に増大するが、その後、ポイント2からポイント3を過ぎてポイント4まで指数関数的に増大することを、対数目盛で示す。検査中に、集積回路12のうちの1つが短絡した場合、結果として生じる電流の増大が、ヒューズ70の温度を上昇させる。上昇した温度により、ヒューズ70の抵抗が増大するので、ヒューズ70は、短絡した集積回路12への危険な電流又は過剰な電流を実質的に排除する。検査が終わり、ウェハが取り除かれると、ヒューズ70の温度は再び低下し、次いで、これに対応してヒューズ70の抵抗が減少するので、「正常」な量の電流が、再びヒューズ70を通って流れることができるようになる。次いで、次のウェハ上の同じ位置にあるダイが、ヒューズ70を介して電流を受け取ることができる。
コンデンサ18についての図1及び図2は、ヒューズ70について、僅かに変更することができる。リセット可能なヒューズ70は、2つの電極間に導電性マトリックスを設けることによって作動する。コンデンサ18の場合、高誘電率及び高抵抗を有する絶縁材料34が与えられる。ヒューズ70の場合、低抵抗材料(典型的には、充填ポリマー材料)を有する2つの電極が与えられる。この材料は、いくらかの抵抗を有するので、電流がそこを通って流れるとき、何らかの良好な抵抗器と同様に働き、熱くなる。電流が、その材料を十分高温になるまで熱するのに十分である場合、材料は、より絶縁性になり、最終的に(理想的には、突然に)開放される。電圧が印加されている限り、開放されるのに十分に高い温度を維持するのに十分な電流が流れる。電圧が切られると、電流の流れが停止し、ヒューズ70がリセットされる。
ヒューズ70は、標準的なバーンイン・システム80において、コンタクタ・システム10が挿入され、使用されることを可能にする、すなわち、別個の電力遮断装置を設ける必要はない。バーンイン・システム80は、オーブン壁を有していてもよく、分電盤導体26は、オーブン壁82内のフィードスルーボード上に配置してもよい。電源84は、オーブン壁82の一方の側に配置され、コンタクタ・システム10は、オーブン壁82の反対側に配置される。
図4にさらに示されるように、バーンイン・システム80は、互いに直列に接続された、ユーザ・インターフェース86、システム・コントローラ88、パターン生成装置90、及び信号源92をさらに含む。オペレータは、ユーザ・インターフェース86を用いて、所望のパターンをロードすることができる。次に、システム・コントローラ88が、パターン生成装置90を制御するので、パターン生成装置90は、所望のパターンを信号源92に提供するようになる。次に、信号源92は、パターン生成装置90によって提供されるパターンに対応する信号を集積回路12に提供する。パターン生成装置90はまた、電源84も制御する。代替的に、電源84は、システム・コントローラ88によって制御することができる。
図6は、本発明の別の実施形態による、システム110のコンポーネントを示す。システム110は、図2の分電盤16と同じ分電盤16を含む。図2の平面コンデンサ18の代わりに、別個の巻回型コンデンサ118のアレイが、分電盤16に取り付けられる。別個の巻回型コンデンサは既製のコンポーネントであり、分電盤16に単に取り付けることができる。
図7は、下部内にコンデンサ開口部144のアレイを有する代替的なコンタクタ基板142を示す。代替的に、開口部144は、コンデンサに対してどれだけのスペースを与えるべきかに応じて、コンタクタ基板142を完全に貫通して延びることができる。コンデンサ開口部144の各々は、別個の巻回型コンデンサ118Aの各々と位置合わせされるので、コンタクタ基板142及び分電盤16が一緒にされたとき、各コンデンサ118Aは、コンデンサ開口部144の各々に挿入される。このように、コンデンサ開口部144は、分電盤16の上面の上方にある別個の巻回型コンデンサ118Aを収容する。さらに、コンデンサ118Bが、コンタクタ基板142の領域の外側に配置され、その下面の面を超えて延びる。
図7にさらに示されるように、バッキング基板148が設けられ、ここに分電盤16が取り付けられる。バッキング基板148は、その上部内に複数のコンデンサ開口部150を有する。別個の巻回型コンデンサ118Cが、分電盤16の下面に取り付けられ、コンデンサ開口部150の各々の中に収容される。
図4を再び参照すると、ヒューズ70は、典型的には、図6の別個の巻回型コンデンサ118と同様に、コンタクタ基板(図1の参照番号42又は図7の参照番号142)の領域の外側に取り付けなければならない別個のコンポーネントである。代替的に、図4のヒューズ70のような別個の電気コンポーネントを、コンタクタ基板の領域内に取り付けることもでき、開口部をコンタクタ基板内に定め、ヒューズを収容することができる。
本明細書に用いられる「ヒューズ」という用語は、広く解釈されるべきであり、当該技術分野において「ヒューズ」と称されないコンポーネント、すなわち、センサ・ベースのスイッチ等のような電気的断路器を包含することは、本発明の範囲内である。「集積回路」は、必ずしもMOSトランジスタを備えた回路である必要はなく、例えば、レーザ・ダイオードを備えた回路を含むこともまた理解される。
さらに、個別化されていないウェハの検査が説明されたが、他のデバイスを検査できることも理解すべきである。1つのこのようなデバイスは、例えば、そこにマウントされた複数のダイを有する基板を含むストリップであってもよい。別のデバイスは、接着テープと、該接着テープ上に保持された複数のダイとを含むフィルム・フレームであってもよい。
特定の例示的な実施形態が説明され、添付図面に示されたが、このような実施形態は、単に例証のためのものであり、本発明を限定するものではないこと、並びに、当業者であれば変更を想起することができるので、本発明は、図示され説明された特定の構成及び配置に限定されるものではないことを理解すべきである。
個別化されていないウェハの複数のダイの集積回路を検査するために用いられる、本発明の実施形態によるシステムの一部の側断面図である。 本システムの一部を構成する、電力用分電盤、接地基準電圧用分電盤、及び信号用分電盤、並びにコンデンサの平面図であり、コンデンサの一部は、全てのコンデンサの異なる製造段階で同時に示されている。 本システムの更に別のコンポーネントを示す側断面図である。 分電盤内に形成される回路の一部を表し、具体的には、各集積回路への電流を制限するために用いられるヒューズを示す、平面図である。 温度に対するヒューズの1つの抵抗を対数目盛で示すグラフである。 例えば、巻回型コンデンサのような別個のコンデンサが分電盤に取り付けられた、本発明の別の実施形態によるシステムのコンポーネントの斜視図である。 分電盤の上方にある別個のコンデンサを収容するために、コンタクタ基板内に形成されたコンデンサ開口部を具体的に示す、図6のシステムの側断面図である。

Claims (16)

  1. 個別化されていない基板上の集積回路を検査するためのシステムであって、
    i)(1)前記集積回路に対応する複数の領域を有する分電基板と、
    (2)少なくとも1つの信号用分電盤端子、電力用分電盤端子、及び基準電圧用分電盤端子を含む、各領域における複数の分電盤端子と、
    (3)それぞれ前記信号用分電盤端子、前記電力用分電盤端子、及び前記基準電圧用分電盤端子に接続された、信号用分電盤導体、電力用分電盤導体、及び基準電圧用分電盤導体を含む、前記分電基板によって支持された複数の分電盤導体と、
    (4)前記分電盤導体が接続された、前記分電基板上の少なくとも1つの分電盤インターフェースと、
    を含む、分電盤と、
    ii)前記領域の少なくとも1つの、それぞれ前記電力用分電盤端子及び前記基準電圧用分電盤端子に電気的に接続された、離間配置された電力用コンデンサ導体及び基準電圧用コンデンサ導体を含む、少なくとも1つのコンデンサと、
    iii)(1)前記分電基板に面した第1の側と対向する第2の側とを有するコンタクタ基板と、
    (2)各々が前記分電盤端子の各々に接触する、前記第1の側上の第1の複数のコンタクタ端子と、
    (3)各々が、前記第1の複数のコンタクタ端子の各々に接続され、且つ、前記集積回路の各々の各集積回路接点と接触するための、前記コンタクタ基板の前記第2の側上の第2の複数のコンタクタ端子と、
    を含む、コンタクタと、
    を備えることを特徴とするシステム。
  2. 前記個別化されていない基板が、ウェハであることを特徴とする請求項1に記載のシステム。
  3. 前記コンデンサが、前記分電盤によって支持されていることを特徴とする請求項1に記載のシステム。
  4. 前記電力用コンデンサ導体及び前記基準電圧用コンデンサ導体は、実質的に平坦な平面導体であることを特徴とする請求項1に記載のシステム。
  5. 前記実質的に平坦な平面導体の各々は、前記領域の各々の各面積の大部分を含む各面積を有することを特徴とする請求項4に記載のシステム。
  6. 前記分電盤端子は接点であり、前記実質的に平坦な平面コンデンサ導体の各々は、各接点上に形成された部分を有し、前記コンデンサは、該実質的に平坦なコンデンサ導体間に誘電体層をさらに含むことを特徴とする請求項4に記載のシステム。
  7. 前記実質的に平坦な平面導体の各々は、前記分電盤導体の少なくとも一部の上に形成されることを特徴とする請求項4に記載のシステム。
  8. 複数のコンデンサを備え、各々のコンデンサが、複数の前記領域の前記電力用分電盤端子及び前記基準電圧用分電盤端子に各々に電気的に接続された、離間配置された電力用コンデンサ導体及び基準電圧用コンデンサ導体を含むことを特徴とする請求項1に記載のシステム。
  9. 前記分電基板及び前記コンタクタ基板のうちの一方が第1の基板であり、該分電基板及び該コンタクタ基板のうちの他方が第2の基板であり、前記コンデンサは、前記第1の基板に取り付けられ、少なくとも1つのコンデンサ開口部が前記第2の基板内に形成され、該コンデンサは、前記コンデンサ開口部に挿入されることを特徴とする請求項に記載のシステム。
  10. 前記分電基板は、前記第1の基板であることを特徴とする請求項に記載のシステム。
  11. 各々が前記第1の基板に取り付けられた複数のコンデンサと、前記第2の基板内の複数のコンデンサ開口部とを含み、前記コンデンサの各々は、前記コンデンサ開口部の各々に挿入されることを特徴とする請求項に記載のシステム。
  12. 前記第1の複数のコンタクタ端子から前記第2の複数のコンタクタ端子へのx−y変換がないことを特徴とする請求項に記載のシステム。
  13. 前記コンタクタは、
    (4)各々が、前記第1のコンタクタ端子及び前記第2のコンタクタ端子の各々を形成する対向する端部を有する、前記コンタクタ基板によって保持される複数のピンをさらに含むことを特徴とする請求項12に記載のシステム。
  14. iiii)前記集積回路の少なくとも1つに流れる電流を自動的に制限する少なくとも1つのヒューズをさらに含むことを特徴とする請求項1に記載のシステム。
  15. 前記ヒューズは、温度が上昇したときにそこを通って流れる電流を制限するポリマー材料から作製されることを特徴とする請求項14に記載のシステム。
  16. 前記ヒューズは、実質的に平坦な平面デバイスであることを特徴とする請求項15に記載のシステム。
JP2007546763A 2004-12-15 2005-12-07 集積回路の検査及びバーンインのためのシステム Active JP4997117B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/013,855 2004-12-15
US11/013,855 US7053644B1 (en) 2004-12-15 2004-12-15 System for testing and burning in of integrated circuits
PCT/US2005/044459 WO2006065621A1 (en) 2004-12-15 2005-12-07 A system for testing and burning in of integrated circuits

Publications (2)

Publication Number Publication Date
JP2008524850A JP2008524850A (ja) 2008-07-10
JP4997117B2 true JP4997117B2 (ja) 2012-08-08

Family

ID=36036675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007546763A Active JP4997117B2 (ja) 2004-12-15 2005-12-07 集積回路の検査及びバーンインのためのシステム

Country Status (9)

Country Link
US (1) US7053644B1 (ja)
EP (1) EP1825281B1 (ja)
JP (1) JP4997117B2 (ja)
KR (1) KR101177596B1 (ja)
CN (1) CN101084447B (ja)
AT (1) ATE440290T1 (ja)
DE (1) DE602005016146D1 (ja)
TW (1) TWI290748B (ja)
WO (1) WO2006065621A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2273279A1 (en) 2005-04-27 2011-01-12 Aehr Test Systems, Inc. Apparatus for testing electronic devices
CN100460870C (zh) * 2005-11-02 2009-02-11 中芯国际集成电路制造(上海)有限公司 利用熔丝测试栅极氧化物的方法与装置
US8717777B2 (en) 2005-11-17 2014-05-06 Avx Corporation Electrolytic capacitor with a thin film fuse
US7532457B2 (en) * 2007-01-15 2009-05-12 Avx Corporation Fused electrolytic capacitor assembly
US7667475B2 (en) 2007-04-05 2010-02-23 Aehr Test Systems Electronics tester with a signal distribution board and a wafer chuck having different coefficients of thermal expansion
US7800382B2 (en) 2007-12-19 2010-09-21 AEHR Test Ststems System for testing an integrated circuit of a device and its method of use
US7798867B2 (en) 2008-11-12 2010-09-21 Interconnect Devices, Inc. Environmentally sealed contact
US8030957B2 (en) 2009-03-25 2011-10-04 Aehr Test Systems System for testing an integrated circuit of a device and its method of use
US8506307B2 (en) 2010-12-02 2013-08-13 Interconnect Devices, Inc. Electrical connector with embedded shell layer
US9704809B2 (en) * 2013-03-05 2017-07-11 Maxim Integrated Products, Inc. Fan-out and heterogeneous packaging of electronic components
CN103723673B (zh) * 2013-12-30 2015-12-16 杭州士兰微电子股份有限公司 微机电系统及检测电路
KR101467383B1 (ko) * 2014-02-07 2014-12-02 윌테크놀러지(주) 커패시터가 구비된 반도체 검사 장치
KR102085731B1 (ko) * 2014-03-31 2020-03-09 엘에스산전 주식회사 배전반 결선 시험 장치
CN206038837U (zh) * 2015-10-02 2017-03-22 魏晓敏 Led芯片老化测试装置
KR20180101476A (ko) 2016-01-08 2018-09-12 에어 테스트 시스템즈 일렉트로닉스 테스터 내의 디바이스들의 열 제어를 위한 방법 및 시스템
KR20230021177A (ko) 2017-03-03 2023-02-13 에어 테스트 시스템즈 일렉트로닉스 테스터
US11175336B2 (en) * 2017-07-25 2021-11-16 King Tiger Technology (Canada) Inc. System and method of automated burn-in testing on integrated circuit devices
US10261123B2 (en) * 2017-08-24 2019-04-16 Micron Technology, Inc. Semiconductor device structures for burn-in testing and methods thereof
JP7110817B2 (ja) * 2018-08-09 2022-08-02 オムロン株式会社 検査具、検査ユニットおよび検査装置
TWI808164B (zh) * 2019-04-26 2023-07-11 致茂電子股份有限公司 用於測試面射型雷射二極體之治具組件及具備該組件之測試設備
TWI808165B (zh) * 2019-04-26 2023-07-11 致茂電子股份有限公司 用於測試邊射型雷射二極體之治具組件及具備該組件之測試設備
KR20230082672A (ko) 2020-10-07 2023-06-08 에어 테스트 시스템즈 일렉트로닉스 테스터
TWI812203B (zh) * 2022-05-05 2023-08-11 創意電子股份有限公司 探針卡裝置及其電路保護組件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288561B1 (en) * 1988-05-16 2001-09-11 Elm Technology Corporation Method and apparatus for probing, testing, burn-in, repairing and programming of integrated circuits in a closed environment using a single apparatus
US5663654A (en) * 1990-08-29 1997-09-02 Micron Technology, Inc. Universal wafer carrier for wafer level die burn-in
US5682064A (en) * 1993-08-16 1997-10-28 Micron Technology, Inc. Repairable wafer scale integration system
US5491426A (en) * 1994-06-30 1996-02-13 Vlsi Technology, Inc. Adaptable wafer probe assembly for testing ICs with different power/ground bond pad configurations
US5600257A (en) * 1995-08-09 1997-02-04 International Business Machines Corporation Semiconductor wafer test and burn-in
US6677776B2 (en) 1998-05-11 2004-01-13 Micron Technology, Inc. Method and system having switching network for testing semiconductor components on a substrate
JPH11344509A (ja) * 1998-05-29 1999-12-14 Hiroshi Katagawa プローブカード及びプローブピン
US6705876B2 (en) * 1998-07-13 2004-03-16 Formfactor, Inc. Electrical interconnect assemblies and methods
US7143500B2 (en) * 2001-06-25 2006-12-05 Micron Technology, Inc. Method to prevent damage to probe card
JP3624193B2 (ja) * 2002-03-29 2005-03-02 株式会社東芝 半導体試験装置
SG107610A1 (en) 2002-08-16 2004-12-29 Micron Technology Inc Methods and apparatus for testing and burn-in of semiconductor devices
JP2004144742A (ja) * 2002-10-02 2004-05-20 Renesas Technology Corp プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法

Also Published As

Publication number Publication date
KR101177596B1 (ko) 2012-08-27
TWI290748B (en) 2007-12-01
KR20070100741A (ko) 2007-10-11
EP1825281B1 (en) 2009-08-19
DE602005016146D1 (de) 2009-10-01
US20060125502A1 (en) 2006-06-15
US7053644B1 (en) 2006-05-30
EP1825281A1 (en) 2007-08-29
CN101084447A (zh) 2007-12-05
TW200627573A (en) 2006-08-01
CN101084447B (zh) 2010-09-29
WO2006065621A1 (en) 2006-06-22
JP2008524850A (ja) 2008-07-10
ATE440290T1 (de) 2009-09-15

Similar Documents

Publication Publication Date Title
JP4997117B2 (ja) 集積回路の検査及びバーンインのためのシステム
US7215131B1 (en) Segmented contactor
US4777434A (en) Microelectronic burn-in system
US9588139B2 (en) Probe card assembly for testing electronic devices
US20020039802A1 (en) Fabrication method of semiconductor integrated circuit device and its testing apparatus
JP4387125B2 (ja) 検査方法及び検査装置
KR20020028159A (ko) 전자 회로용 대량 병렬 인터페이스
JPH10111315A (ja) プローブカードおよびこれを用いた試験装置
US5391502A (en) Per-wafer method for globally stressing gate oxide during device fabrication
US20210255237A1 (en) Burn-in board including strip socket with integrated heating for high volume burn-in of semiconductor devices
KR102653116B1 (ko) 전자 소자의 회로 검사용 소켓 장치
JP2001228169A (ja) 電気的接続装置
KR20190006341A (ko) 전자 소자 검사용 핀 조립체
JP4334684B2 (ja) 基板検査用センサおよび基板検査装置
JP2006226765A (ja) ウエハ一括型プローブカードおよび半導体装置の検査方法
KR0169815B1 (ko) 범용 번-인 기판
TW563220B (en) Method for picking defected dielectric in semiconductor device
JPH11145213A (ja) 半導体装置およびその検査方法
KR20120120594A (ko) 반도체 패키지 테스트용 소켓에 장착되는 연결모듈 및 이를 포함하는 반도체 패키지 테스트용 소켓
JPH05198633A (ja) 半導体ウエハ用プローバ
Roesch Measuring and comparing humidity acceleration factors of compound semiconductors
JPH11121570A (ja) 半導体装置およびその検査方法
JPH05340996A (ja) ベアチップicのバーンイン方法
JPH0629297A (ja) 半導体装置およびその製造方法
JPS63184078A (ja) 半導体テスト装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110829

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120514

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4997117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250