JP4978473B2 - Sram回路、及び、これを用いたバッファ回路 - Google Patents
Sram回路、及び、これを用いたバッファ回路 Download PDFInfo
- Publication number
- JP4978473B2 JP4978473B2 JP2007551831A JP2007551831A JP4978473B2 JP 4978473 B2 JP4978473 B2 JP 4978473B2 JP 2007551831 A JP2007551831 A JP 2007551831A JP 2007551831 A JP2007551831 A JP 2007551831A JP 4978473 B2 JP4978473 B2 JP 4978473B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- read
- flip
- circuit
- flop circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1069—I/O lines read out arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1096—Write circuits, e.g. I/O line write drivers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
Description
Access Memory)回路は1リード/ライトで、リードポートとライトポートが同一である。ここで、ポートは、読み出し、もしくは、書き込みを行う入出力インタフェースのことであり、アドレスを格納するレジスタやアドレスをデコードするデコーダ、アドレスの位置を指定するビット線、及び、ワード線を指す。1リード/ライトの場合、書き込み、及び、読み出しは同時に行うことができない。また、読み出し、及び、書き込みの際に、共通のアドレスデコーダを用いて、書き込み、もしくは、読み出しの位置を決定する。そのため、書き込みと読み出しに用いられるアドレスのビット数は同一である。
よって、データD3の読み出しにかかる転送速度は、データD1の書き込みにかかる転送速度の1/4になる。
「CMOS VLSI設計の原理 システムの視点から」Niel H. E. Weste、Kamran Eshraghi 著、 丸善株式会社発行、 310頁、1988年
また、1リード/2ライトのSRAM回路においては、多数のワード線やトランジスタが用いられ、メモリセルサイズが大きくなる。そのため、ビット線やワード線が長くなり、抵抗及び配線容量が大きくなる。抵抗及び配線容量が大きくなれば、トランジスタを駆動する駆動電流が小さくなるため(配線容量が大きくなれば、トランジスタで駆動しなければならない負荷が増えるため)、1リード/2ライトのSRAM回路においては高速化を行うことが困難であった。
Claims (5)
- 共通の書き込みワード線と共通の読み出しビット線のそれぞれに並列に接続される第1及び第2のフリップフロップ回路と、
前記第1のフリップフロップ回路に接続され、前記書き込みワード線に供給される書き込み制御信号により導通されて第1の書き込み信号を前記第1のフリップフロップ回路に供給する第1の書き込み制御回路と、
前記第2のフリップフロップ回路に接続され、前記書き込みワード線に供給される書き込み制御信号により導通されて第2の書き込み信号を前記第2のフリップフロップ回路に供給する第2の書き込み制御回路と、
前記第1のフリップフロップ回路に接続され、第1の読み出しワード線に供給される第1の読み出し制御信号により導通され、前記第1のフリップフロップ回路から共通の読み出しビット線に、読み出し信号を出力する第1の読み出し制御回路と、
前記第2のフリップフロップ回路に接続され、第2の読み出しワード線に供給される第2の読み出し制御信号により導通され、前記第2のフリップフロップ回路から前記共通の読み出しビット線に、読み出し信号を出力する第2の読み出し制御回路とを備え、
前記第1及び第2の書き込み信号は、それぞれ、前記第1及び第2のフリップフロップ回路に同時に前記共通の書き込みワード線を通してセットされ、
前記第1又は第2の読み出し制御信号のいずれかが入力された場合に、入力された読み出し制御信号により導通される前記第1又は第2の読み出し制御回路が、当該読み出し制御回路に接続される前記第1又は第2のフリップフロップ回路からの読み出し信号を前記共通の読み出しビット線に出力する
ことを特徴とするメモリ回路。 - 請求項1記載のメモリ回路であって、
前記第1の書き込み制御回路は、
前記第1のフリップフロップ回路に接続され、前記共通の書き込みワード線に供給される書き込み制御信号により導通されて第1の書き込み信号を前記第1のフリップフロップ回路に供給する第1の書き込み制御スイッチング素子と、
前記第1のフリップフロップ回路に接続され、前記共通の書き込みワード線に供給される書き込み制御信号により導通されて前記第1の書き込み信号の反転信号を前記第1のフリップフロップ回路に供給する第2の書き込み制御スイッチング素子とを有し、
前記第2の書き込み制御回路は、
前記第2のフリップフロップ回路に接続され、前記共通の書き込みワード線に供給される書き込み制御信号により導通されて前記第2の書き込み信号を前記第2のフリップフロップ回路に供給する第3の書き込み制御スイッチング素子と、
前記第2のフリップフロップ回路に接続され、前記共通の書き込みワード線に供給される書き込み制御信号により導通されて前記第2の書き込み信号の反転信号を前記第2のフリップフロップ回路に供給する第4の書き込み制御スイッチング素子とを有し、
前記第1の読み出し制御回路は、前記第1のフリップフロップ回路に接続され、第1の読み出しワード線に供給される第1の読み出し制御信号により導通され、前記第1のフリップフロップ回路からの読み出し信号を前記共通の読み出しビット線から出力する第1の読み出し制御スイッチング素子を有し、
前記第2の読み出し制御回路は、前記第2のフリップフロップ回路に接続され、第2の読み出しワード線に供給される第2の読み出し制御信号により導通され、前記第2のフリップフロップ回路からの読み出し信号を前記共通の読み出しビット線から出力する第2の読み出し制御スイッチング素子を有する
ことを特徴とするメモリ回路。 - 請求項1記載のメモリ回路において、更に
上位アドレス用書き込みデコーダと、
下位アドレス用書き込みデコーダと、
上位アドレス用読み出しデコーダと、
下位アドレス用読み出しデコーダとを有し、
前記書き込み制御信号は前記上位アドレス用書き込みデコーダにより制御され、
前記第1及び前記第2の書き込み信号は前記下位アドレス用書き込みデコーダにより制御され、
前記第1及び第2の読み出し制御信号は前記上位アドレス用読み出しデコーダにより制御され、
前記読み出し信号は前記下位アドレス用読み出しデコーダにより制御される
ことを特徴とするメモリ回路。 - 演算処理手段と、
前記演算処理手段から出力されるデータを記憶するバッファ手段とを有し、
前記バッファ手段は、
共通の書き込みワード線と共通の読み出しビット線のそれぞれに並列に接続される第1及び第2のフリップフロップ回路と、
前記第1のフリップフロップ回路に接続され、前記書き込みワード線に供給される書き込み制御信号により導通されて第1の書き込み信号を前記第1のフリップフロップ回路に供給する第1の書き込み制御回路と、
前記第2のフリップフロップ回路に接続され、前記書き込みワード線に供給される書き込み制御信号により導通されて第2の書き込み信号を前記第2のフリップフロップ回路に供給する第2の書き込み制御回路と、
前記第1のフリップフロップ回路に接続され、第1の読み出しワード線に供給される第1の読み出し制御信号により導通され、前記第1のフリップフロップ回路から共通の読み出しビット線に、読み出し信号を出力する第1の読み出し制御回路と、
前記第2のフリップフロップ回路に接続され、第2の読み出しワード線に供給される第2の読み出し制御信号により導通され、前記第2のフリップフロップ回路から前記共通の読み出しビット線に、読み出し信号を出力する第2の読み出し制御回路とを備え、
前記第1及び第2の書き込み信号は、それぞれ、前記第1及び第2のフリップフロップ回路に同時に前記共通の書き込みワード線を通してセットされ、
前記第1又は第2の読み出し制御信号のいずれかが入力された場合に、入力された読み出し制御信号により導通される前記第1又は第2の読み出し制御回路が、当該読み出し制御回路に接続される前記第1又は第2のフリップフロップ回路からの読み出し信号を前記共通の読み出しビット線に出力する
ことを特徴とする情報処理装置。 - 共通の書き込みワード線と共通の読み出しビット線のそれぞれに並列に接続された第1及び第2のフリップフロップ回路を含むメモリ回路の書き込み及び読み出し制御方法であって、
共通の書き込みワード線に共通の書き込み制御信号が入力された場合に、前記共通の書き込み制御信号により導通される第1の書き込み制御回路を通して第1の書き込み信号を前記第1のフリップフロップ回路に供給する第1の書き込みを行うとともに、前記共通の書き込み制御信号により導通される第2の書き込み制御回路を通して第2の書き込み信号を前記第2のフリップフロップ回路に供給する第2の書き込みを行うステップと、
前記第1のフリップフロップ回路に接続される第1の読み出しワード線に第1の読み出し制御信号が入力された場合に、前記第1の読み出し制御信号により導通される第1の読み出し制御回路を通して、前記第1のフリップフロップ回路からの読み出し信号を前記共通の読み出しビット線を介して読み出す第1の読み出しを行うステップと、
前記第2のフリップフロップ回路に接続される第2の読み出しワード線に第2の読み出し制御信号が入力された場合に、前記第2の読み出し制御信号により導通される第2の読み出し制御回路を通して、前記第2のフリップフロップ回路からの読み出し信号を前記共通の読み出しビット線を介して読み出す第2の読み出しを行うステップと、
を有することを特徴とするメモリ回路の制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2005/023917 WO2007074517A1 (ja) | 2005-12-27 | 2005-12-27 | Sram回路、及び、これを用いたバッファ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007074517A1 JPWO2007074517A1 (ja) | 2009-06-04 |
JP4978473B2 true JP4978473B2 (ja) | 2012-07-18 |
Family
ID=38217754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007551831A Expired - Fee Related JP4978473B2 (ja) | 2005-12-27 | 2005-12-27 | Sram回路、及び、これを用いたバッファ回路 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7817492B2 (ja) |
EP (1) | EP1968072B1 (ja) |
JP (1) | JP4978473B2 (ja) |
KR (1) | KR100955251B1 (ja) |
CN (1) | CN101346772B (ja) |
WO (1) | WO2007074517A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7420858B2 (en) * | 2006-02-17 | 2008-09-02 | International Business Machines Corporation | Methods and apparatus for read/write control and bit selection with false read suppression in an SRAM |
WO2011102206A1 (en) * | 2010-02-19 | 2011-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device, driving method thereof, and method for manufacturing semiconductor device |
US8315081B2 (en) * | 2010-03-22 | 2012-11-20 | Qualcomm Incorporated | Memory cell that includes multiple non-volatile memories |
US8130587B1 (en) * | 2010-08-30 | 2012-03-06 | Oracle International Corporation | Efficient method of replicate memory data with virtual port solution |
US9336863B2 (en) * | 2014-06-30 | 2016-05-10 | Qualcomm Incorporated | Dual write wordline memory cell |
EP3350807B1 (en) * | 2015-09-17 | 2021-01-06 | Xenergic AB | Sram architectures for reduced leakage |
US9406375B1 (en) | 2015-12-04 | 2016-08-02 | International Business Machines Corporation | Write address synchronization in 2 read/1write SRAM arrays |
CN109427388B (zh) * | 2017-09-04 | 2020-09-25 | 华为技术有限公司 | 一种存储单元和静态随机存储器 |
CN110415748A (zh) * | 2018-04-27 | 2019-11-05 | 华为技术有限公司 | 存储器及信号处理方法 |
JP7095566B2 (ja) * | 2018-11-20 | 2022-07-05 | Tdk株式会社 | メモリコントローラ及びこれを備えるフラッシュメモリシステム |
JP2020166346A (ja) * | 2019-03-28 | 2020-10-08 | ラピスセミコンダクタ株式会社 | 半導体記憶装置 |
KR102172380B1 (ko) * | 2019-04-05 | 2020-10-30 | 울산과학기술원 | 3진 메모리 셀 및 이를 포함하는 메모리 장치 |
US11424257B2 (en) * | 2019-10-15 | 2022-08-23 | Ememory Technology Inc. | Method for manufacturing semiconductor structure and capable of controlling thicknesses of oxide layers |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63308783A (ja) * | 1987-06-11 | 1988-12-16 | Matsushita Electric Ind Co Ltd | 記憶装置 |
JPH0395791A (ja) * | 1989-09-06 | 1991-04-22 | Hitachi Ltd | 半導体記憶装置 |
JPH0464990A (ja) * | 1990-07-04 | 1992-02-28 | Brother Ind Ltd | デュアルポートメモリ |
JPH11261017A (ja) * | 1998-03-16 | 1999-09-24 | Fujitsu Ltd | 半導体記憶装置 |
JP2003078036A (ja) * | 2001-08-31 | 2003-03-14 | Seiko Epson Corp | 半導体記憶装置 |
JP2003132684A (ja) * | 2001-10-23 | 2003-05-09 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2004355760A (ja) * | 2003-05-30 | 2004-12-16 | Renesas Technology Corp | データ記憶回路 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5355335A (en) * | 1991-06-25 | 1994-10-11 | Fujitsu Limited | Semiconductor memory device having a plurality of writing and reading ports for decreasing hardware amount |
US5642325A (en) * | 1995-09-27 | 1997-06-24 | Philips Electronics North America Corporation | Register file read/write cell |
JP2002109884A (ja) * | 2000-09-27 | 2002-04-12 | Toshiba Corp | メモリ装置 |
DE20017940U1 (de) * | 2000-10-19 | 2000-12-28 | Map Gmbh | Atemmaske zur Zufuhr eines Atemgases zu einem Maskenanwender sowie Ableitungseinrichtung zur Ableitung von Atemgas |
JP2002163890A (ja) | 2000-11-22 | 2002-06-07 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2002230965A (ja) * | 2001-01-24 | 2002-08-16 | Internatl Business Mach Corp <Ibm> | 不揮発性メモリ装置 |
DE10151984C5 (de) * | 2001-10-22 | 2008-07-17 | Map Medizin-Technologie Gmbh | Applikationsvorrichtung für eine Atemmaskenanordnung |
DE10201682A1 (de) * | 2002-01-17 | 2003-07-31 | Map Medizin Technologie Gmbh | Atemmaskenanordnung |
US6701535B2 (en) * | 2001-12-21 | 2004-03-09 | Itt Industries | Adjustment mechanism for a headmount apparatus |
US20040053510A1 (en) * | 2002-09-16 | 2004-03-18 | Little Casey J. | System for and method of unlimited voltage multi ported sram cells |
KR100552841B1 (ko) * | 2003-12-26 | 2006-02-22 | 동부아남반도체 주식회사 | 비휘발성 sram |
KR100545212B1 (ko) * | 2003-12-26 | 2006-01-24 | 동부아남반도체 주식회사 | 적층산화막 구조를 갖는 비휘발성 메모리소자 및 이를이용한 비휘발성 sram |
KR100599106B1 (ko) * | 2003-12-31 | 2006-07-12 | 동부일렉트로닉스 주식회사 | 비 휘발성 메모리 장치 및 그 구동방법 |
JP4662532B2 (ja) * | 2004-06-03 | 2011-03-30 | パナソニック株式会社 | 半導体記憶装置 |
US7164608B2 (en) * | 2004-07-28 | 2007-01-16 | Aplus Flash Technology, Inc. | NVRAM memory cell architecture that integrates conventional SRAM and flash cells |
EP1653697B1 (en) * | 2004-10-29 | 2016-08-17 | BlackBerry Limited | Secure Peer-to-Peer Messaging Invitation Architecture |
CN100388252C (zh) * | 2004-12-14 | 2008-05-14 | 威瀚科技股份有限公司 | 实现双端口同步存储装置的方法及相关装置 |
-
2005
- 2005-12-27 EP EP05822758.8A patent/EP1968072B1/en not_active Expired - Fee Related
- 2005-12-27 JP JP2007551831A patent/JP4978473B2/ja not_active Expired - Fee Related
- 2005-12-27 CN CN2005800524311A patent/CN101346772B/zh not_active Expired - Fee Related
- 2005-12-27 WO PCT/JP2005/023917 patent/WO2007074517A1/ja active Application Filing
- 2005-12-27 KR KR1020087015590A patent/KR100955251B1/ko not_active IP Right Cessation
-
2008
- 2008-06-26 US US12/213,974 patent/US7817492B2/en not_active Expired - Fee Related
-
2010
- 2010-10-01 US US12/923,671 patent/US7961547B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63308783A (ja) * | 1987-06-11 | 1988-12-16 | Matsushita Electric Ind Co Ltd | 記憶装置 |
JPH0395791A (ja) * | 1989-09-06 | 1991-04-22 | Hitachi Ltd | 半導体記憶装置 |
JPH0464990A (ja) * | 1990-07-04 | 1992-02-28 | Brother Ind Ltd | デュアルポートメモリ |
JPH11261017A (ja) * | 1998-03-16 | 1999-09-24 | Fujitsu Ltd | 半導体記憶装置 |
JP2003078036A (ja) * | 2001-08-31 | 2003-03-14 | Seiko Epson Corp | 半導体記憶装置 |
JP2003132684A (ja) * | 2001-10-23 | 2003-05-09 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2004355760A (ja) * | 2003-05-30 | 2004-12-16 | Renesas Technology Corp | データ記憶回路 |
Also Published As
Publication number | Publication date |
---|---|
US7817492B2 (en) | 2010-10-19 |
CN101346772A (zh) | 2009-01-14 |
KR100955251B1 (ko) | 2010-04-29 |
CN101346772B (zh) | 2012-05-09 |
EP1968072B1 (en) | 2016-03-23 |
KR20080080587A (ko) | 2008-09-04 |
WO2007074517A1 (ja) | 2007-07-05 |
US7961547B2 (en) | 2011-06-14 |
EP1968072A4 (en) | 2009-05-06 |
JPWO2007074517A1 (ja) | 2009-06-04 |
US20110026311A1 (en) | 2011-02-03 |
EP1968072A1 (en) | 2008-09-10 |
US20080266936A1 (en) | 2008-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4978473B2 (ja) | Sram回路、及び、これを用いたバッファ回路 | |
US7630230B2 (en) | Static random access memory architecture | |
US5261068A (en) | Dual path memory retrieval system for an interleaved dynamic RAM memory unit | |
US5305280A (en) | Semiconductor memory device having on the same chip a plurality of memory circuits among which data transfer is performed to each other and an operating method thereof | |
US5267210A (en) | SRAM with flash clear for selectable I/OS | |
JP2006190402A (ja) | 半導体装置 | |
WO2010137198A1 (ja) | 半導体記憶装置 | |
JP3754593B2 (ja) | データビットを記憶するメモリーセルを有する集積回路および集積回路において書き込みデータビットをメモリーセルに書き込む方法 | |
US7187606B1 (en) | Read port circuit for register file | |
WO2006017461A2 (en) | Byte enable logic for memory | |
US10867681B2 (en) | SRAM memory having subarrays with common IO block | |
US6584022B2 (en) | Semiconductor memory device with simultaneous data line selection and shift redundancy selection | |
JP4854277B2 (ja) | 直交変換回路 | |
US7277353B2 (en) | Register file | |
US11250895B1 (en) | Systems and methods for driving wordlines using set-reset latches | |
US11901006B2 (en) | Shiftable memory and method of operating a shiftable memory | |
US6144609A (en) | Multiport memory cell having a reduced number of write wordlines | |
JPH10340225A (ja) | 半導体記憶装置及びキャッシュメモリ装置 | |
US9030887B2 (en) | Semiconductor memory device and information processing apparatus | |
JP4723711B2 (ja) | 半導体メモリ | |
US8755244B2 (en) | Write contention-free, noise-tolerant multi-port bitcell | |
KR101579958B1 (ko) | 5-트랜지스터 sram 셀 | |
JPH10134565A (ja) | 半導体記憶装置 | |
JP2001351377A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120403 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |