JP4965613B2 - レゾルバインタフェース、レゾルバからの入力信号を監視する方法、および差動位置センサインタフェース - Google Patents

Description

本発明は、位置測定装置からの信号の調整を行うインタフェースおよび方法に関し、詳しくは、レゾルバインタフェースの正確性を向上させるようにレゾルバからの信号の調整を行うレゾルバインタフェースおよび方法に関する。

なお、本発明は、米国陸軍との契約番号ｗ５８ｒｇｚ−０５−ｃ−０００１に基づき米国政府の支援の下になされたものであり、米国政府は、所定の権利を有する。

モータシャフトなどの回転部材の回転位置を測定かつ通信するために、レゾルバが使用される。回転部材の回転位置は、正確な制御や操作を行うために通信される。従来のレゾルバは、生のアナログ信号を供給し、この生のアナログ信号が調整されて、所望の形態での信号を発生させる。レゾルバから受けた信号を調整し、所望の形態での信号を発生させるために、ソフトウェアおよび電子ハードウェアを含むインタフェースが利用される。測定される位置の正確性は、レゾルバ自体のみに依存するのではなく、レゾルバ出力信号の調整に利用されるインタフェースの堅牢性（ｒｏｂｕｓｔｎｅｓｓ）にも依存して変化する。

従って、動作環境に関わらず、所望の正確性を提供することができるレゾルバインタフェースを設計および開発することが望ましい。

開示のレゾルバインタフェースが、正弦信号、余弦信号、励磁信号の各々についての別個のアンチエイリアシングフィルタを含む。別々にフィルタリングされた信号は、次に、時分割多重化されて単一のアナログ−デジタル（Ａ／Ｄ）コンバータに送られる。すべての入力が同一のＡ／Ｄコンバータを介して供給されるので、このＡ／Ｄコンバータによって生じる種々の誤差、相違ないしシフトは、すべての入力に亘って共通のものとなる。

Ａ／Ｄコンバータは、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）から送られる制御アルゴリズムに従って制御される。ＦＰＧＡは、励磁信号を生成する正弦波発生器を含む。Ａ／Ｄコンバータから出た信号は、ＦＰＧＡ内のデジタルフィルタを通るように供給される。このデジタルフィルタはＦＰＧＡの一部であるので、デジタルフィルタの各々を同一の構成にすることが可能であり、これにより、別個の素子に存在し得る固有誤差を除去する。デジタル復調計算は、レゾルバ励磁周波数と同期されて、共にＦＰＧＡによって実行される。更新した各データについての位相の直交座標位置を正確に示すために、「スライド式」正弦／余弦ルックアップテーブルを励磁信号の位相に同期させたままで、レートの更新を行う。

従って、開示例のレゾルバインタフェースは、初期のフィルタリングから最終の計算までの間の誤差ないし相違の点を減らすことによって、正確性を向上させる。

本発明の上記および他の特徴は、以下の詳細な説明および図面から最もよく理解されよう。

レゾルバインタフェースの一例の概略図。 アンチエイリアシングフィルタの一例の概略図。 制御器の一例の概略図。

図１を参照すると、レゾルバ１６からの正弦入力１２および余弦入力１４を受けるレゾルバインタフェース・信号調整器１０が概略的に示されている。これらの正弦入力１２および余弦入力１４は、直交座標（四象限）での正確性および操作のために、回転装置１５の位置を示すアナログ信号を提供する。レゾルバインタフェース１０は、これらのアナログ信号１２，１４を、回転装置１５についての直交座標での角度位置に変換する。変換された角度位置は、この回転位置情報を利用する制御器４４または他の装置に通信される。開示例は、レゾルバインタフェースであるが、当業者であれば、例えば、線形可変差動トランス（ＬＶＤＴ）や回転可変差動トランス（ＲＶＤＴ）などの他の周知の差動位置センサにも適用できるという利点を理解されるであろう。

レゾルバ１６は、励磁信号１８を受け、この励磁信号１８は、レゾルバインタフェース１０に供給される正弦入力１２および余弦入力１４の発生をもたらす。正弦入力１２は、第１のアンチエイリアシングフィルタ２０を介して供給される。余弦入力１４は、第２のアンチエイリアシングフィルタ２２を介して供給される。選択的に、励磁信号１８を、外部パスまたは内部パスを経由して第３のアンチエイリアシングフィルタ２４を介して供給することができる。アンチエイリアシングフィルタ２０，２２，２４からのフィルタリングされた信号は、マルチプレクサ（多重化装置）２６を介してアナログ−デジタル（Ａ／Ｄ）コンバータ２８まで案内される。これらの入力１２，１４は、同一のＡ／Ｄコンバータ２８に供給されるので、Ａ／Ｄコンバータ２８によって生じる種々の誤差、相違ないしシフトは、入力１２，１４さらには選択的な入力１８に亘って共通のものとなり、結果として得られる位置の正確性への影響が小さくなる。

マルチプレクサ２６は、正弦信号、余弦信号および励磁信号からなるほぼ同時の配列を供給するように、入力１２，１４，１８をインタリーブ（ｉｎｔｅｒｌｅａｖｅ）する。正弦レゾルバ信号１２および余弦レゾルバ信号１４をほぼ同時にサンプリングすることによって、正弦レゾルバ出力のサンプリングと余弦レゾルバ出力のサンプリングとの間における位置／信号振幅が大きくは変化しないので、レゾルバ位置のスリューイング（回転）によって生じる誤差が小さくなる。

別個のアンチエイリアシングフィルタ２０，２２が使用され、従って信号１２，１４の各々について別個の利得（ゲイン）パスが使用されるので、この例におけるアンチエイリアシングフィルタ２０，２２は、レゾルバ励磁周波数での利得の不一致が最小となるように最適化されている。

図２を参照すると、例示のアンチエイリアシングフィルタ２０，２２の各々は、一致した性能特性を有するデュアルオペアンプを含む。例示のアンチエイリアシングフィルタ２０，２２は、バッファ増幅器と、６．４４ｋＨｚのカットオフ周波数を有する４次サレン・キー（Ｓａｌｌｅｎ−Ｋｅｙ）型利得バターワース・ローパスフィルタと、からなる。サレン・キー型単一利得トポロジーは、正弦入力および余弦入力に亘って最適に一致した利得を実現することにおいても重要である。不要な通過帯域外の信号を除去するために、他のアンチエイリアシングフィルタを利用してもよいことが理解されよう。

図１および図３に、マルチプレクサ２６からの出力がＡ／Ｄコンバータ２８に供給されることを示す。Ａ／Ｄコンバータ２８は、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）３０から送られる制御アルゴリズムに従って制御される。ＦＰＧＡ３０は、励磁信号１８を生成する正弦波発生器３２を含む。さらに、ＦＰＧＡ３０は、デジタルフィルタ３４を含む。Ａ／Ｄコンバータ２８は、レゾルバ励磁周波数の１２０倍のサンプリング周波数で、入力信号をオーバサンプリングする。この例においては、４００Ｈｚのレゾルバ励磁周波数は、４００Ｈｚの励磁信号１８の各サイクルについて、１２０回オーバサンプリングされる。励磁周波数をオーバサンプリングすることによって、例示の４００Ｈｚの励磁周波数から外れた周波数のノイズを除去する有限インパルス応答（ＦＩＲ）デジタルフィルタを使用することができる。

オーバサンプリングされた正弦信号１２，余弦信号１４および励磁信号１８は、Ａ／Ｄコンバータ２８からＦＰＧＡ３０に供給される。ＦＰＧＡ３０内において、信号は、まずデジタルフィルタ３４に供給される。このデジタルフィルタ３４は、ＦＰＧＡ３０の一部であり、従って、デジタルフィルタ３４の各々を同一の構成にすることができるので、別個のアナログ素子を使った場合に生じ得る固有誤差を除くことができる。さらには、デジタルフィルタリングによって、レゾルバ位置の計算および確定に悪影響を及ぼし得る通過帯域外の周波数やノイズを除去する。

各信号がデジタルフィルタにかけられると、オーバサンプリングされた点が１０分の１に間引きされて、サンプル点の数が１２０から１２に減少する。この間引き操作で、１０番目毎のサンプル点を取り入れ、その間の９つの点を捨てる。この間引き操作によって、信号１２，１４，１８の各々について、レゾルバ励磁周波数の１２倍に相当する最終の出力レートを生み出す。間引きされた信号の１０番目サンプルを得る毎に、位置の計算が実行される。例示のＦＰＧＡモジュール１０では、一番古いデータの点を各計算から除外するとともに、最近の１２個の点を使って各計算が行われる。

デジタル復調計算は、レゾルバ励磁周波数と同期されて、共にＦＰＧＡ３０によって実行される。直交座標での正確な位相を提供するために、「スライド式」正弦／余弦ルックアップテーブルを励磁信号の位相に同期させたままで、レートの更新を行う。

デジタル復調器３６は、正弦レゾルバ信号，余弦レゾルバ信号および励磁信号の循環
Ａ／Ｄデータについての互いに直交する同位相成分および直角位相成分を算出するための復調計算を実行する。これらの同位相および直角位相の結果は、位相の変化による信号損失をほとんど生じることなく、正弦信号と余弦信号の大きさを計算するために使用される。

同位相成分（ｉ＿ｃｏｍｐ）および直角位相成分（ｑ＿ｃｏｍｐ）の計算は、レゾルバの正弦信号、余弦信号および励磁信号の循環サンプリングＡ／Ｄデータの各々について実行される。各々の新しいＡ／Ｄサンプルを得ると、最近の１２個の受信データ点に関して、以下の式１および式２による計算が実行される。

ここで、ｉ＿ｃｏｍｐ，Ｉ（ｎ）は、同位相成分の結果
ｑ＿ｃｏｍｐ，Ｑ（ｎ）は、直角位相成分の結果
ｘ（ｎ）は、サンプリング（標本化）Ａ／Ｄデータ
Ｎは、レゾルバ励磁周波数の１サイクル当たりの間引きされたサンプル数（この例においては１２）。

式（１）および式（２）は、レゾルバ励磁周波数のサイクル全体を包括するサンプル列（この例では１２個のサンプル）に関して実行される演算を示す。式（１）および式（２）は、これらの計算がどのように割り出され、新しい間引きＡ／Ｄサンプルの各々を得た後にどのように更新されるか、を表していない。以下の式（３）および式（４）は、上式を代替的な形式で示すものであり、最近の１２個のフィルタリングかつ間引きされたサンプルを使って同位相および直角位相の計算を行うために、サンプルをどのように更新するかを示している。また、レゾルバ励磁周波数のＮ倍となる頻度で（つまり間引きされたＡ／Ｄサンプル毎に１度）新しい更新が計算されるように、レゾルバ角度計算の更新レートを最大にするために、式（３）および式（４）が用いられる。

式（３）および式（４）において、ｘ（ｎ）は最新のＡ／Ｄサンプルを、ｘ（ｎ−１）は直前のサンプルを表し、さらに過去のデータサンプルもこの様式で表している。開示例においては、最近の１２個の間引きされたサンプルを利用しているが、所望のアプリケーションや要求される特定のシステム性能に応じて、これよりも多いか又は少ないサンプル数にできることが理解されよう。

以下の式（５）および式（６）は、ＦＰＧＡ３０のデジタル論理での実施を容易にするために簡略化したものである。

ここで、Ｉ（ｎ−１）およびＱ（ｎ−１）は、Ｉ成分およびＱ成分の結果であり、Ｎ＝１２とする。

式（５）および式（６）は、式（３）および式（４）を簡略化した代替式であり、一つの結果を得るために、２つの乗算と３項による加算のみを要求する。式（５）および式（６）の各々は、適切に割り出された正弦および余弦の列に現在のＡ／Ｄサンプルを乗算したものを直前の同位相および直角位相の結果に加算するとともに、最も古い正弦の項あるいは余弦の項を減算することを表す。

上記の正弦および余弦の関数は、Ｎ個のサンプル毎に繰り返されるように行われ、Ｎ個のサンプル点を含む循環ルックアップテーブルを用いて実施することができる。この例においては、Ｎ＝１２である。一例として、正弦入力および余弦入力についての１２点循環ルックアップテーブルを以下に示す。

上記のルックアップテーブルにおける正弦列および余弦列の値を適切に割り出すことによって、最終の同位相成分および直角位相成分の結果に基づいて計算される直交座標での正確な位相（０〜３６０°）を算出することができる。例示のルックアップテーブルは、１２個のサンプル数を含む開示例についてのものであることが理解されよう。例示のルックアップテーブルは、所望のサンプル数に一致するように修正することができる。

上記の式（３），（４），（５），（６）は、同じ結果を算出するものであって、この例においては、レゾルバ周波数の１２倍に相当する更新レートとなるように、新しいフィルタリングかつ間引き後のＡ／Ｄサンプルを得る毎に、新しい同位相および直角位相の結果を算出する。

ＦＰＧＡ３０からの値は、プロセッサ３８への入力であり、この入力は、回転装置１５の角度位置を示す値（符号４６で概略的に示す）に変換されて、制御器４４に通信される。上記のようにＦＰＧＡ３０によって発生した正弦、余弦、励磁および他のデータは、制御器４４によって利用可能な所望の角度位置の値４６を提供するために利用される。

プロセッサ３８は、以下の例の式で示される正弦、余弦および励磁の値に関する初期の大きさを計算する。

ここで、ｍは、インタフェース入力を基準とした電圧ピークに結果を変換するための倍率である。

ｓｉｎ＿ｍａｇ＿ｖｐおよびｃｏｓ＿ｍａｇ＿ｖｐの値は、上記のように計算されたベクトルの大きさであり、常に正の値となる。ベクトルの大きさの値は常に正となるので、レゾルバの角度の計算に使用される逆タンジェントの関数値は、必然的に第１象限の値となる。そのため、以下の式１２に示すように、この逆タンジェントの関数値と共に、正弦レゾルバ入力および余弦レゾルバ入力の両方のｉ＿ｃｏｍｐ成分の結果を用いて、正確な直交座標位置を確定する。

ここで、上記の記号「∧」は、論理和ＡＮＤである。他のすべての可変量の表し方は、前述の大きさの計算で定義した通りとする。

式１２から得られるａｎｇｌｅ＿ｄｅｇの値は、角度の値４６であり、この角度の値４６は、回転装置１５の現在の角度位置に関する情報を要求する他のシステムやプロセスで使用される制御器４４に入力される。

上記の式は、デジタル論理で或いはプロセッサによって実行することができ、レゾルバ励磁信号に基づいてサンプリングされたレゾルバ正弦出力信号およびレゾルバ余弦出力信号の同位相成分および直角位相成分を計算することを含んでいることを理解されたい。また、ＦＰＧＡ３０によって実行されるデジタル復調および他の関数の手法による様々な関数を実行するために計算装置を使用できることに留意されたい。ハードウェアのアーキテクチャの観点からは、そのような計算装置としては、ローカルインタフェースを介して互いに通信可能に接続されたプロセッサ、記憶装置、および入力および／または１つまたは複数の出力（Ｉ／Ｏ）装置などがある。ローカルインタフェースとしては、例えば、１つまたは複数のバスおよび／または他のワイヤ接続やワイヤレス接続があるが、これらに限定しない。ローカルインタフェースは、さらには、通信を可能にするための、制御器、バッファ（キャッシュ）、ドライバ、中継器および受信器などの要素を含み得るが、簡略化のために省略してもよい。さらには、ローカルインタフェースとしては、上述の要素間における適切な通信を可能にする、アドレス制御、および／またはデータ接続などがある。

プロセッサは、ソフトウェア特に記憶装置に保存されたソフトウェアを実行するハードウェア装置とすることができる。プロセッサは、オーダメイドまたは市販のプロセッサ、中央演算処理装置（ＣＰＵ）、該計算装置に関連するさまざまなプロセッサ間の補助プロセッサ、半導体基マイクロプロセッサ（マイクロチップまたはチップセットの形態で）、またはソフトウェアの命令を実行する一般的な種々の装置とすることができる。

記憶装置は、揮発性記憶素子（例えば、ランダムアクセスメモリ（ＤＲＡＭ，ＳＲＡＭ，ＳＤＲＡＭ，ＶＲＡＭなどのＲＡＭ））および／または不揮発性記憶素子（例えば、ＲＯＭ，ハードドライブ、テープ、ＣＤ−ＲＯＭなど）のうちの１つまたはこれらの組み合わせとすることができる。さらには、記憶装置は、電子的、磁気的、光学的および／または他の種類の保存媒体を組み込んでいてもよい。なお、記憶装置は、種々の構成要素が互いに離れて配置されていて、プロセッサによってアクセス可能に構成された分散型アーキテクチャとすることもできる。

記憶装置内のソフトウェアは、１つまたは複数の別個のプログラムを含み、これらのプログラムの各々が、論理関数を実行するための実行可能な命令の規則表を含むようにすることができる。ソフトウェアとして実現されるシステム要素は、さらには、実行すべき命令のセットを含む、ソースプログラム、実行可能プログラム（オブジェクトコード）、スクリプト、または種々の他の実体として構築することができる。プログラムは、ソースプログラムとして構築されているときには、コンパイラ、アセンブラ、インタプリタなどを介して翻訳されるが、これらのコンパイラ、アセンブラ、インタプリタは、記憶装置内に保存されていてもよいし保存されていなくてもよい。

システムＩ／Ｏインタフェース（１つまたは複数）に接続できる入力／出力装置としては、例えば、キーボード、マウス、スキャナ、マイクロフォン、カメラ、検知装置などの入力装置があるが、これらに限定しない。さらには、入力／出力装置としては、例えば、プリンタ、ディスプレイなどの出力装置があるが、これらに限定しない。またさらには、入力／出力装置としては、入力および出力の両方を通信する装置があり、例えば、変調器／復調器（モデム；他の装置、他のシステムまたは他のネットワークの評価用）、無線周波（ＲＦ）または他の送受信機、電話インタフェース、ブリッジ、ルータなどがあるが、これらに限定しない。

計算装置が作動中であるとき、プロセッサは、記憶装置内に保存されているソフトウェアを実行し、記憶装置の内外へデータを通信し、さらにはソフトウェアに従って計算装置の演算を全般的に制御するように構成することができる。記憶装置内のソフトウェアは、プロセッサによって全体的または部分的に読み込まれ、ときにはプロセッサ内でバッファ処理されてから実行される。

例示のレゾルバインタフェース１０は、レゾルバ１６およびレゾルバインタフェース１０の作動を検証するためのいくつかの内蔵型テスト・セルフチェック機能を備える。正弦入力１２および余弦入力１４の両方に対してオフスケール駆動信号４０が与えられる。オフスケール駆動信号４０は、正弦入力１２および余弦入力１４の欠落に応答して、通常の電圧よりも大きな直流電圧を入力する。直流電圧の増加は、平均値の上昇としてデジタル変調器によって検知される。直流電圧は、ｉ＿ｓｉｎｅ値およびｉ＿ｃｏｓｉｎｅ値に０の値を登録することが理解されよう。この「０」の値は、レゾルバ１６の有効な位置表示の一つであり、この値のみでは、何の故障も示さない。しかし、レゾルバの種々の条件に対して予測される値よりも高い平均値の上昇が見られた場合、故障についての所望の表示を与える。このオフスケール駆動の機能は、別々の制御や特別なテストプロトコルを必要とすることなく、問題の状況を示すことができる。

例示のレゾルバインタフェース１０は、また、内部励磁チャネル４２を含み、この内部励磁チャネル４２は、通常の正弦信号、余弦信号、外部励磁信号の代わりに、アンチエイリアシングフィルタ２０，２２，２４の各々に供給するように切換可能である。これによって、ＦＰＧＡモジュール３０が受けている結果の信号を知ることができる。マルチプレクサ２６およびＡ／Ｄコンバータ２８を介して受けた信号が予測とは異なる場合、レゾルバインタフェース１０内の何かが所望の通りには作動していないことを指示する故障条件が示される。受信した信号が予測と同じである場合、レゾルバインタフェース１０以外の何かが所望の通りには作動していない。外部励磁信号がレゾルバ１６に供給されている間に故障条件が生じた場合、インタフェース１０は、内部チャネルに切換可能であることが理解されよう。内部チャネルを使ってフィルタ２０，２２，２４の各々へ入力を送っているときに何も故障が検出されなければ、レゾルバ１６または該レゾルバ１６との接続において望ましくないことがあると推測される。

本明細書中に提示したデジタル復調技術は、ケーブル配線、信号調整回路またはレゾルバセンサ自体によって導入される正弦信号または余弦信号の位相シフトによって悪影響を受けることなく、正弦信号および余弦信号の大きさを計算する。本発明のデジタル復調は、レゾルバの励磁、正弦、余弦の各出力信号の間に導入される予測される程度の位相シフト誤差、あるいはレゾルバの正弦出力と余弦出力との間に導入される予測される程度の位相シフトによっては、悪影響を受けない。

追加のテスト・検証プロセスは、レゾルバ励磁出力に対するレゾルバ正弦出力とレゾルバ余弦出力と間の位相差を示すための、レゾルバインタフェース１０の一部である。レゾルバからの励磁信号と、正弦信号と、余弦信号と、の間の相対的位相差は、レゾルバ規格の普遍的部分であることが理解されよう。

通常のレゾルバのレンジ／チェック・ビットに加え、励磁、正弦、余弦の各信号の相対的位相差を計算して、センサが正常に作動しているかの判定に利用することができる。いずれかのレゾルバ出力間の位相差が予測範囲からはずれた場合、レゾルバ性能の低下を示す証拠となり得る。そのような性能の低下は、レゾルバの性能に生じる故障の可能性を予告するために利用することができる。

本発明の好ましい実施例を開示したが、当業者であれば、本発明の範囲を逸脱することなく、いくつかの修正がなされ得ることを理解されるであろう。

Claims (15)

1. サンプリング周波数でサンプリングする単一のアナログ−デジタル（Ａ／Ｄ）コンバータと、
   正弦入力、余弦入力および励磁信号を時分割多重化して上記Ａ／Ｄコンバータに送るマルチプレクサと、
   上記励磁信号と同期した上記正弦入力および上記余弦入力の発生、かつ上記Ａ／Ｄコンバータ用のサンプリング周波数の生成、に利用される上記励磁信号を発生させる励磁源と、
   を備えてなるレゾルバインタフェース。
2. 上記正弦入力をフィルタリングする第１のアンチエイリアシングフィルタと、上記余弦入力をフィルタリングする第２のアンチエイリアシングフィルタと、を含むことを特徴とする請求項１に記載のレゾルバインタフェース。
3. 上記第１のアンチエイリアシングフィルタおよび上記第２のアンチエイリアシングフィルタは、上記正弦入力および上記余弦入力の共通の利得をもたらすデュアルオペアンプおよび共通の増幅器パッケージからなることを特徴とする請求項２に記載のレゾルバインタフェース。
4. 上記第１のアンチエイリアシングフィルタおよび上記第２のアンチエイリアシングフィルタは、４次バターワース・フィルタであることを特徴とする請求項２に記載のレゾルバインタフェース。
5. 上記マルチプレクサは、上記正弦入力、上記余弦入力および上記励磁信号をインタリーブ多重化して上記Ａ／Ｄコンバータに送ることを特徴とする請求項１に記載のレゾルバインタフェース。
6. 上記正弦入力および上記余弦入力は、上記励磁周波数の１２０倍のサンプリング周波数でサンプリングされることを特徴とする請求項１に記載のレゾルバインタフェース。
7. 上記Ａ／Ｄコンバータからの上記正弦入力、上記余弦入力および上記励磁信号の各々に対してデジタルフィルタをかけるようにプログラムされたフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）を含むことを特徴とする請求項１に記載のレゾルバインタフェース。
8. 上記ＦＰＧＡは、上記正弦入力および上記余弦入力の大きさおよび直交座標位置を確定するためのデジタル復調計算を実行するデジタル復調器モジュールを含むことを特徴とする請求項７に記載のレゾルバインタフェース。
9. 故障条件を隔離するために、正弦信号パスおよび余弦信号パスを通るように上記励磁信号を案内する内部チャネルを含むことを特徴とする請求項１に記載のレゾルバインタフェース。
10. サンプリング周波数でサンプリングするアナログ−デジタル（Ａ／Ｄ）コンバータと、
    上記Ａ／Ｄコンバータへの信号を、第１の差動センサ信号と、第２の差動センサ信号と、励磁信号と、の間で時分割多重化するマルチプレクサであって、該第１の差動センサ信号、第２の差動センサ信号および励磁信号をインタリーブ多重化して上記Ａ／Ｄコンバータに送るマルチプレクサと、
    上記励磁信号と同期した第１の差動センサ信号および第２の差動センサ信号の発生、かつ上記Ａ／Ｄコンバータ用のサンプリング周波数の生成、に利用される上記励磁信号を発生させる励磁源と、
    を備えてなる差動位置センサインタフェース。
11. 上記第１の差動センサ信号をフィルタリングする第１のアンチエイリアシングフィルタと、上記第２の差動センサ信号をフィルタリングする第２のアンチエイリアシングフィルタと、を含むことを特徴とする請求項１０に記載の差動位置センサインタフェース。
12. 上記マルチプレクサは、上記第１の差動センサ信号および第２の差動センサ信号をインタリーブ多重化して上記Ａ／Ｄコンバータに送ることを特徴とする請求項１０に記載の差動位置センサインタフェース。
13. 上記第１の差動センサ信号および第２の差動センサ信号は、上記励磁周波数の１２０倍のサンプリング周波数でサンプリングされることを特徴とする請求項１０に記載の差動位置センサインタフェース。
14. 上記Ａ／Ｄコンバータからの第１の差動センサ信号、第２の差動センサ信号および励磁信号の各々にデジタルフィルタをかけるようにプログラムされたフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）を含むことを特徴とする請求項１０に記載の差動位置センサインタフェース。
15. 上記ＦＰＧＡは、上記第１の差動位置センサ信号および第２の差動位置センサ信号の大きさおよび直交座標位置を確定するためのデジタル復調計算を実行するデジタル復調器モジュールを含むことを特徴とする請求項１４に記載の差動位置センサインタフェース。

Images