JP4964974B2

JP4964974B2 - 回路構造

Info

Publication number: JP4964974B2
Application number: JP2010042396A
Authority: JP
Inventors: 子章曽; 長明李; 文芳劉; 丞▲博▼ 余
Original assignee: 欣興電子股▲ふん▼有限公司
Priority date: 2009-10-26
Filing date: 2010-02-26
Publication date: 2012-07-04
Anticipated expiration: 2030-02-26
Also published as: TW201116172A; US8288662B2; JP2011091353A; US20110094779A1; TWI392405B

Description

本発明は、回路構造に関し、且つ特には細線回路の回路構造に関する。

近年、電子工業の生産技術の猛進的な発展に伴い、回路基板は、各種電子部材が搭載できるようになり、各種異なる機能の電子製品中に広く応用されている。現在、電子製品は多機能化及び小型化に向けて発展している。この趨勢のもと、回路基板は、更に多くの且つ精密な電子部材を搭載するため、そのレイアウト密度を大幅に上昇させることが求められ、レイアウト密度の上昇は線幅及び線間隔の縮小を達成しなければならない。
公知技術において、回路層の形成方法は、先ず基板上の全面に金属層をメッキし、その後リソグラフィーエッチング方法により金属層をパターン化する。しかし、公知技術は、メッキ工程で形成される金属層の均一度及びリソグラフィーエッチング工程の精度等の製造過程能力の制限を受け、線幅が４０ミクロンより小さい回路の製造は容易ではなく、製品の生産率が低下し、かつ製造コストが高くなる。

本発明は、線幅が小さい細線回路を提供する。

本発明が提示する回路構造は、回路板、絶縁層、導電ビア、めっき性誘電層及び導電パターンを含む。絶縁層は、回路板上に配置されるとともに、回路板の回路層を覆う。導電ビアは、絶縁層を貫通して、回路層と連接し、かつ導電ビアは絶縁層の第１表面において突出する。めっき性誘電層は、絶縁層の第１表面上に配置されるとともに溝パターンを具え、かつ導電ビアが第１表面で突出する部分は、溝パターン中に位置し、めっき性誘電層の材質は、化学めっき性の材料を含む。導電パターンは、溝パターン中に位置するとともに、導電ビアと連接し、そのうち導電パターンと導電ビアの間には境界面が存在する。

本発明の一実施例では、めっき性誘電層は、回路板から離れた側の第２表面を具え、かつ第２表面は溝パターンを具え、回路構造は更に非めっき性誘電層を含み、それは第２表面上に配置されかつ溝パターンの外に位置し、非めっき性誘電層の材質は、非化学めっき性の材料を含む。

本発明の一実施例では、非めっき性誘電層の材質が、水酸基(OH)官能基又はカルボキシル基（COOH）官能基を含まない高分子材料を含む。

本発明の一実施例では、高分子材料が、エポキシ樹脂、ポリイミド、液晶ポリマー、メタクリル酸エーテル系樹脂、ビニルベンゼン基系樹脂、アリル系樹脂、ポリアクリレート系樹脂、ポリエステル系樹脂、ポリオレフィン系樹脂、ポリアミン系樹脂、ポリシロキサン系樹脂又はそれらの組合せを含む。

本発明の一実施例では、非めっき性誘電層の材質がレーザ加工しやすい材料を含む。

本発明の一実施例では、めっき性誘電層の材質が高分子材料を含む。

本発明の一実施例では、高分子材料が、エポキシ樹脂、ポリイミド、液晶ポリマー又はそれらの組合せを含む。

本発明の一実施例では、めっき性誘電層の材質がレーザ加工し易い材料を含む。

本発明の一実施例では、絶縁層の材質が樹脂、ポリイミド、液晶ポリマーを含む。

本発明の一実施例では、絶縁層の材質がガラスファイバを含む。

本発明の一実施例では、導電パターンは、導電ビアを覆う。

本発明の一実施例では、導電パターンの最小線幅は約４０ミクロン以下である。

本発明の上記特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。

本発明の一実施例の回路構造を示す断面図である。図１の回路構造の一種変化を示す図である。

図１は、本発明の一実施例の回路構造を示す断面図であり、図２は、図１の回路構造の一種変化を示す図である。

図１を参照すると、本実施例の回路構造１００は、回路板１１０、絶縁層１２０、導電ビア１３０、めっき性誘電層１４０及び導電パターン１５０を含む。

絶縁層１２０は、回路板１１０上に配置されるとともに回路板１１０の回路層１１２を覆う。本実施例では、絶縁層１２０の材質は、樹脂、ポリイミド、液晶ポリマー又はアラミド（Aramid）を含む。本実施例中、絶縁層１２０は、例えばプリプレグ（prepreg）であり、絶縁層１２０の材質はガラスファイバを含んでもよい。導電ビア１３０は、絶縁層１２０を貫通するとともに、回路層１１２と連接し、かつ導電ビア１３０は、絶縁層１２０の表面１２２において突出しており、そのうち表面１２２は、回路板１１０から離れた側である。

めっき性誘電層１４０は、絶縁層１２０の表面１２２上に配置されるとともに、溝パターンRを具え、かつ溝パターンRは、めっき性誘電層１４０を貫通していない。導電ビア１３０が表面１２２で突出する部分は、溝パターンRの中に位置し、めっき性誘電層１４０の材質は、化学めっき性の材料を含む。詳しくは、本実施例中、『化学めっき性の材料』は、化学めっき工程中で触媒を吸着する材料を代表する。めっき性誘電層１４０の材質は、例えば高分子材料であり、そのうち高分子材料は、エポキシ樹脂、ポリイミド、液晶ポリマー又はその組合せを含む。本実施例では、めっき性誘電層１４０の材質は、レーザ加工しやすい材料でもよく、つまりレーザアブレーティング工程において除去しやすい材料である。

つまり、めっき性誘電層１４０は、回路板１１０から離れた側の表面１４０を具え、かつ表面１４０は、溝パターンRを具える。本実施例では、溝パターンRの外の表面１４２上に非めっき性誘電層１６０（図２に示すとおり）を配置してもよく、非めっき性誘電層１６０の材質は、非化学めっき性の材料を含む。詳しくは、本実施例中、『非化学めっき性の材料』は、化学めっき工程中で触媒を吸着しない材料を代表する。非めっき性誘電層１６０の材質は、例えば水酸基（OH）官能基又はカルボキシル基（COOH）官能基を含まない高分子材料（つまり、疎水性高分子材料）であり、そのうち高分子材料は、エポキシ樹脂、ポリイミド、液晶ポリマー、メタクリル酸エーテル系樹脂、ビニルベンゼン基系樹脂、アリル系樹脂、ポリアクリレート系樹脂、ポリエステル系樹脂、ポリオレフィン系樹脂、ポリアミン系樹脂、ポリシロキサン系樹脂又はそれらの組合せを含む。本実施例中、非めっき性誘電層１６０の材質は、レーザ加工しやすい材料でもよい。

再度図１を参照すると、導電パターン１５０は溝パターンR中に位置するとともに、導電ビア１３０と連接し、そのうち導電パターン１５０と導電ビア１３０の間には境界面Sが存在し、かつ境界面Sは例えば非平面であり、境界面Sは絶縁層１２０の表面１２２において突出している。本実施例中では、導電パターン１５０は、導電ビア１３０を覆う。つまり、絶縁層１２０の表面１２２において突出する導電ビア１３０は、嵌め合わせ(tenon)に類似する方法で導電パターン１５０と接合する。その他の実施例中では、導電ビア１３０の回路板１１０から離れた側の端部（図示せず）は、導電パターン１５０の表面１５２に面一でもよい。

注意すべきことは、図２を参照すると、本実施例の導電パターン１５０の製造方法は、先に回路板１１０上に絶縁層１２０、めっき性誘電層１４０、非めっき性誘電層１６０を形成した後、化学めっき工程を行い、溝パターンR中に導電パターン１５０を形成してもよい。導電パターン１５０は、溝パターンRが露出するめっき性誘電層１４０上にのみ形成されるので、導電パターン１５０は、溝パターンR中に詰め込まれればよい。これにより、本実施例は、溝パターンRにより導電パターン１５０が定義されるので、溝パターンRの最小溝幅を制御することにより溝パターンR中に形成される導電パターン１５０の最小線幅を調整することができる。また、めっき性誘電層１４０と非めっき性誘電層１６０はみなレーザ加工しやすい材料でもよいので、レーザアブレーティング方法で溝パターンRを形成することもできる。これにより、本実施例は、リソグラフィーエッチング方法により回路層を形成する必要がないので、導電パターン１５０の最小線幅を縮小し（例えば、最小線幅を４０ミクロン以下まで縮小する）、製造生産率を高めるとともに、製造コストを下げることができる。

つまり、公知のサブトラクティブ法で回路を製造するとき、リソグラフィーエッチング工程の精確度等の製造能力の制限を受けて線幅が４０ミクロンより小さい回路を作製することは容易ではなく、それにより製品の生産率の低下を招き製造コストが高くなるのに比べ、本実施例では、溝パターンRを形成するとともに、溝パターンR中に回路（即ち導電パターン１５０）を形成するので、溝パターンRの溝最小幅は、導電パターン１５０の最小線幅と同等にすることができ、めっき性誘電層１４０と非めっき性誘電層１６０はどちらもレーザ加工しやすい材料でもよいので、本実施例は、レーザアブレーティング方法を採用して溝パターンRを形成し、溝最小幅を４０ミクロンより小さくすることができ、それにより導電パターン１５０の最小線幅を４０ミクロンより小さくすることができる。

以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。

１００回路構造
１１０回路板
１１２回路層
１２０絶縁層
１２２、１４２、１５２表面
１３０導電ビア
１４０めっき性誘電層
１５０導電パターン
R 溝パターン
S 境界面

Claims

回路板と、
前記回路板上に配置されるとともに、前記回路板の回路層を覆う絶縁層と、
前記絶縁層を貫通するとともに、前記回路層と連接し、かつ前記絶縁層の第１表面において突出する導電ビアと、
前記絶縁層の前記第１表面上に配置されるとともに、溝パターンを具え、かつ前記導電ビアの前記第１表面において突出した部分が前記溝パターン中に位置し、材質が化学めっき性の材料を含むめっき性誘電層と、
前記溝パターン中に位置するとともに前記導電ビアと連接し、前記導電ビアとの間に境界面が存在し、かつ前記境界面が前記絶縁層の前記第１表面において突出する導電パターンとを含む回路構造。
前記めっき性誘電層が前記回路板から離れた側に第２表面を具え、かつ前記第２表面が前記溝パターンを具える回路構造であって、前記回路構造が更に、
前記第２表面上に配置され、かつ前記溝パターンの外に位置し、材質が非化学めっき性の材料を含む非めっき性誘電層を含む請求項１に記載の回路構造。
前記非めっき性誘電層の材質が、水酸基官能基又はカルボキシル基官能基を含まない高分子材料を含む請求項２に記載の回路構造。
前記高分子材料が、エポキシ樹脂、ポリイミド、液晶ポリマー、メタクリル酸エーテル系樹脂、ビニルベンゼン基系樹脂、アリル系樹脂、ポリアクリレート系樹脂、ポリエステル系樹脂、ポリオレフィン系樹脂、ポリアミン系樹脂、ポリシロキサン系樹脂又はそれらの組合せを含む請求項３に記載の回路構造。
前記非めっき性誘電層の材質が、レーザ加工しやすい材料を含む請求項２から４の何れか１項に記載の回路構造。
前記めっき性誘電層の材質が高分子材料を含む請求項１から５の何れか１項に記載の回路構造。
前記高分子材料が、エポキシ樹脂、ポリイミド、液晶ポリマー又はそれらの組合せを含む請求項６に記載の回路構造。
前記めっき性誘電層の材質がレーザ加工しやすい材料を含む請求項１から７の何れか１項に記載の回路構造。
前記絶縁層の材質が、樹脂、ポリイミド又は液晶ポリマーを含む請求項１から８の何れか１項に記載の回路構造。
前記絶縁層の材質がガラスファイバを含む請求項１から９の何れか１項に記載の回路構造。
前記導電パターンが前記導電ビアを覆う請求項１から１０の何れか１項に記載の回路構造。
前記導電パターンの最小線幅が４０ミクロン以下である請求項１から１１の何れか１項に記載の回路構造。