JP4962193B2 - チップ型電子部品及びその製造方法 - Google Patents

チップ型電子部品及びその製造方法 Download PDF

Info

Publication number
JP4962193B2
JP4962193B2 JP2007200630A JP2007200630A JP4962193B2 JP 4962193 B2 JP4962193 B2 JP 4962193B2 JP 2007200630 A JP2007200630 A JP 2007200630A JP 2007200630 A JP2007200630 A JP 2007200630A JP 4962193 B2 JP4962193 B2 JP 4962193B2
Authority
JP
Japan
Prior art keywords
width
terminal electrode
sputtering
electrode
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007200630A
Other languages
English (en)
Other versions
JP2009038187A (ja
Inventor
武史 奥村
知一 伊藤
勝 矢口
諭 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2007200630A priority Critical patent/JP4962193B2/ja
Publication of JP2009038187A publication Critical patent/JP2009038187A/ja
Application granted granted Critical
Publication of JP4962193B2 publication Critical patent/JP4962193B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)

Description

本発明はチップ型電子部品及びその製造方法に関し、特に、実装面に形成された端子電極と側面に形成された端子電極の幅が異なるチップ型電子部品及びその製造方法に関する。
近年、携帯端末やAV機器などの電子機器には、多数のチップ型電子部品が用いられている。チップ型電子部品としては、コンデンサ、インダクタ、コモンモードフィルタ、チップビーズなど様々な種類のものが存在するが、いずれも表面実装型のもの(表面実装型チップ部品)が主流である(特許文献1〜4参照)。
表面実装型チップ部品は、次の手順により回路基板に実装される。まず、回路基板上の電極パターンにクリーム状の半田を供給し、その上にチップ部品を載置する。そして、一括リフローを行うことにより半田を溶融させ、回路基板上の電極パターン及びチップ部品上の端子電極に半田を広げる。これにより、チップ部品が回路基板に対して電気的に接続されるとともに、機械的に固定される。
近年においては、表面実装型チップ部品の小型化が進んでおり、製品によっては重量が非常に軽いものが存在する。このような小型のチップ部品を回路基板に実装する場合、リフロー時に溶融した半田の表面張力によって、チップ部品が90度回転するという現象が生じることがあった。回転したチップ部品は、回路基板との正しい電気的接続がなされていないことから、接続不良となってしまう。
特開2005−223280号公報 特開2002−367852号公報 特開2002−367851号公報 特開平11−103229号公報 特開平6−204100号公報 特開2005−85997号公報 特開2007−165477号公報
本発明者らは、リフロー時にチップ部品が90度回転する現象について研究を重ね、これを防止する方法を提案した。本発明者らが提案した表面実装型チップ部品は、実装時において回路基板と平行となる実装面と、実装面に対して垂直な側面とを有し、実装面に形成された端子電極の幅が、側面に形成された端子電極の幅よりも広いという特徴を有している。これにより、実装面に形成された端子電極の面積が拡大され、側面に形成された端子電極の面積が縮小されることから、リフロー時における下方向へのモーメントが相対的に強くなり、チップ部品の回転が効果的に防止される。
ここで、端子電極の形成方法としては、スパッタリング法が用いられることがある(特許文献5〜7参照)。しかしながら、実装面に形成された端子電極と側面に形成された端子電極は確実に短絡状態とする必要があることから、実装面に対するスパッタリング及び側面に対するスパッタリングにおいては、スパッタマスクの開口をこれら実装面及び側面からはみ出すように配置する必要がある。図10はこれを説明するための図であり、(a)は実装面102にスパッタリングする際のスパッタマスクの位置を示す略平面図、(b)は側面104にスパッタリングする際のスパッタマスクの位置を示す略平面図である。
図10(a)に示すように、実装面102に端子電極を形成する際には、実装面102に形成すべき端子電極の幅W11と同じ幅の開口106aを持ったスパッタマスク106を用い、開口106aの一部を実装面102と側面104との所定の角部110に位置させる。つまり、開口106aの一部が実装面102からはみ出すように配置する。この状態でスパッタリングを行うことにより、実装面102だけでなく、所定の角部110にも端子電極が形成される。
同様に、側面104に端子電極を形成する際には、図10(b)に示すように、側面104に形成すべき端子電極の幅W12と同じ幅の開口108aを持ったスパッタマスク108を用い、開口108aの一部を上記角部110に位置させる。つまり、開口108aの一部が側面104からはみ出すように配置する。この状態でスパッタリングを行うことにより、側面104だけでなく角部110にも端子電極が形成される。
このようにして実装面102及び側面104に対してそれぞれスパッタリングを行うことにより、実装面102及び側面104に亘って一続きの連続した端子電極が形成されることになる。
しかしながら、スパッタマスクの開口106a,108aの一部を実装面102及び側面104からはみ出すように配置すると、ターゲット物質の回り込みによって、他方の面にも僅かなスパッタ膜が形成されてしまう。つまり、実装面102に対するスパッタリングにおいて側面104にも僅かなスパッタ膜が形成され、側面104に対するスパッタリングにおいて実装面102にも僅かなスパッタ膜が形成される。このようなターゲット物質の回り込みにより形成されるスパッタ膜は、実装面102に形成すべき端子電極の幅W11と、側面104に形成すべき端子電極の幅W12が同じであれば実害はない。
しかしながら、上述のように、実装面102に形成される端子電極の幅W11を、側面104に形成される端子電極の幅W12よりも広くする場合、側面104に意図しないスパッタ膜が形成されてしまい、端子電極が設計と異なる形状となってしまう。図11はこの状態を説明するための模式的な斜視図であり、実装面102には幅W11を持った端子電極112が正しく形成される一方、側面104に形成される端子電極114は、実装面102から離れた部分においては設計値通りの幅W12を有しているものの、実装面102に近づくにつれてその幅が広くなり、角部110においてはほぼ幅W11まで広がっている。
その結果、側面104に形成された端子電極114の面積が不必要に拡大されることから、リフロー時における横方向へのモーメントが増大し、チップ部品の回転が生じやすくなってしまう。
以上、表面実装型チップ部品における問題点を例に説明したが、ターゲット物質の回り込みによる意図しないスパッタ膜は、隣接する2つの面に形成すべき端子電極の幅が異なる場合には必然的に生じる。例えば、上記の例とは逆に、端子電極112の幅W11が端子電極114の幅W12よりも狭い場合には、実装面102に意図しないスパッタ膜が形成される。このように、ターゲット物質の回り込みにより意図しないスパッタ膜が形成されると、端子電極が設計と異なる形状になり、ショート不良など種々の不具合を生じさせる原因となる。このように、上記の問題は、表面実装型チップ部品に限らず、広くチップ型電子部品全般において生じうる問題である。
本発明は、このような技術的課題の所在に基づきなされたものであって、ターゲット物質の回り込みによって他の面に形成されるスパッタ膜の影響が低減されたチップ型電子部品の製造方法を提供することを目的とする。また、本発明は、このような方法により作製されたチップ型電子部品を提供することを目的とする。
本発明によるチップ型電子部品の製造方法は、少なくとも第1の面及び前記第1の面と隣接する第2の面に端子電極が形成されたチップ型電子部品の製造方法であって、第1の幅を有する本体パターン及び前記第1の幅よりも狭い第2の幅を有する突出パターンを含む開口を持った第1のスパッタマスクを用い、前記本体パターンの全面を前記第1の面上に位置させ、前記突出パターンの一部を前記第1の面と前記第2の面との所定の角部に位置させた状態で、前記第1の面に前記端子電極をスパッタリングする工程と、前記第1の幅よりも狭い第3の幅を有する開口を持った第2のスパッタマスクを用い、前記開口の一部を前記所定の角部に位置させた状態で、前記第2の面に前記端子電極をスパッタリングする工程とを備えることを特徴とする。これら2つの工程は、その順序を問わない。
本発明によれば、第1のスパッタマスクが幅の広い本体パターン及び幅の狭い突出パターンからなる開口を有していることから、第1の面に対するスパッタリングにおいて第2の面への回り込みの影響を低減することが可能となる。
本発明において第2の幅は、第3の幅以下であることが好ましい。これによれば、ターゲット物質の回り込みによる第2の面への意図しないスパッタ膜の形成を防止することが可能となる。特に、第2の幅を第3の幅よりも狭くすれば、第1のスパッタマスクと第2のスパッタマスクの位置にズレが生じても、第2の面への意図しないスパッタ膜の形成を防止することが可能となる。
第1の面は、実装時において回路基板と平行となる実装面であることが好ましい。これによれば、リフロー時におけるチップ部品の起き上がりを防止することが可能となる。
本発明によるチップ型電子部品の製造方法は、端子電極にメッキを施す工程をさらに備えることが好ましい。これによれば、端子電極の電気抵抗を十分に低減することが可能となる。
また、本発明によるチップ型電子部品は、第1の面と、前記第1の面と隣接する第2の面と、前記第1の面に形成された第1の端子電極と、前記第2の面に形成された第2の端子電極とを備え、前記第1の端子電極と前記第2の端子電極が前記第1の面と前記第2の面との所定の角部において短絡されているチップ型電子部品であって、前記第1の端子電極は、第1の幅を有する本体部及び前記第1の幅よりも狭い第2の幅を有する突出部を有し、前記突出部が前記所定の角部を介して前記第2の端子電極に接続されており、前記第2の端子電極は、前記第1の幅よりも狭い第3の幅を有していることを特徴とする。
本発明において、第1の面は実装時において回路基板と平行となる実装面であり、第2の面は実装面に対して垂直な側面であり、重量が3mg以下であり、第1の面及びこれと平行な第3の面との距離をTとし、第2の面及びこれと平行な第4の面との距離をWとした場合、T/W≧0.6であり、第1の面に形成された端子電極の合計面積が、第2の面に形成された端子電極の合計面積よりも大きいことが好ましい。
これによれば、リフロー時における起き上がり現象が生じやすい条件を持った表面実装型のチップ型電子部品において、表面張力による下方向への力が強くなり、横方向への力が弱くなる。これにより、リフロー時における起き上がり現象を防止することが可能となる。
このように、本発明によれば、スパッタリング時におけるターゲット物質の回り込みの影響が低減されることから、端子電極をほぼ設計通りの形状とすることができる。このため、例えば、リフロー時における起き上がり現象が防止された小型の表面実装型チップ部品を提供することが可能となる。
リフロー時における起き上がり現象は、重量が1mg以下である製品や、T/W≧0.8である製品において極めて顕著となることから、本発明はこのような製品に適用することが特に好ましい。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図1は、本発明の好ましい実施形態による表面実装型のチップ型電子部品(表面実装型チップ部品)10の構造を示す略斜視図である。
図1に示すように、本実施形態による表面実装型チップ部品10は、互いに平行な第1及び第2の実装面21,22と、第1及び第2の実装面21,22に対して垂直な第1〜第4の側面31〜34とを備えている。
第1及び第2の実装面21,22は、実装時においていずれか一方が回路基板と向き合う底面となり、他方が上面となる。第1の実装面21には端子電極41a〜44aが設けられており、第2の実装面22には端子電極41c〜44cが設けられている。第1の実装面21に設けられた端子電極41a〜44aと、第2の実装面22に設けられた端子電極41c〜44cとは、実質的に同じパターンを有している。このため、実装時においていずれの実装面を回路基板側に向けても構わない。図1に示すように、第1の実装面21と第2の実装面22との距離、すなわち高さは、Tと定義される。
第1及び第2の側面31,32は、第1及び第2の実装面21,22に対して垂直であり互いに平行な面である。第1の側面31には端子電極41b,42bが設けられており、第2の側面32には端子電極43b,44bが設けられている。第1の側面31に設けられた端子電極41b,42bと、第2の側面32に設けられた端子電極43b,44bとは、実質的に同じパターンを有している。このため、実装時において第1及び第2の側面31,32は交換可能である。図1に示すように、第1の側面31と第2の側面32との距離は、Wと定義される。
第3及び第4の側面33,34は、第1及び第2の実装面21,22並びに第1及び第2の側面31,32に対して垂直であり、互いに平行な面である。第3及び第4の側面33,34には、端子電極は設けられていない。図1に示すように、第3の側面33と第4の側面34との距離は、Lと定義される。
図1に示すように、端子電極41a,41b,41c(端子電極41と総称することがある)は一つの連続した端子電極であり、端子電極42a,42b,42c(端子電極42と総称することがある)は一つの連続した端子電極であり、端子電極43a,43b,43c(端子電極43と総称することがある)は一つの連続した端子電極であり、端子電極44a,44b,44c(端子電極44と総称することがある)は一つの連続した端子電極である。したがって、本実施形態による表面実装型チップ部品10は、4端子型のチップ部品である。
第1及び第2の実装面21,22に設けられた端子電極は、いずれも電極幅w1を有する本体部Aと、電極幅w1よりも狭い電極幅w2を有する突出部Bとを有している。ここで、「電極幅」とは、距離Lを定義する方向における端子電極の幅を指す。本体部Aは、実装面21,22と側面31,32との角部60から僅かに離れた位置に形成されている一方、突出部Bは、角部60に接して設けられている。このため、端子電極41a〜44a,41c〜44cは、必ず突出部Bにて角部60と接触することになる。
また、第1及び第2の側面31,32に形成された端子電極は、いずれも電極幅w1よりも狭い電極幅w3を有しており、角部60を介して、第1及び第2の実装面21,22に設けられた対応する端子電極の突出部Bに接続されている。電極幅w2とw3との関係については特に限定されないが、
w2≦w3
であることが好ましく、
w2<w3
であることがより好ましい。
このように、第1及び第2の実装面21,22に形成された端子電極の本体部Aにおける電極幅w1が、第1及び第2の側面31,32に形成された端子電極の電極幅w3よりも広く設定されていることから、第1及び第2の実装面21,22における端子電極の面積をより広くする一方で、第1又は第2の側面31,32における端子電極の面積をより狭くすることができる。これにより、リフロー時において半田が溶融した際、表面張力による下方向への力が強くなる一方、横方向への力が弱くなることから、起き上がり現象が防止される。
より具体的には、第1の実装面21又は第2の実装面22に形成された端子電極の合計面積が、第1の側面31に形成された端子電極の合計面積よりも大きく、且つ、第2の側面32に形成された端子電極の合計面積よりも大きく設定されていることが好ましい。この点については、追って詳述する。
本実施形態による表面実装型チップ部品10の種類については特に限定されないが、一例として、コモンモードフィルタを挙げることができる。この場合、図2に示すように、端子電極41と端子電極43との間に形成されるコイルC1と、端子電極42と端子電極44との間に形成されるコイルC2とが磁気結合した回路構成となる。
次に、本実施形態による表面実装型チップ部品10の製造方法について説明する。
図3は、表面実装型チップ部品10の製造工程を示すフローチャートである。
図3に示すように、表面実装型チップ部品10の製造においては、まず、チップ部品本体を作製する(ステップS1)。チップ部品本体の具体的な製造方法は、作製すべき表面実装型チップ部品10の種類によって異なる。一例として、図4に示すように、所定の回路パターンが形成された積層部70を作製し、その上下を磁性体基板71,72によって挟み込めばよい。作製すべき表面実装型チップ部品10がコモンモードフィルタであれば、図2に示したコイルC1,C2が積層部70に形成されることになる。積層部70に形成された回路パターンの端子80は、側面31,32にて露出する。また、磁性体基板71の下面及び磁性体基板72の上面は、それぞれ第1及び第2の実装面21,22となる。
次に、図5(a)に示すスパッタマスク206を用いて、実装面22に対するスパッタリングを行う(ステップS2)。図5(a)に示すスパッタマスク206は、図10(a)に示したスパッタマスク106とは異なり、幅w1を有する本体パターン206aと、幅w1よりも狭い幅w2を有する突出パターン206bを含む開口を有している。このような開口を有するスパッタマスク206を用い、本体パターン206aの全面を実装面22上に位置させ、突出パターン206bの一部を実装面22と側面31,32との所定の角部60に位置させた状態で、スパッタリングを行う。つまり、突出パターン206bの一部が実装面22からはみ出すようスパッタマスク206を配置した状態でスパッタリングを行う。
これにより、図6に示すように、チップ部品本体の実装面22には、電極幅w1を有する本体部Aと、電極幅w2を有する突出部Bとからなる端子電極41c〜44cが形成される。また、突出パターン206bの一部が実装面22からはみ出した状態でスパッタリングを行っていることから、実装面22だけでなく、所定の角部60にも端子電極が形成される。この時、ターゲット物質の回り込みによって側面31,32にも僅かなスパッタ膜が形成されるが、w2≦w3に設定されている場合、その後の工程において端子電極を形成すべき部分にのみスパッタ膜が形成されることになるため、側面上の端子電極の面積が増大することはない。
特に、w2<w3に設定されていれば、後述する側面31,32へのスパッタリングにおいてスパッタマスクに多少のずれが生じたとしても、側面における端子電極の面積が増大することがない。
上記のステップS2は、反対側の実装面21に対しても行う。これにより、実装面21には、電極幅w1を有する本体部Aと、電極幅w2を有する突出部Bとからなる端子電極41a〜44aが形成される。
次に、図5(b)に示すスパッタマスク208を用いて、側面31に対するスパッタリングを行う(ステップS3)。図5(b)に示すスパッタマスク208は、図10(b)に示したスパッタマスク108と同様であり、幅w3の開口208aを有している。このような開口を有するスパッタマスク208を用い、端子80の少なくとも一部を露出させるとともに、開口208aの一部を角部60に位置させた状態でスパッタリングを行う。つまり、開口208aの一部が側面31からはみ出すようスパッタマスク208を配置した状態でスパッタリングを行う。
これにより、チップ部品本体の側面31には、電極幅w3を有する端子電極41b,42bが形成される。また、開口208aの一部が側面31からはみ出した状態でスパッタリングを行っていることから、側面31だけでなく角部60にも端子電極が形成され、これにより、側面31上の端子電極41b,42bと、実装面21,22上の端子電極41a〜44a,41c〜44cとが電気的に確実に接続される。
ここで、w2<w3に設定されている場合、ターゲット物質の回り込みによって実装面21,22には新たなスパッタ膜が形成される。しかしながら、このスパッタ膜は実装面21,22上の端子電極の面積を増大させる方向に作用することから、実質的に悪影響はない。
上記のステップS3は、側面32に対しても行う。これにより、図1に示す電極パターンが全て形成されることになる。
尚、実装面に対するスパッタリング(ステップS2)と側面に対するスパッタリング(ステップS3)は、順序が逆であっても構わないし、これら4面(実装面21,22及び側面31,32)へのスパッタリングは、いかなる順序で行っても構わない。
そして、スパッタリングによって形成された電極パターンを給電体としてメッキ処理を行うことにより、本実施形態による表面実装型チップ部品10が完成する(ステップS4)。メッキ処理を行うことは必須ではないが、メッキ処理を行うと導体厚が大幅に増大することから、端子電極の抵抗値を低減することが可能となる。
このように、本実施形態によれば、幅の狭い突出パターン206bの一部が実装面21,22からはみ出すように配置した状態で、実装面21,22に対するスパッタリングを行っていることから、ターゲット物質の回り込みにより側面31,32に形成されるスパッタ膜の幅を縮小することが可能となる。しかも、ターゲット物質の回り込みによってスパッタ膜が形成される部分は、その後の工程(ステップS3)で端子電極を形成すべき部分であることから、側面31,32上の端子電極の面積が増大することがない。このため、チップ部品の起き上がり現象を効果的に抑制することが可能となる。
ここで、チップ部品の起き上がり現象について説明する。
図7は、リフロー時において半田が溶融した際に生じる力のモーメントを説明するための図であり、(a)は濡れ性が良好な場合、(b)は濡れ性が良好でない場合を示している。
図7(a),(b)に示すように、チップ部品10には自重が存在するため、リフロー前の状態においては、下方向へのモーメントFgのみが実質的に作用している。このため、チップ部品10は自重によって回路基板50に載置された状態である。これに加え、リフローによって半田51が溶融すると、溶融した半田51の表面張力によるモーメントが発生する。半田51の表面張力によるモーメントは、端子電極41a(及び42a)との接触によるモーメントFe1と、端子電極43a(及び44a)との接触によるモーメントFe2と、端子電極41b(及び42b)との接触によるモーメントFs1と、端子電極43b(及び44b)との接触によるモーメントFs2とが含まれる。モーメントFe1,Fe2は下方向に作用する力のモーメントであり、モーメントFs1,Fs2は横方向に作用する力のモーメントである。
この時、半田51の濡れ性が良好である場合には、図7(a)に示すように、横方向のモーメントFs1,Fs2は実質的に均等であることから、チップ部品10がこれらのモーメントによって動くことはない。このため、端子電極41(及び42)と回路基板上の電極パターン52が電気的に接続され、端子電極43(及び44)と回路基板上の電極パターン53が電気的に接続されることになる。
しかしながら、半田51の濡れ性が良好でなく、モーメントFs2が作用していない場合には、図7(b)に示すように、横方向にはモーメントFs1のみが作用することになる。このため、チップ部品10の重量が軽い場合(モーメントFgが小さい場合)や、距離Tと距離Wとの関係T/Wが大きい場合には、横方向にはモーメントFs1によってチップ部品10が起き上がり、図8に示すように90度回転してしまう。その結果、端子電極43(及び44)と電極パターン53とが接続されない状態となる。すなわち、接続不良となってしまう。
これがチップ部品の起き上がり現象であり、チップ部品10の重量が軽いほど生じやすい。本発明者らの研究によれば、重量が3mgを超える製品では起き上がり現象はほとんど生じないのに対し、重量が3mg以下の製品では重量が軽くなればなるほど起き上がり現象の発生確率が高まり、重量が1mg以下になると起き上がり現象の発生が極めて顕著となることが分かった。
但し、重量が3mg以下の製品であっても、T/W<0.6であれば起き上がり現象はほとんど発生しないことも判明した。これは、Tに対してWが十分に大きければ、重心が低いため、姿勢が安定するためである。これに対し、T/W≧0.6である場合には、断面形状が正方形に近くなるため重心が高くなり、起き上がり現象が発生してしまうものと考えられる。特に、T/W≧0.8である製品では、より重心が高くなることから、起き上がり現象の発生が極めて顕著となることも判明した。
以上を総合すれば、起き上がり現象は、重量が3mg以下であり、且つ、T/W≧0.6である製品において発生することが分かる。
このような起き上がり現象の発生を防止すべく、本実施形態では、第1の実装面21又は第2の実装面22に形成された端子電極の合計面積が、第1の側面31に形成された端子電極の合計面積よりも大きく、且つ、第2の側面32に形成された端子電極の合計面積よりも大きく設定されている。
具体的に説明すると、図1に示すように、第1の実装面21に形成された端子電極41a〜44aの本体部Aはいずれも電極幅がw1であり、電極長がw4であることから、第1の実装面21における端子電極の合計面積S1(突出部Bを除く)は、
S1=4×w1×w4
となる。ここで、「電極長」とは、W又はTを定義する方向における長さを指す。第2の実装面22に形成された端子電極41c〜44cの合計面積も同じである。
一方、第1の側面31に形成された端子電極41b,42bはいずれも電極幅がw3であり、電極長がTであることから、第1の側面31における端子電極の合計面積S2は、
S2=2×w3×T
となる。第2の側面32に形成された端子電極43b,44bの合計面積も同じである。
そして、本実施形態においてはS1>S2に設定されており、これによって下方向のモーメントFe1,Fe2を増大させる一方、横方向のモーメントFs1,Fs2を低減させている。その結果、図7(b)に示したように、半田の濡れ性が良好でないために横方向のモーメントFs1のみ(又はFs2のみ)が作用した場合であっても、起き上がり現象が生じにくくなる。
このため、本実施形態による表面実装型チップ部品10は、起き上がり現象による接続不良を生じさせることなく、重量を3mg以下、特に1mg以下とすることが可能となり、形状をT/W≧0.6、特にT/W≧0.8とすることが可能となる。
また、端子電極の電極形状は、ターゲット物質の回り込みによって、実際には設計とやや異なる形状となるが、上述の通り、本実施形態では図5(a)に示す形状を持ったスパッタマスク206を用いていることから、側面31,32に形成される端子電極の面積増大を防止することが可能となる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記実施形態による表面実装型チップ部品10は、4端子型のチップ部品であるが、本発明の対象がこれに限定されるものではない。また、本発明の対象が表面実装型チップ部品に限定されるものではなく、広くチップ型電子部品全般に適用することが可能である。
また、上記実施形態による表面実装型チップ部品10では、第3及び第4の側面33,34に端子電極が形成されていないが、ここに端子電極が形成されていても構わない。
さらに、上記実施形態による表面実装型チップ部品10では、第1の実装面21と第2の実装面22の両方に端子電極が形成されているが、これらの少なくとも一方に端子電極が形成されていれば足りる。同様に、上記実施形態による表面実装型チップ部品10では、第1の側面31と第2の側面32の両方に端子電極が形成されているが、これらの少なくとも一方に端子電極が形成されていれば足りる。
また、端子電極を構成する本体部Aと突出部Bの形状についても特に限定されず、例えば、図9(a)〜(d)に示す形状とすることも可能である。
さらに、上記実施形態では、実装面に対するスパッタリング及び側面に対するスパッタリングの両方において、スパッタマスクの開口をこれら実装面及び側面からはみ出すように配置している。しかしながら、実装面に形成される端子電極と側面に形成される端子電極とが確実に短絡される限り、実装面に対するスパッタリング及び側面に対するスパッタリングの少なくとも一方において、スパッタマスクの開口をこれら実装面又は側面からはみ出すように配置し、他方のスパッタリングにおいてはスパッタマスクの開口端部と角部とほぼ一致させた状態でスパッタリングしても構わない。
本発明の好ましい実施形態による表面実装型のチップ型電子部品(表面実装型チップ部品)10の構造を示す略斜視図である。 表面実装型チップ部品10の回路図である。 表面実装型チップ部品10の製造工程を示すフローチャートである。 チップ部品本体の構造を示す略斜視図である。 実施形態にて用いるスパッタマスクの構造を示す平面図であり、(a)は実装面22にスパッタリングする際に用いるスパッタマスク206の構造を示す略平面図、(b)は側面31にスパッタリングする際に用いるスパッタマスク208の構造を示す略平面図である。 チップ部品本体の実装面に端子電極が形成された状態を示す略斜視図である。 リフロー時において半田が溶融した際に生じる力のモーメントを説明するための図であり、(a)は濡れ性が良好な場合、(b)は濡れ性が良好でない場合を示している。 立ち上がり現象が発生した状態を示す図である。 変形例による端子電極の形状を示す模式図である。 従来のスパッタマスクの構造を示す平面図であり、(a)は実装面102にスパッタリングする際に用いるスパッタマスク106の構造を示す略平面図、(b)は側面104にスパッタリングする際に用いるスパッタマスク108の構造を示す略平面図である。 従来の表面実装型チップ部品の構造を示す略斜視図である。
符号の説明
10 表面実装型チップ部品
21,22,102 実装面
31〜34,104 側面
41a〜44a,41b〜44b,41c〜44c,112,114 端子電極
50 回路基板
51 半田
52,53 電極パターン
60,110 角部
70 積層部
71,72 磁性体基板
80 端子
106,108,106,208 スパッタマスク
106a,108a,208b 開口
206a 本体パターン
206b 突出パターン
C1,C2 コイル

Claims (3)

  1. 少なくとも第1の面及び前記第1の面と隣接する第2の面に端子電極が形成され、前記第1の面に形成された前記端子電極の合計面積が前記第2の面に形成された前記端子電極の合計面積よりも大きいチップ型電子部品の製造方法であって、
    第1の幅を有する本体パターン及び前記第1の幅よりも狭い第2の幅を有する突出パターンを含む開口を持った第1のスパッタマスクを用い、前記本体パターンの全面を前記第1の面上に位置させ、前記突出パターンの一部を前記第1の面と前記第2の面との所定の角部に位置させた状態で、前記第1の面に前記端子電極をスパッタリングする工程と、
    前記第1の幅よりも狭い第3の幅を有する開口を持った第2のスパッタマスクを用い、前記開口の一部を前記所定の角部に位置させた状態で、前記第2の面に前記端子電極をスパッタリングする工程とを備え、
    前記角部における前記第2の幅が前記角部における前記第3の幅よりも狭いことを特徴とするチップ型電子部品の製造方法。
  2. 前記第1の面は、実装時において回路基板と平行となる実装面であることを特徴とする請求項1に記載のチップ型電子部品の製造方法。
  3. 前記端子電極にメッキを施す工程をさらに備えることを特徴とする請求項1又は2に記載のチップ型電子部品の製造方法。
JP2007200630A 2007-08-01 2007-08-01 チップ型電子部品及びその製造方法 Active JP4962193B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007200630A JP4962193B2 (ja) 2007-08-01 2007-08-01 チップ型電子部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007200630A JP4962193B2 (ja) 2007-08-01 2007-08-01 チップ型電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009038187A JP2009038187A (ja) 2009-02-19
JP4962193B2 true JP4962193B2 (ja) 2012-06-27

Family

ID=40439831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007200630A Active JP4962193B2 (ja) 2007-08-01 2007-08-01 チップ型電子部品及びその製造方法

Country Status (1)

Country Link
JP (1) JP4962193B2 (ja)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6329920A (ja) * 1986-07-23 1988-02-08 株式会社村田製作所 電気二重層コンデンサ
JPH05226819A (ja) * 1992-02-17 1993-09-03 Hitachi Ltd はんだ付け用電極構造
JP3240830B2 (ja) * 1994-05-31 2001-12-25 株式会社村田製作所 表面実装部品及びその製造方法
JP2000068148A (ja) * 1998-08-19 2000-03-03 Matsushita Electric Ind Co Ltd 積層セラミック部品とその積層セラミック部品連
JP2000164802A (ja) * 1998-11-27 2000-06-16 Matsushita Electric Ind Co Ltd 表面実装型電子部品の実装方法
JP2001319828A (ja) * 2000-02-28 2001-11-16 Kyocera Corp コンデンサアレイ
JP2002025850A (ja) * 2000-07-03 2002-01-25 Nec Corp チップ部品並びにチップ立ち防止方法
JP4120336B2 (ja) * 2002-09-27 2008-07-16 株式会社村田製作所 チップ型電子部品及びその製造方法
JP4178896B2 (ja) * 2002-10-01 2008-11-12 株式会社村田製作所 Lr複合部品
JP4277633B2 (ja) * 2003-09-05 2009-06-10 パナソニック株式会社 チップ抵抗器の製造方法
JP2005101276A (ja) * 2003-09-25 2005-04-14 Murata Mfg Co Ltd 多層構造部品およびその製造方法
JP2005217268A (ja) * 2004-01-30 2005-08-11 Tdk Corp 電子部品
JP2005223280A (ja) * 2004-02-09 2005-08-18 Murata Mfg Co Ltd チップ型電子部品及びその製造方法
JP2005317725A (ja) * 2004-04-28 2005-11-10 Tdk Corp 電子部品
JP4433909B2 (ja) * 2004-07-07 2010-03-17 Tdk株式会社 表面実装型電子部品
JP2007194313A (ja) * 2006-01-18 2007-08-02 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JP5063200B2 (ja) * 2007-06-06 2012-10-31 Tdk株式会社 表面実装型チップ部品

Also Published As

Publication number Publication date
JP2009038187A (ja) 2009-02-19

Similar Documents

Publication Publication Date Title
US10014111B2 (en) Substrate terminal mounted electronic element
KR102408016B1 (ko) 칩형 전자 부품
US7735713B2 (en) Method for mounting chip component and circuit board
US8039758B2 (en) Mounting structure for electronic component
US20150270065A1 (en) Electronic component
EP1050906A1 (en) Package for electronic components
US20190318875A1 (en) Electronic device
US20090102315A1 (en) Quartz crystal device
US20020075127A1 (en) Thermistor elements
JP2007188957A (ja) 表面実装型電子部品
JP2002280254A (ja) 表面実装型積層セラミック電子部品
JP4962193B2 (ja) チップ型電子部品及びその製造方法
JP2002057063A (ja) 積層セラミック電子部品
JPH03181191A (ja) 配線基板
JP5063200B2 (ja) 表面実装型チップ部品
JP4823623B2 (ja) 表面実装型電子部品アレイ
JP2001102893A (ja) チップ型電子部品及びチップ型電子部品の実装構造
JP2005340699A (ja) 表面実装型電子部品、電子部品の実装構造及び実装方法
JP2003124773A (ja) チップ型圧電共振部品
JP2001156204A (ja) 表面実装部品
JPH11340005A (ja) チップ型電子部品
JP2007194462A (ja) チップ部品の実装構造および方法
JPH07106144A (ja) 表面実装型電子部品及びその製造方法
JP3873346B2 (ja) 配線回路基板
JP2003008191A (ja) 配線基板装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120312

R150 Certificate of patent or registration of utility model

Ref document number: 4962193

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3