JP4957645B2 - 材料試験機 - Google Patents

Description

本発明は、供試体の試験を行うために用いる検出器と材料試験機本体との着脱技術に関するものである。

供試体の材料試験を実施する前段階として、供試体に適した特性のロードセルを取り付ける必要がある。また、材料試験の途中でロードセルを交換する際には、材料試験機本体のメイン電源をひとたび切断し、新たなロードセルおよび接続ケーブルを接続した後に、再びメイン電源を投入することが行われている。
他方、いわゆる活線挿抜を前提としたホットスワップ対応システムについては数多く知られている（たとえば、特許文献１）。
特開２０００−２６７９５１号公報

しかしながら、従来から用いられているロードセルをそのまま使用していわゆる活線挿抜を行うためには、接続ケーブル用コネクタの電源コンタクト端子を信号コンタクト端子より長くした特殊のコネクタを使用しなければならず、従来から使用されている専用ケーブルをそのまま使用することはできなかった。すなわち、材料試験機のメイン電源を投入したまま従来から有る専用ケーブルの着脱を行うと、専用ケーブルのコネクタ内部に実装されているメモリＩＣを破損してしまうなどの不都合があった。

本発明は、供試体に負荷される試験力または供試体に生じる変位量に対応した検出器の出力信号を、ケーブルユニットを介して入力する材料試験機において、前記ケーブルユニット内に実装されている能動回路に対して駆動電力を供給するデジタル入出力ポートと、前記能動回路を所定の動作状態にする期間中のみ、前記デジタル入出力ポートから前記駆動電力を供給させる第１のポート制御手段と、前記能動回路が前記所定の動作状態にない期間中は、前記能動回路の電源ラインおよび信号ラインを所定の電位に保持させておく第２のポート制御手段とを備えたものである。
ここで、前記デジタル入出力ポート、前記第１のポート制御手段および前記第２のポート制御手段は、プログラム可能なゲートアレイを用いて構成することができる。
また、前記ケーブルユニット内に実装されている能動回路としてメモリ回路を含み、所定のアクセス期間中に前記メモリ回路から読み出した記憶内容に基づいて、前記検出器の出力信号を校正することができる。
前記ケーブルユニットは前記能動回路に加えて受動回路を実装しており、前記受動回路に含まれている受動素子と、前記能動素子に含まれているメモリ回路から所定のアクセス期間中に読み出した記憶内容との組み合わせに基づいて、前記検出器からの出力信号を校正することができる。
さらに、前記ケーブルユニットが材料試験機本体に接続されたことを検出する結合検出回路を備え、前記第１のポート制御手段は、前記結合検出回路から送出される接続確認信号に応答して前記能動回路に駆動電力を供給させる。
前記第１のポート制御手段は、外部から与えられた校正指示に応答して、前記能動回路に電力を供給させることもできる。
さらに、前記能動回路から所定のアクセス期間中に読み出した記憶内容と、前記受動回路に含まれている受動素子とに基づいて、前記検出器からの出力信号を増幅する計装アンプゲイン調整手段を備えた構成をとることができる。
また、報知手段を用いることにより、前記能動回路が所定の動作状態にある期間中には前記ケーブルユニットの取り外し禁止を知らせることができる。

本発明によれば、ケーブルユニット内に実装されている能動回路に対して、所定の動作期間中のみデジタル入出力ポートから駆動電力を供給し、それ以外の期間中には能動回路の電源ラインおよび信号ラインを所定の電位に保持する構成としてあるので、材料試験機のメイン電源を投入したまま検出器およびケーブルユニットの着脱ができるようになる。しかも、従来から使用されているケーブルユニットについては、何ら変更を加えることなく、そのまま使用することができる。

以下、図面を参照して、本発明の実施の形態を詳細に説明する。

図１は、本発明を適用した材料試験機の全体構成を模式的に示した図である。材料試験機本体ＭＴＭには、ケーブルユニットＣＵを介して、ロードセルＬＣが接続されている。ケーブルユニットＣＵには、ロードセルＬＣの電気的キャリブレーションを実行するために、後に詳述するメモリ回路６および抵抗素子８Ａ，８Ｂを内蔵している。材料試験機本体ＭＴＭは、ケーブルユニットＣＵを接続するためのコネクタＣＮ１を備えている。

ケーブルユニットＣＵは、材料試験機本体ＭＴＭに接続するためのコネクタＣＮ２と、ロードセルＬＣに接続するためのコネクタＣＮ３とを備えている。材料試験機本体ＭＴＭに接続するためのコネクタＣＮ２は、コネクタユニット２の一部として構成されている。このコネクタユニット２は、コネクタＣＮ２と直結された基板４を内蔵している。

基板４上には、メモリ回路６および抵抗器８Ａ，８Ｂを搭載してある。ロードセルＬＣの特性は用途に応じて様々な種類があるばかりでなく、同一の製品名であっても電気的特性が異なっている。また、全く同一の製品名であっても、その特性には製造工程あるいは組立工程に起因した違いがみられる。そこで、基板４上に搭載してあるメモリ回路６の記憶内容、および、抵抗器８Ａ，８Ｂの抵抗値は、ロードセルＬＣの固有特性に適合した内容に設定されている。

ロードセルＬＣについて電気的キャリブレーションを行うための校正用固有データ，型名（種類および容量を示す），製造番号を記憶させたメモリ回路６、および、ロードセルの最大歪みを抵抗値に置き換えるための抵抗器８Ａ，８Ｂが必要となるので、それぞれのロードセルＬＣとケーブルユニットＣＵは、常に一対として使用される。実際に、ロードセルＬＣとケーブルユニットＣＵは一対としてユーザに納品される。また修理完了時において、ロードセルＬＣとケーブルユニットＣＵは、一対としてユーザに引き渡される。

図２は、材料試験機本体ＭＴＭ，ケーブルユニットＣＵ，ロードセルＬＣの電気的接続態様を示した回路図である。

材料試験機本体ＭＴＭは、デジタル回路１０およびアナログ回路１２を備えている。本実施の形態では、ＦＰＧＡ（Field Programmable Gate Array）を用いてデジタル回路１０を構成している。さらに、メイン電源１４およびメイン電源スイッチ１６を備えている。デジタル回路１０として、図２には、複数の入出力ポートを備えたデジタルＩ／Ｏ回路および結合検出回路１８のみを描いてある。結合検出回路１８は、ループバック信号を常時モニタすることにより、ケーブルユニットＣＵが材料試験機本体ＭＴＭに接続されているか否かを判定する。

ケーブルユニットＣＵは、図１において説明したメモリ回路６および抵抗器８Ａ，８Ｂのほか、材料試験機本体ＭＴＭから送信されたループバック信号を材料試験機本体ＭＴＭに戻すための短絡回路を備えている。メモリ回路６の電源ラインおよび信号ラインは、コネクタＣＮ１およびＣＮ２を介して、材料試験機本体ＭＴＭのデジタル入出力ポートに接続される。同様に、ループバック信号を材料試験機本体ＭＴＭに戻すための短絡回路も、コネクタＣＮ１およびＣＮ２を介して結合検出回路１８接続される。ロードセルＬＣの電気的キャリブレーションを行うための抵抗器８Ａ，８Ｂは、コネクタＣＮ１およびＣＮ２を介して、材料試験機本体ＭＴＭのアナログ回路１２に接続される。

ロードセルＬＣは公知のブリッジ回路を有しており、コネクタＣＮ４を介して、ケーブルユニットＣＵのコネクタＣＮ３と接続される。あるいは必要に応じて、コネクタＣＮ３とコネクタＣＮ４との間には延長ケーブル（図示せず）が接続される。

次に、図２の回路動作を説明する。まず、材料試験機本体ＭＴＭから送信されたループバック信号の戻りを結合検出回路１８が検出すると、材料試験機本体ＭＴＭにケーブルユニットＣＵが接続されたものと判定する。そして、ループバック信号が安定的に検出された時に、デジタル入出力ポートに接続されている電源ラインに３．３Ｖ（ボルト）の電圧を供給する。メモリ回路６の消費電流が数ミリアンペア程度であるのに対して、このデジタル入出力ポートは、１ライン当たり最大２４ｍＡ（ミリアンペア）を供給することができるので、メモリ回路６の電源としては十分な電力供給能力を備えている。

メモリ回路６の電源ラインを３．３Ｖにした後、メモリ回路６の信号ラインを介して記憶データを読み出す。その後には、電源ラインおよび信号ラインを全て０Ｖ（＝アース電位）に保持する。ここで、メモリ回路６の信号ラインについても０Ｖに固定する理由は、メモリ回路６の信号ラインがハイレベルになったことに起因して、保護回路（図示せず）により電源ラインにハイレベルの電源電圧が誘起されることがあるからである。

このように、メモリ回路６へのアクセスが終了した後の待機時には、メイン電源スイッチ１６をオフすることなく、ケーブルユニットＣＵを取り外すことができる。なお、材料試験機本体ＭＴＭのアナログ回路１２には、受動素子である抵抗器８Ａ，８Ｂが接続されているので、電源電圧に関して考慮する必要はない。

メモリ回路６へのアクセス期間中には、インジケータあるいはスピーカなどの報知装置（図示せず）を用いて、ケーブルユニットＣＵの取り外し禁止をユーザに知らせることができる。例えば、コネクタユニット２（図１参照）にＬＥＤ点滅警告灯（図示せず）を設けるのが好適である。

図３は、メモリ回路６から読み出した校正データに基づいて電気的キャリブレーションを行うための回路図である。ここでいう電気的キャリブレーションとは、ユーザ側で計装アンプのゲイン調整を行う際に、電気的処理のみによりゲイン調整を完了させることを意味する。より正確に述べると、校正された実負荷をロードセルＬＣに実際に与えることなく仮想的な負荷を電気的に再現することにより、計装アンプのゲインをユーザが校正することである。

図３の破線で囲まれている部分は材料試験機本体ＭＴＭを示す。ここで、２０はメモリ回路６から校正用データを読み出すための読み出し回路、２２はロードセル用の計装アンプ、２４は計装アンプ２２のゲインを調整するためのゲイン制御回路、３５は計装アンプ２２の出力電圧を測定する電圧測定回路、４２は制御盤、５０は制御盤４２に取り付けられている表示器である。

電気的キャリブレーションを行うに先立って、まずロードセルＬＣに与える荷重を零にした状態で、測定値Ｘが零となるように計装アンプ２２のオフセット成分を調整する。次に、抵抗器８Ａ，８Ｂをロードセルのブリッジ回路に接続することにより、ロードセルの最大歪み（すなわち、仮想的な最大負荷）を電気的に実現する。このときの測定値Ｘ’が、メモリ回路６に記憶されている値Ｘ_０と等しくなるように、計装アンプ２２のゲインを調整する。このゲイン調整は、計装アンプ２２のゲイン調整用ツマミ（図示せず）を手動で操作してもよいが、本実施の形態ではゲイン制御回路２４により自動的にゲイン調整を実行する。以上により、ユーザが行う電気的キャリブレーション操作が終了する。

結合検出回路１８によりケーブルユニットＣＵの接続が確認された後に上述した電気的キャリブレーションを実行するほか、材料試験を行っている途中でユーザが必要に応じて校正指示を与えることにより、電気的キャリブレーションを実行してもよい。

図４は、図１ないし図３に示した構成を備えた材料試験機を示す全体構成図である。本図において、ＬＣはロードセル、ＣＵはケーブルユニットである。３１Ａおよび３１Ｂは一対の支柱であり、その内部にはモータ（図示せず）により回転されるボールねじ（図示せず）が内装されている。３２はクロスヘッドであり、上記ボールねじの回転に応じて上下に移動する。３４は基台、３６はクロスヨークである。３８は上つかみ具であり、ロードセルＬＣを介してクロスヘッド３２に接続されている。４０は下つかみ具であり、基台３４に接続されている。４２は制御盤であり、図示しない負荷機構の制御のみならず、表示器５０（図３参照）および各種インタフェース回路（図示せず）ならびに各種データ処理を行うための演算回路（図示せず）を備えている。ＫＫは伸び計である。以上の各構成要素により、本実施の形態による材料試験機４４を構成する。

−実施の形態による作用・効果−
本実施の形態によれば、以下に列挙する作用・効果を奏することができる。
（１）材料試験機本体のデジタル入出力ポートからケーブルユニットＣＵ内に実装されているメモリ回路６に対して駆動電力を供給し、メモリ回路６へのアクセスが終了した後には、メモリ回路６の電源ラインおよび信号ラインをアース電位に保持しておくので、材料試験機本体のメイン電源を投入したまま、ケーブルユニットＣＵを着脱することができる。
すなわち従来の材料試験機では、ロードセルＬＣを交換するたびに材料試験機本体のメイン電源スイッチを切る必要があったが、本実施の形態によればそのような煩わしさから解放されることができる。たとえば材料試験の最中に、図５に例示するような４種類のロードセルを交換しなければならないときにも、メイン電源スイッチに触れることなくいわゆる活線挿抜に相当する機能を実現することができる。
（２）メモリ回路６の電源ラインおよび信号ラインを接続するデジタル入出力ポートは、市販されているＦＰＧＡを用いて構成してあるので、従来からあるハードウェア構成を変更することなく、材料試験機本体のメイン電源スイッチ１６を投入したままケーブルユニットＣＵを着脱することができる。
（３）メモリ回路６から読み出した校正用データと、ロードセルの最大歪み（すなわち、仮想的な最大負荷）を電気的に実現する抵抗器８Ａ，８Ｂを用いて、ロードセルの出力信号を校正することができるので、ロードセルおよびケーブルユニットを交換するたびに行う校正処理操作を極めて容易かつ迅速に実行することができる。
（４）ケーブルユニットＣＵが材料試験機本体に接続されたことを検出する結合検出回路１８を備えているので、結合検出回路１８から送出される接続確認信号に応答してメモリ回路６に駆動電力を供給することができる。
（５）材料試験中の作業者から与えられた校正指示に応答して、メモリ回路６に電力を供給させるので、材料試験を行っている途中でも必要に応じて電気的キャリブレーションを実行することができる。
（６）ゲイン制御回路２４を用いてロードセル用計装アンプ２２のゲインを自動調整するので、手動によることなく、自動的に電気的キャリブレーションを実行することができる。
（７）メモリ回路６へのアクセス期間中には、ケーブルユニットＣＵの取り外し禁止を知らせるＬＥＤが点滅するので、その点滅が無い時であれば、材料試験機本体のメイン電源スイッチ１６を投入したまま、いつでもケーブルユニットＣＵを着脱することができる。

−変形例−
本実施の形態による各構成要素は、以下に列挙するよう変形することができる。
（１）上述した実施の形態では、ロードセルを材料試験機本体に接続するためのケーブルユニットについて説明したが、ロードセルに限定することなく、伸び計あるいは変位計を材料試験機本体に接続できることは勿論である。例えば、差動トランスを用いた伸び計あるいは静電式変位計を、ケーブルユニットを介して接続することができる。但し、ロードセルの場合には抵抗器を用いて実負荷を電気的に実現しているが、差動トランスを用いた伸び計あるいは静電式変位計を接続する場合には、リアクタンス素子を含んだ受動回路を用いて実変位を電気的に実現する必要がある。
（２）上述した実施の形態では、デジタル入出力ポートから電力供給する能動回路としてメモリ回路６を使用したが、メモリ回路に限らず、他のデジタルＩＣあるいはリニアＩＣを使用することができる。
（３）上述した実施の形態では、メモリ回路６へのアクセスが終了した後には、電源ラインのみならず信号ラインもアース電位に保持するようデジタル入出力ポートを設定したが、他の能動デバイスを用いる場合には、その種類，正論理であるか負論理であるか，電源電圧はどのように規定されているか，保護回路の機能はどのようなものであるか、といった条件を考慮して電源ラインおよび信号ラインの電位を所定の電位に設定する必要がある。これらの条件は設計事項であるので、詳細な記述は省略する。
（４）上述した実施の形態では、メモリ回路６へのアクセスが終了した後はいつでもケーブルユニットＣＵを取り外すことが可能であるが、より安全な取り外しを実現するために、ユーザの取り外し指示に応答して、メモリ回路６へのアクセスを禁止するよう構成することも可能である。具体的には、入力装置（図示せず）を操作することによりケーブルコネクタＣＵの取り外しを制御盤４２に伝達したときには、図示しない制御回路からアクセス禁止割り込みを発生させる。

以上の説明はあくまで一例であり、本発明の特徴を損なわない限り、本発明は上述した実施の形態および変形例に限定されるものではない。
実施の形態と、上記変形例の一つもしくは複数とを組み合わせ得ることは、勿論である。また、変形例同士をどのように組み合わせることも可能である。
また、本発明の技術的思想の範囲内で考えられる他の形態についても、本発明の範囲内に含まれる。

本発明を適用した材料試験機の全体構成を模式的に示した図である。 材料試験機本体ＭＴＭ，ケーブルユニットＣＵ，ロードセルＬＣの電気的接続態様を示した回路図である。 メモリ回路６から読み出した校正データに基づいて電気的キャリブレーションを行うための回路図である。 図１ないし図３に示した構成を備えた材料試験機を示す全体構成図である。 ロードセルの交換について示した説明図である。

符号の説明

２ コネクタユニット
４ 基板
６ メモリ回路
８Ａ，８Ｂ 抵抗器
１０ デジタル回路
１２ アナログ回路
１４ メイン電源
１６ メイン電源スイッチ
２０ 読み出し回路
２２ 計装アンプ
２４ ゲイン制御回路
３５ 電圧測定回路
３８ 上つかみ具
４０ 下つかみ具
４２ 制御盤
５０ 表示器
ＣＵ ケーブルユニット
ＣＮ１〜ＣＮ４ コネクタ
ＬＣ ロードセル
ＭＴＭ 材料試験機本体

Claims (8)

1. 供試体に負荷される試験力または供試体に生じる変位量に対応した検出器の出力信号を、ケーブルユニットを介して入力する材料試験機において、
   前記ケーブルユニット内に実装されている能動回路に対して駆動電力を供給するデジタル入出力ポートと、
   前記能動回路を所定の動作状態にする期間中のみ、前記デジタル入出力ポートから前記駆動電力を供給させる第１のポート制御手段と、
   前記能動回路が前記所定の動作状態にない期間中は、前記能動回路の電源ラインおよび信号ラインを所定の電位に保持させておく第２のポート制御手段と、
   を備えることを特徴とする材料試験機。
2. 請求項１に記載の材料試験機において、
   前記デジタル入出力ポート、前記第１のポート制御手段および前記第２のポート制御手段は、プログラム可能なゲートアレイを用いて構成することを特徴とする材料試験機。
3. 請求項１または２に記載の材料試験機において、
   前記ケーブルユニット内に実装されている能動回路としてメモリ回路を含み、所定のアクセス期間中に前記メモリ回路から読み出した記憶内容に基づいて、前記検出器の出力信号を校正することを特徴とする材料試験機。
4. 請求項１ないし３のいずれか一項に記載の材料試験機において、
   前記ケーブルユニットは前記能動回路に加えて受動回路を実装しており、前記受動回路に含まれている受動素子と、前記能動素子に含まれているメモリ回路から所定のアクセス期間中に読み出した記憶内容との組み合わせに基づいて、前記検出器からの出力信号を校正することを特徴とする材料試験機。
5. 請求項１ないし４のいずれか一項に記載の材料試験機において、
   前記ケーブルユニットが材料試験機本体に接続されたことを検出する結合検出回路をさらに備え、前記第１のポート制御手段は、前記結合検出回路から送出される接続確認信号に応答して前記能動回路に駆動電力を供給させることを特徴とする材料試験機。
6. 請求項３ないし５のいずれか一項に記載の材料試験機において、
   前記第１のポート制御手段は、外部から与えられた校正指示に応答して、前記能動回路に電力を供給させることを特徴とする材料試験機。
7. 請求項４ないし６のいずれか一項に記載の材料試験機において、
   前記能動回路から所定のアクセス期間中に読み出した記憶内容と、前記受動回路に含まれている受動素子とに基づいて、前記検出器からの出力信号を増幅する計装アンプゲイン調整手段をさらに備えることを特徴とする材料試験機。
8. 請求項１ないし７のいずれか一項に記載の材料試験機において、
   前記能動回路が所定の動作状態にある期間中には、前記ケーブルユニットの取り外し禁止を知らせる報知手段をさらに備えることを特徴とする材料試験機。

Images