JP2010205966A

JP2010205966A - 半導体装置の試験測定方法及び半導体装置の試験装置

Info

Publication number: JP2010205966A
Application number: JP2009050369A
Authority: JP
Inventors: Teruyuki Kondo; 輝幸近藤
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2009-03-04
Filing date: 2009-03-04
Publication date: 2010-09-16

Abstract

【課題】半導体装置の試験測定方法及び半導体装置の試験測定装置に関し、実際の試験測定に先立ってプローブ針とパッドとの接触状態を確認して、プローブ針の先端部の溶断や破損を防止する。
【解決手段】測定装置側から複数のプローブカード針の半導体装置のパッドに対する接触状態を確認する入力電圧を印加するステップと、前記入力電圧に対する前記半導体装置のパッドからの出力電圧を前記半導体装置内に設けた電圧検出手段で検出して前記接触状態を判定するステップとを設ける。
【選択図】図２

Description

本発明は半導体装置の試験測定方法及び半導体装置の試験測定装置に関するものである。

半導体装置をウェーハ状態で特性試験を行うために、多数のプローブ針を備えたプローブカードを用いた試験測定が行われている。このような試験測定においては、ＬＳＩテスターのテストヘッドにウェーハ測定用ボードを装着し、ウェーハ測定用ボードをプローブカードに圧接して測定を行っている（例えば、特許文献１参照）。

図１０は、プローブカードを用いた半導体チップの試験測定工程の概念的説明図であり、半導体チップ４０に搭載されている電源の種類によって、テスターの電源ＶＳ_ｉを振り分けて測定をしている。

しかし、或るプローブ針４２が、オープン或いは針先異物付着による針先高抵抗化で測定不具合が発生した場合、他のプローブ針４２に、過電流が流れてプローブ針４２の先端部が溶断、破損することがある。

例えば、図において、左側のＶＳ_２から供給しているプローブ針Ｂ，Ｃが、オープン或いは針先異物付着による針先高抵抗化で測定不具合となった場合、プローブ針Ａに電流が集中して過電流が流れ、プローブ針Ａの先端部が溶断、破損することになる。なお、図における符号４１はパッドである。

このような問題を解決するために、プローブ針の先端部を定期的に研磨して異物を除去したり、或いは、半導体チップの試験開始前にプローブ針の接触抵抗を測定して、その結果に応じてプローブ針の先端部を研磨することが行われている。

例えば、プローブカードにリレー回路を設け、プローブ針の接触抵抗の測定時にリレー回路を接地して、流れる電流を測定してプローブ針の接触抵抗を評価することが提案されている。

或いは、プローブカードのプローブ針の接触抵抗測定のために、別途、導電性測定板を用意し、導電性測定板にプローブ針の先端部を接触させて流れる電流を測定してプローブ針の接触抵抗を評価することが提案されている。

特開２００２−２４６４２７号公報特開２００４−０８５３７７号公報特開２００２−２１７２５４号公報

しかし、上記の提案では、プローブ針自体の接触抵抗の有無は測定することができても、半導体チップに設けたバッドに対する接触状態を測定することができないという問題がある。

例えば、プローブ針自体の接触抵抗が良好でも、プローブ針の変形によりパッドに対して非接触となるオープンが発生した場合や、プローブ針とパッドの間に異物が挟まった場合には、他のプローブ針において溶断や破損が発生することになる。

したがって、本発明は、実際の試験測定に先立ってプローブ針とパッドとの接触状態を確認して、プローブ針の先端部の溶断や破損を防止することを目的とする。

本発明の一観点からは、測定装置側から複数のプローブカード針の半導体装置のパッドに対する接触状態を確認する入力電圧を印加するステップと、前記入力電圧に対する前記半導体装置のパッドからの出力電圧を前記半導体装置内に設けた電圧検出手段で検出して前記接触状態を判定するステップとを有する半導体装置の試験測定方法が提供される。

また、本発明の別の観点からは、測定装置側にプローブカードに設けた各プローブカード針に個々に入力電圧を印加するためのスイッチング手段を設けた半導体装置の試験測定装置が提供される。

開示の半導体装置の試験測定方法及び半導体装置の試験測定装置によれば、プローブ針とパッドとの接触状態を事前に確認でき、それによって、実際の試験測定時におけるプローブ針の先端部の溶断や破損を防止することが可能になる。

本発明の実施の形態の半導体装置の試験測定方法に用いる試験測定装置の概念的構成図である。本発明の実施の形態の半導体装置の試験測定方法の概念的構成図である。本発明の実施の形態の半導体装置の試験測定方法の概念的構成図である。本発明の実施例１の半導体装置の試験測定方法の概念的構成図である。本発明の実施例２の半導体装置の試験測定方法の概念的構成図である。本発明の実施例３の半導体装置の試験測定方法の概念的構成図である。本発明の実施例４の半導体装置の試験測定方法の概念的構成図である。本発明の実施例５の半導体装置の試験測定方法の説明図である。本発明の実施例６の半導体装置の試験測定方法の概念的構成図である。プローブカードを用いた半導体チップの試験測定工程の概念的説明図である。

ここで、図１及び図３を参照して、本発明の実施の形態を説明する。図１は本発明の実施の形態の半導体装置の試験測定方法に用いる試験測定装置の概念的構成図である。この場合の試験測定装置の基本的構成は、テスター本体部１１、テスタ本体部１１とケーブル１２で接続されたテストヘッド１３、テストヘッド１３に取り付けられたプローブカード１４、半導体ウェーハ２０を載置するとともに駆動機構を有するプローブステージ１６からなる。

なお、プローブカード１４の半導体ウェーハ２０に対向する面には多数のプローブ針１５が設けられており、このプローブ針１５が半導体ウェーハ２０に形成されている半導体チップに設けられたパッド（いずれも図示は省略）に圧接されて電気的特性を測定する。

図２は本発明の実施の形態の半導体装置の試験測定方法の概念的構成図であり、ＬＳＩテスター１０側と半導体ウェーハ２０に設けられた半導体チップ２１との間にスイッチング手段１７を設けたものである。このスイッチング手段１７は、例えば、リレー或いはスイッチングトランジスタからなる。

ＬＳＩテスター１０側に設けられた電源ＶＳ_ｉと複数のプローブ針１５との間を個々にスイッチング手段１７を介して半導体チップ２１に設けられたパッド２２に順番に入力電圧を印加する。パッド２２からの出力電圧は半導体チップ２１内に設けられた電圧検出手段２３で検出する。電圧検出手段２３で検出した出力電圧を半導体チップ２１に設けた出力パッド（図示は省略）を介してＬＳＩテスター１０側に送って、接触状態の良否を判定する。この場合、プローブ針１５が、オープン或いは針先異物による針先高抵抗化により、入力レベル低下、信号立ち上がり速度低下することを利用する。

この場合の電圧検出手段２３は、例えば、フリップ・フロップ、Ａ／Ｄ変換回路、或いは、比較増幅器で構成する。なお、フリップ・フロップ或いは比較増幅器は低電圧における感度が低いので、昇圧器或いは演算増幅器で出力電圧を増幅してからフリップ・フロップ或いは比較増幅器に入力することが望ましい。

また、図２に示すようにスイッチング手段１７を介して個々のパッド２２に順次試験電圧を印加する場合も、電圧増幅手段を設けることが望ましい。これは、電源ショート（電源、ＧＮＤ間）が会った場合に抵抗が０になり、その状態で通常の電圧を印加すると過剰電流がながれて測定用のプローブ針１５を破損する虞があるためである。

なお、この場合のフリップ・フロップ、Ａ／Ｄ変換回路、或いは、比較増幅器は、配線を引き回すことによって半導体チップ内に汎用的に設けている所定の回路を構成するフリップ・フロップ、Ａ／Ｄ変換回路、或いは、比較増幅器を用いても良い。或いは、接触試験用に別個に専用のフリップ・フロップ、Ａ／Ｄ変換回路、或いは、比較増幅器を半導体チップ内に設けても良い。

また、昇圧器或いは演算増幅器は、各パッド毎に設けても良いし、或いは、各パッドに共通な一個の昇圧器或いは演算増幅器を設けても良い。いずれの場合にも、半導体チップ２１の試験測定時或いは半導体チップ２１の稼働時にはパッドと昇圧器或いは演算増幅器とを切り離す手段、例えば、リレーやヒューズを設けておく。

図３は、本発明の他の実施の形態の半導体装置の試験測定方法の概念的構成図であり、ＬＳＩテスター１０側から、プローブ針１５を介して半導体チップ２１に設けた各パッド２２に同時に接触状態を確認するための入力電圧を印加する。パッド２２からの出力電圧を半導体チップ２１内に設けられた電圧検出手段２３で検出し、電圧検出手段２３で検出した出力電圧を半導体チップ２１に設けた出力パッド（図示は省略）を介してＬＳＩテスター１０側に送って、接触状態の良否を判定する。

なお、この場合の入力電圧は、上述のオープンや接触不良があった場合に他のプローブ針の先端部が溶融或いは破損しないように、例えば、通常の測定電圧の１／１０以下の低電圧に設定する。

また、半導体チップ２１に設ける電圧検出回路２３は、ＡＮＤ回路のフリップ・フロップの組合せ回路、或いは、パッド毎に設けたフリップ・フロップで構成する。なお、パッド毎にフリップ・フロップを設ける場合には、その前段に昇圧器或いは演算増幅器を設けることが望ましい。

このように、本発明の実施の形態においては、プローブ針１５の先端部の接触抵抗の増大による接触不良ばかりではなく、プローブ針１５の先端部の変形によるオープンによる接触不良も実際の試験測定に先立って確認することができる。

なお、接触不良が確認されたプローブ針１５については、先端部の研磨を行ったのち、再び、接触状態の試験を行う。試験の結果、再度、接触不良と判定された場合には、プローブ針１５の先端部の変形と判断してプローブ針１５を交換する。

なお、フリップ・フロップ、比較増幅器、ＡＮＤ回路、Ａ／Ｄ変換器、演算増幅器、或いは、昇圧器電源は、測定電源以外の電源を割り当てる。

以上を前提として、次に、図４を参照して本発明の実施例１の半導体装置の試験測定方法を説明する。図４は、本発明の実施例１の半導体装置の試験測定方法の概念的構成図であり、ＬＳＩテスター１０側とプローブカード１４の個々のプローブ針１５との間にリレーからなるスイッチング手段１７をプローブカード１４に設けたものである。

一方、半導体チップ２１に設けた各パッド２２に対応するように昇圧器３１を専用に設けるとともに、各昇圧器３１に対して共通接続されるフリップ・フロップ３２によって電圧検出手段２３を構成する。

次に、測定手順を説明する。
ステップ１：ＬＳＩテスター１０側に設けられた電源ＶＳ_ｉに接続される複数のプローブ針１５の内の特定のプローブ針１５をスイッチング手段１７で選択して入力電圧を印加する。
ステップ２：パッド２２からの出力電圧は昇圧器３１で、例えば、１０倍に増幅する。
ステップ３：増幅された出力電圧をフリップ・フロップ３２に入力してフリップ・フロップ３２をラッチする。
ステップ４：フリップ・フロップ３２の出力を半導体チップ２１に設けた出力パッドに出力させ、ＬＳＩテスター１０側で、”０”，”１”を判定する。
ステップ５：ステップ１乃至ステップ３の工程をプローブ針１５の数だけ繰り返す。

このように、本発明の実施例１においては、スイッチング手段１７を設けて一個一個のプローブ針１５のパッド２２に対する接続状態を試験しているので、特定のプローブ針１５に接触異常があっても、他のプローブ針１５に過剰電流が流れることはない。

次に、図５を参照して本発明の実施例２の半導体装置の試験測定方法を説明する。図５は、本発明の実施例２の半導体装置の試験測定方法の概念的構成図であり、ＬＳＩテスター１０側とプローブカード１４の個々のプローブ針１５との間にリレーからなるスイッチング手段１７をプローブカード１４に設けたものである。

一方、半導体チップ２１に設けた各パッド２２に対して共通の一個の昇圧器３１を専用に設けるとともに、昇圧器３１に接続されるフリップ・フロップ３２によって電圧検出手段２３を構成する。

次に、測定手順を説明するが、実施例１と全く同様である。
ステップ１：ＬＳＩテスター１０側に設けられた電源ＶＳ_ｉに接続される複数のプローブ針１５の内の特定のプローブ針１５をスイッチング手段１７で選択して入力電圧を印加する。
ステップ２：パッド２２からの出力電圧は昇圧器３１で、例えば、１０倍に増幅する。
ステップ３：増幅された出力電圧をフリップ・フロップ３２に入力してフリップ・フロップ３２をラッチする。
ステップ４：フリップ・フロップ３２の出力を半導体チップ２１に設けた出力パッドに出力させ、ＬＳＩテスター１０側で、”０”，”１”を判定する。
ステップ５：ステップ１乃至ステップ３の工程をプローブ針１５の数だけ繰り返す。

このように、本発明の実施例２においては、スイッチング手段１７を設けて一個一個のプローブ針１５のパッド２２に対する接続状態を試験しているので、特定のプローブ針１５に接触異常があっても、他のプローブ針１５に過剰電流が流れることはない。この時、一個の昇圧器３１を各プローブ針に対して共通にしているので、半導体チップ２１に占める昇圧器３１の占有面積を低減することができる。

次に、図６を参照して本発明の実施例３の半導体装置の試験測定方法を説明する。図６は、本発明の実施例３の半導体装置の試験測定方法の概念的構成図であり、ＬＳＩテスター１０側とプローブカード１４の個々のプローブ針１５との間にリレーからなるスイッチング手段１７をプローブカード１４に設けたものである。

一方、半導体チップ２１に設けた各パッド２２に対して共通接続されるＡ／Ｄ変換器３３によって電圧検出手段２３を構成する。なお、この場合のＡ／Ｄ変換器３３にはデータレジスタ３４が備わっている。

次に、測定手順を説明する。
ステップ１：ＬＳＩテスター１０側に設けられた電源ＶＳ_ｉに接続される複数のプローブ針１５の内の特定のプローブ針１５をスイッチング手段１７で選択して入力電圧を印加する。
ステップ２：パッド２２からの出力電圧をＡ／Ｄ変換器３３に入力して、Ａ／Ｄ変換を行う。
ステップ３：Ａ／Ｄ変換後、Ａ／Ｄ変換器３３内のデータレジスタ３４を読むことで、プローブ針１５の接触状態を判定する。なお、この場合、データレジスタ３４の値で直接半導体チップ２１に設けた出力パッドに出力させ、ＬＳＩテスター１０側で基準値と比較して判定する方法や、Ａ／Ｄ変換器３３自体で接触状態の判定ができる場合、また、ＣＰＵ搭載品でＣＭＰ命令を利用し、データレジスタ３４の比較が半導体チップ２１内でできる場合は、ＬＳＩテスター１０側で”０”，”１”を判定する。
ステップ４：ステップ１乃至ステップ３の工程をプローブ針１５の数だけ繰り返す。

このように、本発明の実施例３においては、低電圧に対する感度の高いＡ／Ｄ変換器３３を用いているので昇圧器は不要になるため、半導体チップ２１に占める電圧検出手段２３の占有面積を大幅に低減することができる。また、接触状態の判定がＡ／Ｄ変換器自体で行える場合は、判定手順が簡素化される。

次に、図７を参照して本発明の実施例４の半導体装置の試験測定方法を説明する。図７は、本発明の実施例４の半導体装置の試験測定方法の概念的構成図であり、ＬＳＩテスター１０側とプローブカード１４の個々のプローブ針１５との間にリレーからなるスイッチング手段１７をプローブカード１４に設けたものである。

一方、半導体チップ２１に設けた各パッド２２に対応するように昇圧器３１を専用に設けるとともに、各昇圧器３１に対して共通接続される比較増幅器３５によって電圧検出手段２３を構成する。

次に、測定手順を説明する。
ステップ１：ＬＳＩテスター１０側に設けられた電源ＶＳ_ｉに接続される複数のプローブ針１５の内の特定のプローブ針１５をスイッチング手段１７で選択して入力電圧を印加する。
ステップ２：パッド２２からの出力電圧を昇圧器３１で、例えば、１０倍に増幅する。
ステップ３：増幅した出力電圧を比較増幅器３５で基準電圧と比較する。
ステップ４：比較増幅器３５の出力を半導体チップ２１に設けた出力パッドに出力させ、ＬＳＩテスター１０側で、”０”，”１”を判定する。
ステップ５：ステップ１乃至ステップ３の工程をプローブ針１５の数だけ繰り返す。

このように、本発明の実施例４においても、スイッチング手段１７を設けて一個一個のプローブ針１５のパッド２２に対する接続状態を試験しているので、特定のプローブ針１５に接触異常があっても、他のプローブ針１５に過剰電流が流れることはない。

次に、図８を参照して本発明の実施例５の半導体装置の試験測定方法を説明する。図８（ａ）は、本発明の実施例５の半導体装置の試験測定方法の概念的構成図であり、ＬＳＩテスター１０側とプローブカード１４との関係は従来の構成と同様である。但し、ＬＳＩテスター１０側に設けられた電源ＶＳ_ｉとして、通常の特性測定電圧の１／１０以下の低電圧、例えば、０．１Ｖを用いる。

一方、半導体チップ２１に設けた各パッド２２に対応するように昇圧器３１を専用に設けるとともに、各昇圧器３１からの出力を入力とする多入力ＡＮＤ回路３６と、多入力ＡＮＤ回路３６からの論理演算出力を入力とするフリップ・フロップ３２により電圧検出手段２３を構成する。

次に、測定手順を説明する。
ステップ１：ＬＳＩテスター１０側に設けられた電源ＶＳ_ｉに接続される複数のプローブ針１５の全てに同時に入力電圧を印加する。
ステップ２：各パッド２２からの出力電圧を昇圧器３１で、例えば、１０倍に増幅する。
ステップ３：増幅した出力電圧を多入力ＡＮＤ回路３６に入力して論理演算を行う。
ステップ４：多入力ＡＮＤ回路３６からの論理演算出力をフリップ・フロップ３２に入力してフリップ・フロップ３２をラッチする。
ステップ５：フリップ・フロップ３２の出力を半導体チップ２１に設けた出力パッドに出力させ、ＬＳＩテスター１０側で、”０”，”１”を判定する。

図８（ｂ）は、論理演算結果と判定結果の説明図であり、全てのパッド２２からの出力電圧が低下していない場合、即ち、論理演算結果が”１”の場合にのみ判定結果はＯＫとなる。但し、どのプローブ針１５が接触不良であるかは、この判定だけでは決定することはできない。

このように、本発明の実施例５においては、複数のプローブ針１５のパッド２２に対する接続状態を一括して試験しているが、入力電圧を通常の特性測定電圧より低くしている。したがって、あるプローブ針１５に接触不良が発生しても他のプローブ針１５に溶断や破損が発生するほどの過剰電流が流れることはない。また、この実施例５においては、半導体チップ側に設ける電圧検出手段２３を変更するだけで、ＬＳＩテスター１０やプローブカード１４の構成に変更を加える必要がなくなる。

次に、図９を参照して本発明の実施例６の半導体装置の試験測定方法を説明する。図９は、本発明の実施例６の半導体装置の試験測定方法の概念的構成図であり、ＬＳＩテスター１０側とプローブカード１４との関係は従来の構成と同様である。但し、ＬＳＩテスター１０側に設けられた電源ＶＳ_ｉとして、通常の特性測定電圧の１／１０以下の低電圧、例えば、０．１Ｖを用いる。

一方、半導体チップ２１に設けた各パッド２２に対応するように昇圧器３１を専用に設けるとともに、各昇圧器３１に個々に対応する複数のフリップ・フロップ３２により電圧検出手段２３を構成する。

次に、測定手順を説明する。
ステップ１：ＬＳＩテスター１０側に設けられた電源ＶＳ_ｉに接続される複数のプローブ針１５の全てに同時に入力電圧を印加する。
ステップ２：各パッド２２からの出力電圧を昇圧器３１で、例えば、１０倍に増幅する。
ステップ３：増幅した出力電圧を対応するフリップ・フロップ３２に入力してフリップ・フロップ３２をラッチする。
ステップ４：フリップ・フロップ３２の出力を半導体チップ２１に設けた対応する複数の出力パッドに出力させ、ＬＳＩテスター１０側で、”０”，”１”を判定する。

このように、本発明の実施例６においても、複数のプローブ針１５のパッド２２に対する接続状態を一括して試験しているが、入力電圧を通常の特性測定電圧より低くしている。したがって、あるプローブ針１５に接触不良が発生しても他のプローブ針１５に溶断や破損が発生するほどの過剰電流が流れることはない。また、この実施例６においては、どのプローブ針１５が接触不良であるのかを即座に判定することができる。

以上、本発明の各実施例を説明してきたが、本発明は、各実施例に示した条件に限られるものではない。例えば、上記の実施例１乃至実施例４においては、スイッチング手段１７をリレーで構成しているが、リレーに限られるものではなく、例えば、ＭＯＳＦＥＴ等のスイッチングトランジスタによって構成しても良い。

また、上記の実施例１乃至実施例４においては、スイッチング手段１７をプローブカード１４に設けているが、このようなスイッチング手段１７はＬＳＩテスター１０に設けても良く、内部に設けたスイッチング手段により電源ＶＳ_ｉの印加状態を制御すれば良い。

また、実施例４においても、実施例２と同様に、一個の昇圧器を複数のパッドに対して共有するように設けても良い。

また、上記の実施例１乃至実施例６においては、半導体チップ２１内に設ける電圧検出手段２３を接触状態の試験工程専用のものとして設けているが、半導体チップ２１に元々設けられている回路構成を電圧検出手段２３の全部或いは一部として利用しても良い。

ここで、実施例１及び実施例６を含む本発明の実施の形態に関して、以下の付記を開示する。
（付記１）測定装置側から複数のプローブカード針の半導体装置のパッドに対する接触状態を確認する入力電圧を印加するステップと、
前記入力電圧に対する前記半導体装置のパッドからの出力電圧を前記半導体装置内に設けた電圧検出手段で検出して前記接触状態を判定するステップと
を有する半導体装置の試験測定方法。
（付記２）前記複数のプローブカード針に入力する電圧を、各プローブカード針に対応するスイッチング手段を介して入力する付記１に記載の半導体装置の試験測定方法。
（付記３）前記半導体装置内に設けた電圧検出手段が、電圧昇圧手段とフリップ・フロップ回路とを少なくとも備えている電圧検出手段、Ａ／Ｄ変換回路とデータレジスタとを少なくとも備えている電圧検出手段、或いは、電圧昇圧手段と比較器とを少なくとも備えている電圧検出手段のいずれかである付記２に記載の半導体装置の試験測定方法。
（付記４）前記入力電圧を印加するステップが、複数のプローブカード針郡に同時に入力電圧を印加するステップであり、前記接触状態を判定するステップが、前記半導体装置のパッド毎に設けた電圧昇圧手段を介して前記出力電圧をフリップ・フロップ回路に入力し、前記フリップ・フロップ回路からの出力により接触状態を判定するステップである付記１に記載の半導体装置の試験測定方法。
（付記５）前記入力電圧を印加するステップが、複数のプローブカード針郡に同時に入力電圧を印加するステップであり、前記接触状態を判定するステップが、前記半導体装置のパッド毎に設けた電圧昇圧手段を介して前記出力電圧をアンド回路に入力し、前記アンド回路からの出力をフリップ・フロップ回路に入力し、前記フリップ・フロップ回路からの出力により接触状態を判定するステップである付記１に記載の半導体装置の試験測定方法。
（付記６）測定装置側にプローブカードに設けた各プローブカード針に個々に入力電圧を印加するためのスイッチング手段を設けた半導体装置の試験測定装置。
（付記７）半導体装置のパッドに対するプローブカード針の接触状態を確認する入力電圧に対する前記半導体装置のパッドからの出力電圧を検出して前記接触状態を判定する専用の電圧検出手段を備えた半導体装置。

１０ＬＳＩテスター
１１テスター本体部
１２ケーブル
１３テストヘッド
１４プローブカード
１５プローブ針
１６プローブステージ
１７スイッチング手段
２０半導体ウェーハ
２１半導体チップ
２２パッド
２３電圧検出手段
３１昇圧器
３２フリップ・フロップ
３３Ａ／Ｄ変換器
３４データレジスタ
３５比較増幅器
３６多入力ＡＮＤ回路
４０半導体チップ
４１パッド
４２プローブ針

Claims

測定装置側から複数のプローブカード針の半導体装置のパッドに対する接触状態を確認する入力電圧を印加するステップと、
前記入力電圧に対する前記半導体装置のパッドからの出力電圧を前記半導体装置内に設けた電圧検出手段で検出して前記接触状態を判定するステップと
を有する半導体装置の試験測定方法。
前記複数のプローブカード針に入力する電圧を、各プローブカード針に対応するスイッチング手段を介して入力する請求項１に記載の半導体装置の試験測定方法。
前記半導体装置内に設けた電圧検出手段が、電圧昇圧手段とフリップ・フロップ回路とを少なくとも備えている電圧検出手段、Ａ／Ｄ変換回路とデータレジスタとを少なくとも備えている電圧検出手段、或いは、電圧昇圧手段と比較器とを少なくとも備えている電圧検出手段のいずれかである請求項２に記載の半導体装置の試験測定方法。
前記入力電圧を印加するステップが、複数のプローブカード針郡に同時に入力電圧を印加するステップであり、前記接触状態を判定するステップが、前記半導体装置のパッド毎に設けた電圧昇圧手段を介して前記出力電圧をフリップ・フロップ回路に入力し、前記フリップ・フロップ回路からの出力により接触状態を判定するステップである請求項１に記載の半導体装置の試験測定方法。
前記入力電圧を印加するステップが、複数のプローブカード針郡に同時に入力電圧を印加するステップであり、前記接触状態を判定するステップが、前記半導体装置のパッド毎に設けた電圧昇圧手段を介して前記出力電圧をアンド回路に入力し、前記アンド回路からの出力をフリップ・フロップ回路に入力し、前記フリップ・フロップ回路からの出力により接触状態を判定するステップである請求項１に記載の半導体装置の試験測定方法。
測定装置側にプローブカードに設けた各プローブカード針に個々に入力電圧を印加するためのスイッチング手段を設けた半導体装置の試験測定装置。