JP4957573B2 - 電圧制御型トランジスタのゲートドライブ回路 - Google Patents

Description

本発明は、電圧制御型トランジスタのゲートドライブ回路に係り、特に駆動信号を伝達する経路を電気的に絶縁する絶縁型ゲートドライブ回路に関するものである。

電圧制御型トランジスタのゲートドライブ回路として絶縁型ゲートドライブ回路が用いられている。絶縁型ゲートドライブ回路としてパルストランスを用いたものがある（特許文献１，２等）。

特許文献１においては、パルストランスの一次巻線側に設けたスイッチング素子の通電時から遮断時へ移行する際に、パルストランスの二次巻線において第３の巻線に誘起される逆誘起電圧をコンデンサに溜めてターンオフ時の電界効果型トランジスタのゲート・ソース間の逆バイアスエネルギーとして使用している。

また、特許文献２においては、電圧制御型トランジスタのオフ駆動時にパルストランスの励磁エネルギーでコンデンサに充電し、そのコンデンサの電圧でターンオフ時に電圧制御型トランジスタのゲート・ソース間に逆バイアス電圧を与えている。
特開昭６３−６７０１４号公報 特開２００５−１３６９４２号公報

ところが、ターンオフ時のパルストランスの二次巻線に発生する逆起電力でコンデンサを充電すると、電圧が安定せず、特にデューティ比が変わるとコンデンサの電圧が変わってしまう。

本発明は、このような背景の下になされたものであり、その目的は、安定した電圧で充電して当該充電電圧をターンオフ時に利用することができ、しかもターンオフ時にパルストランスの二次巻線側に設けたゲート放電用トランジスタを高速にオンすることができる電圧制御型トランジスタのゲートドライブ回路を提供することにある。

請求項１に記載の発明では、一次巻線と二次巻線を有し、前記二次巻線の一端である第１端子と前記二次巻線の他端である第２端子との間に設けたタップが電圧制御型トランジスタのソースまたはエミッタに接続されたトランスと、前記一次巻線に電圧を印加する１次側回路と、前記二次巻線に発生した電圧を前記電圧制御型トランジスタのゲートに印加する２次側回路とを有し、前記２次側回路は、前記第１端子と前記電圧制御型トランジスタのゲートとの間に接続されるトランジスタと、アノードが前記トランジスタと接続されるとともにカソードが前記電圧制御型トランジスタのゲートと接続される第１のダイオードと、前記タップと前記第２端子との間に接続されたコンデンサと、前記コンデンサと前記第２端子との間においてアノードが前記コンデンサに接続されるとともにカソードが前記第２端子となるように接続される第２のダイオードと、ドレインまたはコレクタが前記第２のダイオードのアノードと接続されるとともにソースまたはエミッタが前記電圧制御型トランジスタのゲートに接続されるゲート放電用トランジスタと、一端が前記ゲート放電用トランジスタのドレインまたはコレクタに接続されるとともに、他端が前記ゲート放電用トランジスタのゲートまたはベース、および、前記第１のダイオードのカソードに接続された抵抗と、を備え、前記１次側回路により前記一次巻線に印加された電圧によって前記二次巻線に発生する電圧を前記トランジスタおよび前記第１のダイオードを介して前記電圧制御型トランジスタのゲートに印加するとともに前記第２のダイオードを介して前記コンデンサを充電し、前記１次側回路により前記一次巻線に印加される電圧が印加されなくなることで前記二次巻線に発生する逆電圧により前記コンデンサ、前記抵抗、前記第１のダイオード、前記トランジスタを介する電流が流れるようにしたことを要旨としている。

請求項１に記載の発明によれば、１次側回路により一次巻線に印加された電圧によって二次巻線に発生する電圧をトランジスタおよび第１のダイオードを介して電圧制御型トランジスタのゲートに印加するとともに第２のダイオードを介してコンデンサを充電する。よって、コンデンサを安定した電圧で充電することができる。

また、１次側回路により一次巻線に印加される電圧が印加されなくなることで二次巻線に発生する逆電圧によりコンデンサ、抵抗、第１のダイオード、トランジスタを介する電流が流れ、ゲート放電用トランジスタのオンの高速化が図られる。ゲート放電用トランジスタのオンに伴い、充電されたコンデンサにより電圧制御型トランジスタのゲート・ソース間またはゲート・エミッタ間に逆バイアスが与えられ、電圧制御型トランジスタが高速にターンオフする。

ここで、電圧制御型トランジスタとは、ＭＯＳトランジスタ、ＩＧＢＴを指す。また、ゲート放電用トランジスタとは、ｐチャネルＭＯＳトランジスタ、バイポーラトランジスタを指す。さらに、トランジスタとは、ＭＯＳトランジスタ、逆接続されたダイオードを含むＩＧＢＴを指す。

請求項２に記載のように、請求項１に記載の電圧制御型トランジスタのゲートドライブ回路において、トランジスタのゲートが、第１端子とタップとの間に直列接続された一対の分圧抵抗間に接続されている構成とするとよい。

本発明によれば、安定した電圧で充電して当該充電電圧をターンオフ時に利用することができ、しかもターンオフ時にパルストランスの二次巻線側に設けたゲート放電用トランジスタを高速にオンすることができる。

以下、本発明を具体化した一実施形態を図面に従って説明する。
図１には、本実施形態における電圧制御型トランジスタの絶縁型ゲートドライブ回路を示す。

図１において、ｎチャネルタイプの電圧制御型トランジスタ５０はゲートに抵抗５１が接続されている。また、電圧制御型トランジスタ５０のゲート・ソース間には抵抗５２が接続されている。

ゲートドライブ回路はパルストランス１０を具備している。パルストランス１０は、一次巻線１１と二次巻線１２を有している。パルストランス１０の一次巻線１１について、一端が第１端子１１ａ、他端が第２端子１１ｂであり、第１端子１１ａと第２端子１１ｂとの間にはタップ１１ｃが設けられている。パルストランス１０の二次巻線１２について、一端が第１端子１２ａ、他端が第２端子１２ｂであり、第１端子１２ａと第２端子１２ｂとの間にはタップ１２ｃが設けられている。

パルストランス１０の一次巻線１１に電圧を印加する１次側回路と、二次巻線１２に発生した電圧を電圧制御型トランジスタ５０のゲートに印加する２次側回路とを有している。１次側回路はダイオード１３、ＭＯＳトランジスタ１４、抵抗１５，１６，１８、コンデンサ１７を備えている。２次側回路はトランジスタ２０，４０、コンデンサ３０、ダイオード２１，２２，２５，３１、抵抗２３，２４，４１を備えている。

１次側回路について、パルストランス１０の一次巻線１１の第１端子１１ａはダイオード１３を介して接地されている。一次巻線１１の第２端子１１ｂはＭＯＳトランジスタ１４を介して接地されている。ＭＯＳトランジスタ１４のゲートには抵抗１５が接続されている。また、ＭＯＳトランジスタ１４のゲート・ソース間には抵抗１６が接続されている。一次巻線１１のタップ１１ｃには電源（Ｖｃｃ）端子が接続されている。一次巻線１１のタップ１１ｃとＭＯＳトランジスタ１４のドレインとの間にはコンデンサ１７と抵抗１８が直列に接続されている。

そして、抵抗１５を介してＭＯＳトランジスタ１４のゲートに、パルス信号が電圧制御型トランジスタ５０の駆動信号として送られ、パルス信号の入力に伴いＭＯＳトランジスタ１４がオンしてパルストランス１０の一次巻線１１のタップ１１ｃと第２端子１１ｂとの間の巻線が通電される。

一方、２次側回路について、パルストランス１０の二次巻線１２のタップ１２ｃには電圧制御型トランジスタ５０のソースが接続されている。
パルストランス１０の二次巻線１２の第１端子１２ａと電圧制御型トランジスタ５０のゲートとの間において、二次巻線１２の第１端子１２ａから順に、ｐチャネルタイプのＭＯＳトランジスタ２０、ダイオード２１、ダイオード２２、抵抗５１が直列に接続されている。ダイオード２１のアノードがＭＯＳトランジスタ２０に接続され、ダイオード２１のカソードがダイオード２２のアノードと接続され、ダイオード２２のカソードが抵抗５１と接続されている。このように、ＭＯＳトランジスタ２０がパルストランス１０の二次巻線１２の第１端子１２ａと電圧制御型トランジスタ５０のゲートとの間に接続され、さらに、第１のダイオードとしてのダイオード２１がＭＯＳトランジスタ２０と電圧制御型トランジスタ５０のゲートとの間においてアノードがＭＯＳトランジスタ２０と接続されるとともにカソードが電圧制御型トランジスタ５０のゲートと接続されている。

ＭＯＳトランジスタ２０は寄生ダイオード２７が形成され、これがソース・ドレイン間の内蔵ダイオード（ボディダイオード）となっている。
パルストランス１０の二次巻線１２の第１端子１２ａとタップ１２ｃとの間には、一対の分圧抵抗２３，２４およびダイオード２５が直列に接続されている。一対の分圧抵抗２３，２４間にＭＯＳトランジスタ２０のゲートが接続されている。ダイオード２５は、アノードが抵抗２４側であり、カソードがタップ１２ｃ側である。

パルストランス１０の二次巻線１２のタップ１２ｃと第２端子１２ｂとの間においてコンデンサ３０がダイオード３１を介して接続されている。詳しくは、コンデンサ３０は、その一端がパルストランス１０の二次巻線１２のタップ１２ｃに、他端がダイオード３１のアノードに接続され、ダイオード３１のカソードがパルストランス１０の二次巻線１２の第２端子１２ｂに接続されている。このようにコンデンサ３０がパルストランス１０の二次巻線１２のタップ１２ｃと第２端子１２ｂとの間に接続され、さらに、第２のダイオードとしてのダイオード３１がコンデンサ３０とパルストランス１０の二次巻線１２の第２端子１２ｂとの間においてアノードがコンデンサ３０に接続されるとともにカソードがパルストランス１０の二次巻線１２の第２端子１２ｂとなるように接続されている。

ゲート放電用ｐｎｐトランジスタ４０がダイオード３１のアノードと電圧制御型トランジスタ５０のゲートとの間に接続されている。詳しくは、ダイオード３１のアノードにゲート放電用ｐｎｐトランジスタ４０のコレクタが接続されているとともに、電圧制御型トランジスタ５０のゲートに抵抗５１を介してゲート放電用ｐｎｐトランジスタ４０のエミッタが接続されている（ゲート放電用ｐｎｐトランジスタ４０はコレクタがダイオード３１のアノードと接続されるとともにエミッタが電圧制御型トランジスタ５０のゲートに接続される）。ｐｎｐトランジスタ４０のベースがダイオード２２のアノードと接続されるとともにｐｎｐトランジスタ４０のベース・コレクタ間には抵抗４１が接続されている。つまり、抵抗４１の一端がｐｎｐトランジスタ４０のコレクタに接続されるとともに、他端がｐｎｐトランジスタ４０のベース、および、ダイオード２１のカソードに接続されている。

次に、このように構成したゲート駆動回路の作用を説明する。
図２には、ＭＯＳトランジスタ１４のオン時を示す。図３には、ＭＯＳトランジスタ１４がオンからオフに切り換わった時、即ちターンオフ時を示す。図４には、ＭＯＳトランジスタ１４のオフ時を示す。

まず、図２のＭＯＳトランジスタ１４のオン時の動作について述べる。
図２に示すように、スイッチング素子としてのＭＯＳトランジスタ１４がオンすると、図２において符号Ａ１で示すごとく、パルストランス１０の一次巻線１１のタップ１１ｃと第２端子１１ｂとの間の巻線が通電され、パルストランス１０の二次巻線１２に電圧が発生する。すると、図２において符号Ａ２で示すごとく、抵抗２３→抵抗２４→ダイオード２５の経路にて電流が流れてＭＯＳトランジスタ２０がオンする。

ＭＯＳトランジスタ２０のオンにて、図２において符号Ａ３で示すごとく、パルストランス１０の二次巻線１２の第１端子１２ａ→ＭＯＳトランジスタ２０→ダイオード２１→ダイオード２２を経て抵抗５１に電流が流れ、電圧制御型トランジスタ５０のゲートに電圧が印加される。これにより電圧制御型トランジスタ５０がオンする。

一方、図２において符号Ａ４で示すごとく、コンデンサ３０の両端間においてパルストランス１０の二次巻線１２のタップ１２ｃ→コンデンサ３０→ダイオード３１→パルストランス１０の二次巻線１２の第２端子１２ｂに至る経路で電流が流れ、コンデンサ３０が充電される。

このようにして、１次側回路により一次巻線１１に印加された電圧によって二次巻線１２に発生する電圧をＭＯＳトランジスタ２０およびダイオード２１を介して電圧制御型トランジスタ５０のゲートに印加するとともにダイオード３１を介してコンデンサ３０を充電する。

次に、ＭＯＳトランジスタ１４のターンオフ時の動作について述べる。
図３に示すように、ＭＯＳトランジスタ１４がオンからオフに切り換わると、パルストランス１０の二次巻線１２に逆起電力（逆電圧）が発生する。すると、図３において符号Ａ１０で示すごとく、パルストランス１０の二次巻線１２のタップ１２ｃ→コンデンサ３０→抵抗４１→ダイオード２１の寄生容量→ＭＯＳトランジスタ２０の寄生ダイオード２７→パルストランス１０の二次巻線１２の第１端子１２ａに到る経路にて電流が流れる。詳しくは、パルストランス１０の逆起電力（逆電圧）によりダイオード２１の寄生容量を充電しＡ１０の経路で電流が流れる。ここで、抵抗４１の両端間に電位差が生じ、ｐｎｐトランジスタ４０のベース・エミッタ間の電圧が大きくなる。すると、図３において符号Ａ１１で示すごとく電圧制御型トランジスタ５０のゲートから抵抗５１→ｐｎｐトランジスタ４０のエミッタ・ベース間→ダイオード２１の寄生容量→ＭＯＳトランジスタ２０の寄生ダイオード２７→パルストランス１０の二次巻線１２の第１端子１２ａに到る経路にて電流が流れる（ｐｎｐトランジスタ４０のベース電流が流れる）。

これにより、ｐｎｐトランジスタ４０がオンして、図３において符号Ａ１２で示すごとく、電圧制御型トランジスタ５０のゲートから抵抗５１→ｐｎｐトランジスタ４０のエミッタ・コレクタ間→コンデンサ３０→電圧制御型トランジスタ５０のソースに到る電流経路が形成される。よって、電圧制御型トランジスタ５０のゲートに、コンデンサ３０による負バイアス電圧が印加され、電圧制御型トランジスタ５０が高速にオフする。

このようにして、ＭＯＳトランジスタ１４のターンオフ時にパルストランス１０の二次巻線１２に発生する逆電圧により、即ち、１次側回路により一次巻線１１に印加される電圧が印加されなくなることで二次巻線１２に発生する逆電圧により、パルストランス１０の二次巻線１２のタップ１２ｃ→コンデンサ３０→抵抗４１→ダイオード２１の寄生容量→ＭＯＳトランジスタ２０の寄生ダイオード２７→パルストランス１０の二次巻線１２の第１端子１２ａに至る経路に電流が流れることによりｐｎｐトランジスタ４０のオンを高速化する。ｐｎｐトランジスタ４０のオンに伴い、充電されたコンデンサ３０により電圧制御型トランジスタ５０のゲート・ソース間に逆バイアスが与えられ、電圧制御型トランジスタ５０を高速にターンオフすることができる。

次に、図４のＭＯＳトランジスタ１４のオフ時の動作について述べる。
図４において符号Ａ２０で示すごとく、コンデンサ３０における電圧制御型トランジスタ５０のソース側端子から、抵抗５２→抵抗５１→ｐｎｐトランジスタ４０のエミッタ・ベース間→抵抗４１→コンデンサ３０に到る経路にて電流が流れる。これによりｐｎｐトランジスタ４０がオン状態を維持する。よって、図４において符号Ａ１２で示す電流経路、即ち、電圧制御型トランジスタ５０のゲートから抵抗５１→ｐｎｐトランジスタ４０のエミッタ・コレクタ間→コンデンサ３０→電圧制御型トランジスタ５０のソースに到る経路で電流が流れることにより、電圧制御型トランジスタ５０のゲートに負バイアス電圧が印加された状態に維持される。

このようにして、従来（特許文献１，２）では、ターンオフ時のパルストランスの二次巻線に発生する逆起電力でコンデンサを充電すると、電圧が安定せず、特にデューティ比が変わるとコンデンサの電圧が変わってしまう。これに対し、本実施形態では、ＭＯＳトランジスタ１４のオン時にコンデンサ３０を充電するので、コンデンサ電圧はタップ１２ｃと第１端子１２ａの間の巻数とタップ１２ｃと第２端子１２ｂの間の巻数の比（巻数比）で決定され、安定した電圧で充電して充電電圧をターンオフ時に利用することができる。即ち、二次巻線１２にタップ１２ｃを設けたパルストランス１０を用いＭＯＳトランジスタ１４のオン時にコンデンサ３０の充電を行い、この負電源（コンデンサ３０）でオンからオフに切り換わった時に電圧制御型トランジスタ５０のゲート電圧を引き抜いて電圧制御型トランジスタ５０の高速動作を可能とした。また、パルストランス１０の逆起電力によってパルストランス１０の二次巻線１２のタップ１２ｃ→コンデンサ３０→抵抗４１→ダイオード２１の寄生容量→ＭＯＳトランジスタ２０の寄生ダイオード２７→パルストランス１０の二次巻線１２の第１端子１２ａに至る経路に電流が流れることによりｐｎｐトランジスタ４０のオンの高速化を図ることができる。その結果、電圧制御型トランジスタ５０の高速なるオフ動作（高速スイッチング動作）を実現することができる。具体的には、ターンオフ動作として立下り動作時間１００ｎｓ以下を実現可能となる。また、ＭＯＳトランジスタ２０を設けることにより図４に示したＭＯＳトランジスタ１４のオフ時においてＭＯＳトランジスタ２０をオフさせて電流経路を遮断することにより電圧制御型トランジスタ５０が誤ってターンオンすることを防止することができる（電圧制御型トランジスタ５０のオフ時の誤点弧を防止することができる）。

上記実施形態によれば、以下のような効果を得ることができる。
（１）電圧制御型トランジスタ５０のゲート・ソース間に逆バイアスを与えるためのコンデンサ３０と、オフ時に誤動作を防止するためのＭＯＳトランジスタ２０と、ゲート放電用ｐｎｐトランジスタ４０と、ダイオード２１，３１と、抵抗４１と、を用いて、コンデンサ３０をＭＯＳトランジスタ１４のオン時に充電するとともに逆起電力を利用してパルストランス１０の二次巻線１２のタップ１２ｃ→コンデンサ３０→抵抗４１→ダイオード２１の寄生容量→ＭＯＳトランジスタ２０の寄生ダイオード２７→パルストランス１０の二次巻線１２の第１端子１２ａに至る経路に電流を流してｐｎｐトランジスタ４０のオンの高速化を図るようにした。よって、安定した電圧で充電して当該充電電圧をターンオフ時に利用することができ、しかもターンオフ時にパルストランスの二次巻線側に設けたゲート放電用ｐｎｐトランジスタ４０を高速にオンすることができる。

（２）ＭＯＳトランジスタ２０のゲートが、パルストランス１０の二次巻線１２の第１端子１２ａとタップ１２ｃとの間に直列接続された一対の分圧抵抗２３，２４間に接続されているので、簡単な構成にてＭＯＳトランジスタ２０をオンオフ動作させることができる。

実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
・図１に代わる構成として、図５に示すように、ダイオード２１に並列にコンデンサ８０を接続してもよい。これによりダイオード２１の寄生容量だけでなく、コンデンサ８０も利用することができる。

・電圧制御型トランジスタとしてｎチャネルＭＯＳトランジスタ５０を用いたが、ＭＯＳトランジスタに代わりＩＧＢＴを用いてもよい。
・ゲート放電用トランジスタとしてバイポーラトランジスタ４０を用いたが、これに代わりｐチャネルＭＯＳトランジスタを用いてもよい。

・ｐチャネルＭＯＳトランジスタ２０に代わり、ｎチャネルＭＯＳトランジスタやＩＧＢＴを用いることも可能である。ただし、ＩＧＢＴに置き換える場合、ボディーダイオードがないため別途ダイオードをつなぐようにする。

・１次側回路はトランスの一次巻線に電圧を印加できる構成であればどのような構成でもよい。

本実施形態における電圧制御型トランジスタの絶縁型ゲートドライブ回路の回路構成図。 作用を説明するためのオン時のゲートドライブ回路の動作説明図。 作用を説明するためのターンオフ時のゲートドライブ回路の動作説明図。 作用を説明するためのオフ時のゲートドライブ回路の動作説明図。 別例における電圧制御型トランジスタのゲートドライブ回路の回路構成図。

符号の説明

１０…パルストランス、１１…一次巻線、１２…二次巻線、１２ａ…第１端子、１２ｂ…第２端子、１２ｃ…タップ、１４…ＭＯＳトランジスタ、２０…ＭＯＳトランジスタ、２１…ダイオード、３０…コンデンサ、３１…ダイオード、４０…ｐｎｐトランジスタ、４１…抵抗、５０…電圧制御型トランジスタ。

Claims (2)

1. 一次巻線と二次巻線を有し、前記二次巻線の一端である第１端子と前記二次巻線の他端である第２端子との間に設けたタップが電圧制御型トランジスタのソースまたはエミッタに接続されたトランスと、
   前記一次巻線に電圧を印加する１次側回路と、
   前記二次巻線に発生した電圧を前記電圧制御型トランジスタのゲートに印加する２次側回路とを有し、
   前記２次側回路は、前記第１端子と前記電圧制御型トランジスタのゲートとの間に接続されるトランジスタと、
   アノードが前記トランジスタと接続されるとともにカソードが前記電圧制御型トランジスタのゲートと接続される第１のダイオードと、
   前記タップと前記第２端子との間に接続されたコンデンサと、
   前記コンデンサと前記第２端子との間においてアノードが前記コンデンサに接続されるとともにカソードが前記第２端子となるように接続される第２のダイオードと、
   ドレインまたはコレクタが前記第２のダイオードのアノードと接続されるとともにソースまたはエミッタが前記電圧制御型トランジスタのゲートに接続されるゲート放電用トランジスタと、
   一端が前記ゲート放電用トランジスタのドレインまたはコレクタに接続されるとともに、他端が前記ゲート放電用トランジスタのゲートまたはベース、および、前記第１のダイオードのカソードに接続された抵抗と、
   を備え、
   前記１次側回路により前記一次巻線に印加された電圧によって前記二次巻線に発生する電圧を前記トランジスタおよび前記第１のダイオードを介して前記電圧制御型トランジスタのゲートに印加するとともに前記第２のダイオードを介して前記コンデンサを充電し、前記１次側回路により前記一次巻線に印加される電圧が印加されなくなることで前記二次巻線に発生する逆電圧により前記コンデンサ、前記抵抗、前記第１のダイオード、前記トランジスタを介する電流が流れるようにした
   ことを特徴とする電圧制御型トランジスタのゲートドライブ回路。
2. 前記トランジスタのゲートが、前記第１端子と前記タップとの間に直列接続された一対の分圧抵抗間に接続されている
   ことを特徴とする請求項１に記載の電圧制御型トランジスタのゲートドライブ回路。

Images