JP2651971B2 - 絶縁ゲート型電力用半導体素子の駆動回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スイッチング電源等の
スイッチング素子に用いられる絶縁ゲート型電力用半導
体素子の駆動回路に関する。

【０００２】

【従来の技術】従来、インバータ電源，ＤＣ−ＤＣコン
バータ電源等の電力用のスイッチング素子には、電圧駆
動できる電力消費の少ない素子として、ＦＥＴとバイポ
ーラトランジスタを組合せた構成のＩＧＢＴ，ＭＯＳ−
ＦＥＴ等の絶縁ゲート型電力用半導体素子が用いられ、
これらの半導体素子の駆動回路はほぼ図３に示すように
構成される。

【０００３】同図において、１はＩＧＢＴ構成の絶縁ゲ
ート型電力用半導体素子であり、制御端子としてのゲー
ト１ａ及び出力端子としてのエミッタ１ｂ，コレクタ１
ｃを有する。２は正の直流電源端子、３Ａは１次巻線３
ａの一端（巻始め）が直流電源端子２に接続されたトラ
ンス、４は駆動制御用のスイッチング半導体素子であ
り、この回路の場合、駆動回路の損失を小さくするため
絶縁ゲート型の半導体素子（ＮチャンネルＭＯＳ−ＦＥ
Ｔ）により形成され、ドレイン，ソースが１次巻線３ａ
の他端，アースに接続されている。５，６は１次巻線３
ａの両端間に直列に設けられたスナバ回路用のダイオー
ド，抵抗、７はスイッチング半導体素子４のゲートに接
続された駆動制御信号（電圧信号）Ｓｉの入力端子であ
る。

【０００４】８はアノード，カソードがトランス３の２
次巻線３ｂの一端（巻始め），ゲート１ａに接続された
ターンオフ制御用のダイオード、９はゲート１ａ，エミ
ッタ１ｂ間に設けられたゲートバイアス抵抗、１０はＰ
ＮＰ型トランジスタ構成のターンオフ用のスイッチング
半導体素子であり、ベース，エミッタがダイオード８の
アノード，カソードに接続され、コレクタが逆流防止用
のダイオード１１のアノード，カソードを介して２次巻
線３ｂの他端に接続され、抵抗９に並列に設けられてい
る。

【０００５】１２はダイオード８，１１及び抵抗９，ス
イッチング半導体素子１０により形成された電力用半導
体素子１のゲート駆動部、１３はゲート１ａ，エミッタ
１ｂ間に派生した電力用半導体素子１の浮遊容量であ
る。そして、電力用半導体素子１をスイッチング駆動す
るため、発振回路等で形成された駆動制御信号Ｓｉは所
定周期でオンレベル（ハイレベル），オフレベル（ロー
レベル）に交互に変化する。

【０００６】この駆動制御信号Ｓｉがオンレベルになる
電力用半導体素子１のオン時は、スイッチング半導体素
子４がオンし、直流電源端子２から１次巻線３ａ，スイ
ッチング半導体素子４に電流が流れ、巻線３ａ，３ｂに
●印の巻始め（一端）を正とする図の矢印の正極性の電
圧が生じる。

【０００７】そして、２次巻線３ｂの出力（２次巻線出
力）によりダイオード８が順方向にバイアスされてオン
するとともに浮遊容量１３が充電され、この充電により
抵抗９の両端間，すなわちゲート１ａ，エミッタ１ｂ間
のゲート電圧が所定値（しきい値）以上になると、電力
用半導体素子１がオンする。

【０００８】つぎに、駆動制御信号Ｓｉがオフレベルに
反転する電力用半導体素子１のオフ時は、スイッチング
半導体素子４がオフし、１次巻線３ａに図示と逆電圧極
性の電力（電磁エネルギ）が誘起し、この電力は１次巻
線３ａの他端，抵抗６，ダイオード５，１次巻線３ａの
一端のループにより放電して消失する。また、２次巻線
３ｂにも図示と逆電圧極性の電力が誘起し、このとき、
ダイオード８がオフしてスイッチング半導体素子１０は
逆バイアス状態から開放される。

【０００９】そして、２次巻線３ｂに誘起した逆電圧極
性の電力は、２次巻線３ｂの他端，浮遊容量１３，スイ
ッチング半導体素子１０のエミッタ，ベース，２次巻線
３ｂの一端のループにより放電し、この放電によりスイ
ッチング半導体素子１０がオンする。

【００１０】さらに、この半導体素子１０のオンにより
浮遊容量１３の電荷はスイッチング半導体素子１０，ダ
イオード１１の不要電荷放電路を介して放電し、この放
電によりゲート電圧が低下して電力用半導体素子１がオ
フする。以降、同様の動作がくり返えされ、駆動制御信
号Ｓｉにより、この信号Ｓｉから絶縁した状態で電力用
半導体素子１がスイッチングする。

【００１１】

【発明が解決しようとする課題】前記図３の従来の駆動
回路の場合、電力用半導体素子１のオフ時、共振やノイ
ズ混入により１次巻線３ａに電圧変動が生じ、この電圧
変動によりゲート電圧のノイズマージンが極端に小さく
なり、前記共振やノイズ混入に基づく電力用半導体素子
１の誤動作が容易に生じ、この誤動作により電力用半導
体素子１の破損等が生じる問題点がある。

【００１２】すなわち、電力用半導体素子１のオフ時は
トランス３Ａの１次巻線側において、スイッチング半導
体素子４がオフし、トランス３Ａのインダクタンス成分
とスイッチング半導体素子４のソース，ドレイン間の浮
遊容量とによりいわゆるＬＣ共振回路が形成され、この
ＬＣ共振回路により１次巻線３ａの電圧は図４の実線に
示すように振動変化する。

【００１３】さらに、この振動変化が２次巻線３ｂの電
圧にも波及し、２次巻線３ｂの電圧変化にしたがって電
力用半導体素子１のゲート電圧も振動変化する。

【００１４】そして、とくに図４の斜線部の正極性の電
圧変動はダイオード５によっては阻止されず、この電圧
変動により、オフ時のゲート電圧がオンのしきい値に接
近（上昇）し、ノイズマージンが極端に小さくなる。

【００１５】そのため、電力用半導体素子１のオフ時に
トランス３Ａの１次巻線に共振やノイズ混入が生じる
と、ゲート電圧が容易にしきい値以上に変動して電力用
半導体素子１がオンし、誤動作が生じる。なお、しきい
値は一般に数ボルト程度と低く、電圧の低いノイズが混
入しても容易に電力用半導体素子１がオンする。

【００１６】そして、電力用半導体素子１を例えばイン
バータ電源のフルブリッジインバータに用いた場合、オ
フすべきときに前記の誤動作によってオンし、インバー
タの入力が電力用半導体素子１で短絡した状態になり、
このとき、電力用半導体素子１に過電流による破損等が
生じる。

【００１７】本発明は、トランスの１次巻線側のＬＣ共
振による電圧変動に基づくゲート電圧のノイズマージン
の減少を防止するとともに、とくにトランスの１次巻線
側に混入したノイズの影響を確実に排除し、絶縁ゲート
型電力用半導体素子のオフ時のトランスの１次巻線の電
圧変動に基づく誤動作を防止することを目的とする。

【００１８】

【課題を解決するための手段】前記の目的を達成するた
めに、本発明の絶縁ゲート型電力用半導体素子の駆動回
路においては、トランスの１次巻線に並列に、絶縁ゲー
ト型電力用半導体素子の駆動制御信号により駆動制御用
のスイッチング半導体素子と逆相でスイッチングし，絶
縁ゲート型電力用半導体素子のオフ時に正電圧極性に電
圧変動した１次巻線を短絡する短絡路用のスイッチング
半導体素子を設け、絶縁ゲート型電力用半導体素子のオ
フ時、共振，混入ノイズによる１次巻線の電圧変動を阻
止してゲート電圧の変動を抑制する。

【００１９】

【作用】前記のように構成された本発明の駆動回路の場
合、電力用半導体素子のオフ時、駆動制御信号のレベル
反転により駆動制御用のスイッチング半導体素子がオフ
し、トランスの１次巻線に並列に設けた短絡路用のスイ
ッチング半導体素子がオンする。

【００２０】このとき、トランスのインダクタンス成分
と駆動制御用のスイッチング半導体素子の浮遊容量とに
基づくＬＣ共振により１次巻線の電圧が振動変化しよう
とすると、短絡路用のスイッチング半導体素子により正
電圧極性に電圧変動した１次巻線が短絡されてその電圧
の振動変化が阻止される。

【００２１】また、トランスの１次巻線側に混入したノ
イズにより１次巻線が正電圧極性に電圧変動したときに
も、短絡路用のスイッチング半導体素子により１次巻線
が短絡されてその変動が阻止される。そのため、電力用
半導体素子のオフ時に、前記ＬＣ共振回路によるゲート
電圧の変動が防止されてそのノイズマージンが小さくな
らず、しかも、１次巻線側に混入したノイズによるゲー
ト電圧の変動も確実に防止される。

【００２２】

【実施例】１実施例について、図１及び図２を参照して
説明する。図１において、図３と同一符号は同一のもの
を示し、３Ｂは図３のトランス３Ａの代わりに設けられ
たトランスであり、１次巻線３ａ及びトランス３Ａの２
次巻線３ｂに巻線３ｃを巻足した２次巻線３ｄにより形
成され、巻線３ｂの他端と巻線３ｃの一端との接続点に
中間タップ１４が取付られ、このタップ１４に電力用半
導体素子１のエミッタ１ｂ等が接続されている。

【００２３】１５はＰチャンネルＭＯＳ−ＦＥＴ構成の
短絡路用のスイッチング半導体素子であり、ソースが１
次巻線３ａの一端に接続され、ドレインが逆流防止用の
ダイオード１６を介して１次巻線３ａの他端に接続さ
れ、１次巻線３ａに並列に接続されている。

【００２４】１７，１８はスイッチング半導体素子４の
ゲート入力回路を形成する逆流防止用のダイオード，ゲ
ート入力抵抗であり、並列接続されている。１９，２０
はスイッチング半導体素子１５のゲート入力回路を形成
する逆流防止用のダイオード，ゲート入力抵抗であり、
並列接続されている。

【００２５】２１は一端が中間タップ１４に接続された
逆バイアスエネルギ蓄積用のコンデンサであり、他端が
逆流防止用のダイオード２２を介して巻線３ｃの他端に
接続され、中間タップ１４と２次巻線２ｄの他端との間
に設けられている。

【００２６】２３はＮチャンネルＭＯＳ−ＦＥＴ構成の
逆バイアスエネルギ放電路用のスイッチング半導体素子
であり、ドレインが逆流防止用のダイオード２４を介し
て電力用半導体素子１のゲート１ａに接続され、ソース
がコンデンサ２１の他端に接続されている。２５，２６
はダイオード２２のカソード，アノードとスイッチング
半導体素子２３のゲートとの間に設けられたゲート入力
抵抗，ゲートバイアス抵抗，２７，２８は電力用半導体
素子１のゲート１ａとソース１ｃとの間に直列接続され
た電圧クリップ用の２個のツェナダイオードである。

【００２７】そして、スイッチング半導体素子４，１５
が駆動制御信号Ｓｉにより相互に逆相でスイッチング
し、駆動制御信号Ｓｉがオンレベルになる電力用半導体
素子１のオン時は、スイッチング半導体素子４がオンし
てスイッチング半導体素子１５がオフする。

【００２８】このとき、スイッチング半導体素子４のオ
ンにより、図３の従来回路と同様、直流電源端子２から
１次巻線３ａ，スイッチング半導体素子４に電流が流
れ、巻線３ａ，３ｄに一端を正とする図の矢印の正電圧
極性の電圧が生じる。

【００２９】そして、２次巻線３ｄを構成する２巻線３
ｂ，３ｃのうちの巻線３ｂの出力により、従来回路と同
様、ダイオード８がオンして浮遊容量１３が充電され、
ゲート電圧が上昇して電力用半導体素子１がオンする。

【００３０】また、２次巻線３ｄの残りの巻線３ｃの出
力により、中間タップ１４，コンデンサ２１，ダイオー
ド２２のループを電流が流れ、コンデンサ２１が図示の
極性に充電される。なお、ダイオード２２が順方向バイ
アスされてオンするため、スイッチング半導体素子２３
は逆バイアス状態に保持されてオフする。

【００３１】つぎに、駆動制御信号Ｓｉがオフレベルに
反転する電力用半導体素子１のオフ時は、スイッチング
半導体素子４がオフしてスイッチング半導体素子１５が
オフする。このとき、スイッチング半導体素子４のオフ
により１次巻線３ａに図示と逆電圧極性の電力が誘起
し、この電力は従来回路と同様、１次巻線３ａの他端，
抵抗６，ダイオード５，１次巻線３ａの一端のループに
より放電して消失する。

【００３２】そして、この放電の初期は図２に示すよう
に１次巻線３ａの電圧がこの巻線３ａの他端を正とする
十分大きな逆電圧になり、この逆電圧によりスイッチン
グ半導体素子１５，ダイオード１６は逆バイアス状態に
なる。

【００３３】さらに、トランス３のインダクタンス成分
とスイッチング半導体素子４のドレイン，ソース間の浮
遊容量とのＬＣ共振が生じると、この共振により１次巻
線３ａの電圧は振動変化し始める。

【００３４】そして、逆電圧極性の電力の放電が進み、
前記の振動変化により１次巻線３ａの電圧が一端を正と
する正電圧極性に変化しようとすると、スイッチング半
導体素子１５，ダイオード１６が逆バイアス状態から開
放され、１次巻線３ａがスイッチング半導体素子１５，
ダイオード１６により短絡される。

【００３５】この短絡により１次巻線３ａの正電圧極性
への電圧変化が阻止され、１次巻線３ａの電圧は前記Ｌ
Ｃ共振の影響を受けることがなく、大きな逆電圧になっ
た後、ほぼ零に保持される。

【００３６】また、直流電源端子２からのラインノイ
ズ，電磁波ノイズ等のノイズが混入し、このノイズによ
り１次巻線３ａの電圧が正電圧極性に変化するときも、
スイッチング半導体素子１５，ダイオード１６の短絡に
よって電圧変化が防止される。

【００３７】したがって、電力用半導体素子１のオフ時
はスイッチング半導体素子１５のオンにより、１次巻線
３ａの電圧が図２に示すように前記ＬＣ共振及びノイズ
の影響を受けることがない。そのため、トランス３の２
次巻線３ｄの電圧も前記ＬＣ共振及びノイズの影響を受
けることがなく、ほぼ図２と同様に変化する。

【００３８】そして、スイッチング半導体素子４のオフ
に基づく巻線３ｂの電圧変化によりゲート駆動部１２が
従来と同様に動作し、浮遊容量１３の不要電荷が放電し
て電力用半導体素子１がオフする。このとき、従来回路
のような前記ＬＣ共振に伴なうゲート電圧の振動変化が
なく、そのノイズマージンの減少が防止される。

【００３９】しかも、トランス３の１次巻線３ａ側にノ
イズが混入しても、このノイズによるゲート電圧の変動
は確実に防止される。したがって、１次巻線３ａの共振
や混入ノイズによる電圧変動が阻止されて電力用半導体
素子１の誤動作が防止され、例えばインバータ電源のフ
ルブリッジインバータに用いた場合の電力用半導体素子
１の破損等が防止される。

【００４０】ところで、この実施例においては電力用半
導体素子１の誤動作を一層確実に防止するため、電力用
半導体素子１のオフ時、コンデンサ２１の放電によりそ
のゲート電圧を大きく逆バイアスして負に保持する。

【００４１】すなわち、スイッチング半導体素子４がオ
フすると、このオフに基づく巻線３ｃの電圧変化によ
り、まず、巻線３ｃの他端，抵抗２５，２６，コンデン
サ２１，中間タップ１４のループに電流が流れ、抵抗２
６に生じるゲート電圧によりスイッチング半導体素子２
３がオンする。

【００４２】このオンによりコンデンサ２１の電荷は抵
抗９，ダイオード２４，スイッチング半導体素子２３の
ループで放電し、このとき、抵抗９の電圧降下により電
力用半導体素子１のゲート電圧は逆バイアス量が増大し
て負になる。

【００４３】そして、コンデンサ２１の容量はほぼ電力
用半導体素子１がオンする間、そのゲート電圧を負に保
持できる大きさに設定される。そのため、電力用半導体
素子１のオフ時はそのゲート電圧が負に保持され、トラ
ンス３Ｂの２次巻線側でのノイズの混入に対しても誤動
作が確実に防止される。

【００４４】なお、スイッチング半導体素子４，１５の
ゲート入力回路のダイオード１７，１９は、それぞれ半
導体素子４，１５のゲートに派生する浮遊容量の電荷を
放電する。また、ツェナダイオード２７，２８はゲート
電圧を一定範囲にクリップし、電力用半導体素子１のゲ
ート端子１ａとエミッタ１ｂとの間の過大電圧の発生を
防止する。

【００４５】そして、トランス３Ｂの代わりに従来回路
のトランス３Ａを使用し、コンデンサ２１，ダイオード
２２，２４，半導体素子２３及び抵抗２５，２６を省い
て形成してもよいのは勿論である。

【００４６】また、スイッチング半導体素子４，１５，
２３として、絶縁ゲート型の種々の半導体素子又はトラ
ンジスタ等の絶縁ゲート型でない種々の半導体素子を用
いてよいのも勿論である。そして、種々の絶縁ゲート型
電力用半導体素子の駆動回路に適用できる。

【００４７】

【発明の効果】本発明は、以上説明したように構成され
ているため、以下に記載する効果を奏する。トランス３
Ｂの１次巻線３ａに並列に短絡路用のスイッチング半導
体素子１５を設けたため、絶縁ゲート型電力用半導体素
子１のオフ時、駆動制御信号Ｓｉのレベル反転により駆
動制御用のスイッチング半導体素子４がオフしてスイッ
チング半導体素子１５がオンし、トランス３Ｂのインダ
クタンス成分とスイッチング半導体素子４の浮遊容量と
に基づくＬＣ共振により１次巻線３ａの電圧が振動変化
しようとすると、正電圧極性に変動した１次巻線３ａが
スイッチング半導体素子１５により短絡されてその電圧
の振動変化が阻止され、しかも、１次巻線３ａ側に混入
したノイズにより１次巻線３ａが正電圧極性に電圧変動
したときにも、スイッチング半導体素子１５により１次
巻線３ａが短絡されてその変動が阻止される。

【００４８】そのため、電力用半導体素子１のオフ時
に、前記ＬＣ共振による１次巻線３ａの電圧変動を阻止
して電力用半導体素子１のゲート電圧の変動を防止し、
そのノイズマージンの減少を防止することができ、しか
も、１次巻線３ａ側に混入したノイズの影響を確実に排
除することができ、電力用半導体素子１の誤動作を防止
してインバータ電源等に組込んだときの誤動作に伴う破
損等を防止することができる。

【図面の簡単な説明】

【図１】本発明の絶縁ゲート型電力用半導体素子の駆動
回路の１実施例の結線図である。

【図２】図１の１次巻線の電圧変化の説明図である。

【図３】従来回路の結線図である。

【図４】図３の１次巻線の電圧変化の説明図である。

【符号の説明】

１ 絶縁ゲート型電力用半導体素子 ２ 直流電源端子 ３Ｂ トランス ３ａ １次巻線 ３ｄ ２次巻線 ４ 駆動制御用のスイッチング半導体素子 ５ スナバ回路用のダイオード １５ 短絡路用のスイッチング半導体素子 Ｓｉ 駆動制御信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森口 晴雄 大阪市東淀川区淡路２丁目14番３号 株 式会社三社電機製作所内 (72)発明者 狩野 国男 大阪市東淀川区淡路２丁目14番３号 株 式会社三社電機製作所内

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 直流電源端子にトランスの１次巻線と駆
   動用制御用のスイッチング半導体素子とを直列に接続
   し、 前記トランスの２次巻線側に設けた絶縁ゲート型電力用
   半導体素子の駆動制御信号により前記駆動制御用のスイ
   ッチング半導体素子をスイッチングして前記１次巻線の
   通電を制御し、 前記トランスの２次巻線出力により前記絶縁ゲート型電
   力用半導体素子のゲート電圧を制御して該電力用半導体
   素子をスイッチング駆動し、 かつ、前記１次巻線に並列に設けたスナバ回路用のダイ
   オードと抵抗との直列回路により、前記駆動制御用のス
   イッチング半導体素子がオンからオフに反転したときに
   前記１次巻線に誘起した逆電圧極性の電力を放電 する絶
   縁ゲート型電力用半導体素子の駆動回路において、前記１次巻線に並列に、 前記駆動制御信号により前記駆
   動制御用のスイッチング半導体素子と逆相でスイッチン
   グし，前記絶縁ゲート型電力用半導体素子のオフ時に正
   電圧極性に電圧変動した前記１次巻線を短絡する短絡路
   用のスイッチング半導体素子を設け、 前記絶縁ゲート型電力用半導体素子のオフ時、共振，混
   入ノイズによる前記１次巻線の電圧変動を阻止して前記
   ゲート電圧の変動を抑制するように したことを特徴とす
   る絶縁ゲート型電力用半導体素子の駆動回路。