JPH0633714Y2 - 絶縁ゲート型電力用半導体素子の高周波駆動回路 - Google Patents
絶縁ゲート型電力用半導体素子の高周波駆動回路Info
- Publication number
- JPH0633714Y2 JPH0633714Y2 JP1988153853U JP15385388U JPH0633714Y2 JP H0633714 Y2 JPH0633714 Y2 JP H0633714Y2 JP 1988153853 U JP1988153853 U JP 1988153853U JP 15385388 U JP15385388 U JP 15385388U JP H0633714 Y2 JPH0633714 Y2 JP H0633714Y2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- high frequency
- power semiconductor
- secondary winding
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、２値レベルに高周波変化する制御信号にもと
づき、パルストランスを用いて、制御信号から絶縁した
状態で絶縁ゲート型電力用半導体素子を高周波スイッチ
ング駆動する絶縁ゲート型電力用半導体素子の高周波駆
動回路に関する。
づき、パルストランスを用いて、制御信号から絶縁した
状態で絶縁ゲート型電力用半導体素子を高周波スイッチ
ング駆動する絶縁ゲート型電力用半導体素子の高周波駆
動回路に関する。
高周波インバータのスイッチング素子などに絶縁ゲート
型電力用半導体素子，たとえば電力用のMOS−FETを使用
し、該FETの高速のオン，オフによって電力制御などを
行う場合、小信号レベルの高周波の制御信号を、パルス
トランスを介してFETのゲートに供給し、駆動制御信号
とFETとを絶縁した状態でFETを高周波スイッチング駆動
する必要がある。
型電力用半導体素子，たとえば電力用のMOS−FETを使用
し、該FETの高速のオン，オフによって電力制御などを
行う場合、小信号レベルの高周波の制御信号を、パルス
トランスを介してFETのゲートに供給し、駆動制御信号
とFETとを絶縁した状態でFETを高周波スイッチング駆動
する必要がある。
そして、本出願人は実願昭63-101442号の出願「絶縁ゲ
ート型電力用半導体素子の高周波駆動回路」において、
第３図に示す高周波駆動回路を考案した。
ート型電力用半導体素子の高周波駆動回路」において、
第３図に示す高周波駆動回路を考案した。
同図において、１は制御信号の入力端子、２は直流電源
に接続された正電源端子、３は１次巻線３′の一端が電
源端子２に接続された絶縁用のパルストランス、４はゲ
ートが入力端子１に接続されたトランス３の駆動用の小
信号用のMOS−FETであり、ドレインが１次巻線３′の他
端に接続されるとともにソースがアースされている。５
は１次巻線３′の両端間に設けられたスナバ回路等のト
ランスリセット回路である。
に接続された正電源端子、３は１次巻線３′の一端が電
源端子２に接続された絶縁用のパルストランス、４はゲ
ートが入力端子１に接続されたトランス３の駆動用の小
信号用のMOS−FETであり、ドレインが１次巻線３′の他
端に接続されるとともにソースがアースされている。５
は１次巻線３′の両端間に設けられたスナバ回路等のト
ランスリセット回路である。
６はアノードがトランス３の２次巻線３″の一端に接続
された整流用のダイオード、７はアノードが２次巻線
３″の一端に接続された逆流防止用のダイオード、８は
絶縁ゲート型電力用半導体素子としての電力用のMOS−F
ETであり、ゲート電極ｇが結合用の抵抗９を介してダイ
オード６のカソードに接続されている。
された整流用のダイオード、７はアノードが２次巻線
３″の一端に接続された逆流防止用のダイオード、８は
絶縁ゲート型電力用半導体素子としての電力用のMOS−F
ETであり、ゲート電極ｇが結合用の抵抗９を介してダイ
オード６のカソードに接続されている。
10,11はFET8のゲート電極ｇと１対の入出力電極として
のドレイン電極d,ソース電極ｓそれぞれとの間の電極間
容量、12はエミッタ，ベースがダイオード6,7のカソー
ドそれぞれに接続された放電路用のPNP型トランジスタ
であり、コレクタが２次巻線３″の他端及びソース電極
ｓに接続されている。13はトランジスタ12のベース，コ
レクタ間に設けられたバイアス用の抵抗である。
のドレイン電極d,ソース電極ｓそれぞれとの間の電極間
容量、12はエミッタ，ベースがダイオード6,7のカソー
ドそれぞれに接続された放電路用のPNP型トランジスタ
であり、コレクタが２次巻線３″の他端及びソース電極
ｓに接続されている。13はトランジスタ12のベース，コ
レクタ間に設けられたバイアス用の抵抗である。
なお、ダイオード6,7は逆回復時間の極めて短いショッ
トキーバリアダイオード，通常の高速整流ダイオードそ
れぞれからなる。
トキーバリアダイオード，通常の高速整流ダイオードそ
れぞれからなる。
また、抵抗９の抵抗値は、容量10の充，放電を迅速に行
わせるため、小さな値に設定されている。
わせるため、小さな値に設定されている。
そして、オンレベル（ハイレベル），オフレベル（ロー
レベル）に高周波変化する入力端子１の制御信号にした
がってFET4がスイッチングする。
レベル）に高周波変化する入力端子１の制御信号にした
がってFET4がスイッチングする。
さらに、FET4のスイッチングに基づき、１次巻線３′に
電源端子２の電源が断続的に供給されてトランス３が高
周波駆動され、２次巻線３″に高周波の出力パルスが発
生する。
電源端子２の電源が断続的に供給されてトランス３が高
周波駆動され、２次巻線３″に高周波の出力パルスが発
生する。
そして、制御信号によりFET4がオンし、パルス出力によ
り２次巻線３″の一端が他端より高電位になると、ダイ
オード６がオンし、抵抗９を介したパルス出力の電流で
容量10が充電され、FET8がオンする。
り２次巻線３″の一端が他端より高電位になると、ダイ
オード６がオンし、抵抗９を介したパルス出力の電流で
容量10が充電され、FET8がオンする。
また、制御信号によりFET4がオフし、２次巻線３″のパ
ルス出力が遮断されると、２次巻線３″の電位極性が逆
転し、ダイオード６が直ちにオフする。
ルス出力が遮断されると、２次巻線３″の電位極性が逆
転し、ダイオード６が直ちにオフする。
このとき、容量10の充電電圧に基づくベース電流がトラ
ンジスタ12のエミッタ，ベース，抵抗13を流れてトラン
ジスタ12がオンし、このトランジスタ12のエミッタ，コ
レクタにより容量10の充電電荷の放電路が形成され、容
量10の充電電荷が迅速に放電されてFET8がターンオフす
る。
ンジスタ12のエミッタ，ベース，抵抗13を流れてトラン
ジスタ12がオンし、このトランジスタ12のエミッタ，コ
レクタにより容量10の充電電荷の放電路が形成され、容
量10の充電電荷が迅速に放電されてFET8がターンオフす
る。
以上の動作のくり返しにより、FET8が高周波駆動されて
高周波スイッチングする。
高周波スイッチングする。
なお、ダイオード６のターンオフが迅速に行われるた
め、FET4がオフしたときに、トランジスタ12が迅速にオ
ンして容量10の充電電荷がトランジスタ12のエミッタ，
コレクタを介して迅速に放電し、ターンオフの動作遅れ
なく、FET8が高周波駆動される。
め、FET4がオフしたときに、トランジスタ12が迅速にオ
ンして容量10の充電電荷がトランジスタ12のエミッタ，
コレクタを介して迅速に放電し、ターンオフの動作遅れ
なく、FET8が高周波駆動される。
前期第３図の高周波駆動回路の場合、FET4がオンしてFE
T8がオンするときに、２次巻線３″のリーケージインダ
クタンス，配線インダクタンス及び抵抗9,容量10のLCR
直列共振回路により、FET8のゲート電極ｇの電圧，すな
わちゲート電圧は、第４図（ａ）に示すように振動しな
がらパルス電圧に相当する電圧Ｅに収束する。
T8がオンするときに、２次巻線３″のリーケージインダ
クタンス，配線インダクタンス及び抵抗9,容量10のLCR
直列共振回路により、FET8のゲート電極ｇの電圧，すな
わちゲート電圧は、第４図（ａ）に示すように振動しな
がらパルス電圧に相当する電圧Ｅに収束する。
このとき、ゲート電圧の振動にしたがって容量10の充電
電圧が変化し、ゲート電圧のオーバーシュートで容量10
の充電電圧が電圧Ｅより大きくなると、その間、第４図
（ｂ）に示すベース電流がトランジスタ12を流れ、トラ
ンジスタ12がオンしてしまう。
電圧が変化し、ゲート電圧のオーバーシュートで容量10
の充電電圧が電圧Ｅより大きくなると、その間、第４図
（ｂ）に示すベース電流がトランジスタ12を流れ、トラ
ンジスタ12がオンしてしまう。
そして、トランジスタ12のオンにより容量10の充電電荷
が放電し、容量10の充，放電がくり返えされて容量10が
充電されるため、無駄な電力消費が生じ、電力損失が大
きくなり、しかも、トランス3,トランジスタ12等に容量
の大きなものが必要になり、小型化等が図れない問題点
がある。
が放電し、容量10の充，放電がくり返えされて容量10が
充電されるため、無駄な電力消費が生じ、電力損失が大
きくなり、しかも、トランス3,トランジスタ12等に容量
の大きなものが必要になり、小型化等が図れない問題点
がある。
なお、容量10の充電時の前記ゲート電圧の振動を抑制す
るため、抵抗９の抵抗値を大きくすると、FET8をターン
オフする際の容量10の放電時間が長くなり、FET8の高周
波駆動が行えなくなる。
るため、抵抗９の抵抗値を大きくすると、FET8をターン
オフする際の容量10の放電時間が長くなり、FET8の高周
波駆動が行えなくなる。
本考案は、絶縁ゲート型電力用半導体素子のターンオフ
時の電極間容量の放電に影響を与えることなく、しか
も、ターンオフが迅速に行えるようにして前記半導体素
子のオン時のゲート電極の電圧振動を防止するようにし
た絶縁ゲート型電力用半導体素子の高周波駆動回路を提
供することを目的とする。
時の電極間容量の放電に影響を与えることなく、しか
も、ターンオフが迅速に行えるようにして前記半導体素
子のオン時のゲート電極の電圧振動を防止するようにし
た絶縁ゲート型電力用半導体素子の高周波駆動回路を提
供することを目的とする。
前記目的を達成するための本考案の手段を、実施例に対
応する第１図を参照して説明する。
応する第１図を参照して説明する。
本考案の絶縁ゲート型電力用半導体素子の高周波駆動回
路は、第１図に示すように、２値レベルに高周波変化す
る制御信号によって駆動されるパルストランス３と、 一端が前記トランス３の２次巻線３″の一端に接続され
た充電振動抑制用の抵抗14と、 アノードが充電振動抑制用の抵抗14の他端に接続された
整流用のダイオード６と、 ゲート電極ｇが結合用の抵抗９を介して整流用のダイオ
ード６のカソードに接続され，ゲート電極ｇと２次巻線
３″の他端に接続された入出力電極との電極間容量10の
充，放電で高周波スイッチングする絶縁ゲート型電力用
半導体素子８と、 アノードが２次巻線３″の一端に接続された逆流防止用
のダイオード７と、 ベースが逆流防止用のダイオード７のカソードに接続さ
れ，エミッタ，コレクタが整流用のダイオード６のカソ
ード,2次巻線３″の他端それぞれに接続された放電路用
のPNP型トランジスタ12と、 このトランジスタ12のベース，コレクタ間に設けられた
バイアス用の抵抗13とを備え、抵抗14をゲート電極ｇの
電圧にオーバーシュートが発生せず、ゲート電極ｇの電
圧の立上りが鈍らない値に設定する。
路は、第１図に示すように、２値レベルに高周波変化す
る制御信号によって駆動されるパルストランス３と、 一端が前記トランス３の２次巻線３″の一端に接続され
た充電振動抑制用の抵抗14と、 アノードが充電振動抑制用の抵抗14の他端に接続された
整流用のダイオード６と、 ゲート電極ｇが結合用の抵抗９を介して整流用のダイオ
ード６のカソードに接続され，ゲート電極ｇと２次巻線
３″の他端に接続された入出力電極との電極間容量10の
充，放電で高周波スイッチングする絶縁ゲート型電力用
半導体素子８と、 アノードが２次巻線３″の一端に接続された逆流防止用
のダイオード７と、 ベースが逆流防止用のダイオード７のカソードに接続さ
れ，エミッタ，コレクタが整流用のダイオード６のカソ
ード,2次巻線３″の他端それぞれに接続された放電路用
のPNP型トランジスタ12と、 このトランジスタ12のベース，コレクタ間に設けられた
バイアス用の抵抗13とを備え、抵抗14をゲート電極ｇの
電圧にオーバーシュートが発生せず、ゲート電極ｇの電
圧の立上りが鈍らない値に設定する。
前記のように構成された本考案の絶縁ゲート型電力用半
導体素子の高周波駆動回路の場合、電力用半導体素子８
のオン時は、２次巻線３″のパルス出力の電流が抵抗1
4,ダイオード6,抵抗９を介して容量10に流れ、電力用半
導体素子のオフ時は、容量10の充電電荷にもとづくトラ
ンジスタ12のオンにより、容量10の充電電荷が抵抗9,ト
ランジスタ12のエミッタ，コレクタを介して放電する。
導体素子の高周波駆動回路の場合、電力用半導体素子８
のオン時は、２次巻線３″のパルス出力の電流が抵抗1
4,ダイオード6,抵抗９を介して容量10に流れ、電力用半
導体素子のオフ時は、容量10の充電電荷にもとづくトラ
ンジスタ12のオンにより、容量10の充電電荷が抵抗9,ト
ランジスタ12のエミッタ，コレクタを介して放電する。
したがって、電力用半導体素子８のオン時、容量10の充
電が２次巻線３″のリーケージインダクタンス，配線イ
ンダクタンス，抵抗9,容量10のLCR直列回路に抵抗14を
直列挿入して行われ、放電時定数を小さくするために抵
抗９の抵抗値を小さくしても、抵抗14によってゲート電
極ｇの電圧振動が防止され、トランジスタ12のオンによ
る電力消費が防止されかつ、ゲート電極ｇの電圧の立上
りが鈍らず、半導体素子８が迅速にターンオンする。
電が２次巻線３″のリーケージインダクタンス，配線イ
ンダクタンス，抵抗9,容量10のLCR直列回路に抵抗14を
直列挿入して行われ、放電時定数を小さくするために抵
抗９の抵抗値を小さくしても、抵抗14によってゲート電
極ｇの電圧振動が防止され、トランジスタ12のオンによ
る電力消費が防止されかつ、ゲート電極ｇの電圧の立上
りが鈍らず、半導体素子８が迅速にターンオンする。
しかも、電力用半導体素子のオフ時、容量10の放電が抵
抗14の影響を受けることなく、抵抗9,トランジスタ12を
介して迅速に行われる。
抗14の影響を受けることなく、抵抗9,トランジスタ12を
介して迅速に行われる。
１実施例について、第１図及び第２図を参照して説明す
る。
る。
第１図において、第３図と異なる点は、２次巻線３″の
一端とダイオード６のアノードとの間に充電振動抑制用
の抵抗14を設けた点である。
一端とダイオード６のアノードとの間に充電振動抑制用
の抵抗14を設けた点である。
そして、制御信号に基づくパルス出力により２次巻線
３″の一端が他端より高電位になると、ダイオード６が
オンしてダイオード6,抵抗14,抵抗９を介した電流が容
量10に流れ、容量10が充電されてFET8がオンする。
３″の一端が他端より高電位になると、ダイオード６が
オンしてダイオード6,抵抗14,抵抗９を介した電流が容
量10に流れ、容量10が充電されてFET8がオンする。
また、制御信号に基づくパルス出力の遮断により、２次
巻線３″の一端，他端の電位極性が反転すると、ダイオ
ード６が直ちにオフし、容量10の充電電荷でトランジス
タ12がターンオンし、容量10の充電電荷が抵抗9,トラン
ジスタ12のエミッタ，コレクタを介して放電し、FET8が
オフする。
巻線３″の一端，他端の電位極性が反転すると、ダイオ
ード６が直ちにオフし、容量10の充電電荷でトランジス
タ12がターンオンし、容量10の充電電荷が抵抗9,トラン
ジスタ12のエミッタ，コレクタを介して放電し、FET8が
オフする。
そして、FET8のオン時は、２次巻線３″のリーケージイ
ンダクタンス，配線インダクタンス，抵抗9,容量10及び
抵抗14がLCR直列共振回路を構成し、このとき、抵抗14
の抵抗値は、ゲート電極ｇの電圧が振動することなく第
２図の実線に示す急峻な立上りで変化するように、設定
されている。
ンダクタンス，配線インダクタンス，抵抗9,容量10及び
抵抗14がLCR直列共振回路を構成し、このとき、抵抗14
の抵抗値は、ゲート電極ｇの電圧が振動することなく第
２図の実線に示す急峻な立上りで変化するように、設定
されている。
そのため、ゲート電極ｇの電圧振動，すなわちゲート電
圧の振動が防止されてトランジスタ12にベース電流が流
れず、FET8のオン時のトランジスタ12のオンにもとづく
容量10の放電が防止されてFET8が迅速にターンオンす
る。
圧の振動が防止されてトランジスタ12にベース電流が流
れず、FET8のオン時のトランジスタ12のオンにもとづく
容量10の放電が防止されてFET8が迅速にターンオンす
る。
なお、第２図の１点鎖線，破線は抵抗14の抵抗値を、最
適値より小，大それぞれに設定したときを示し、抵抗14
の抵抗値を小さくすると、従来と同様、ゲート電圧にオ
ーバーシュートが生じてトランジスタ12がオンし、抵抗
14の抵抗値を大きくすると、ゲート電圧の立上りが鈍
り、FET8のターンオンが迅速に行えなくなる。
適値より小，大それぞれに設定したときを示し、抵抗14
の抵抗値を小さくすると、従来と同様、ゲート電圧にオ
ーバーシュートが生じてトランジスタ12がオンし、抵抗
14の抵抗値を大きくすると、ゲート電圧の立上りが鈍
り、FET8のターンオンが迅速に行えなくなる。
一方、FET8のオフ時は、容量10の充電電圧にもとづくト
ランジスタ12のオンにより、容量10の充電電荷が抵抗9,
トランジスタ12のエミッタ，コレクタを介して放電し、
このとき、充電電荷の放電が抵抗14の影響を受けないた
め、容量10が迅速に放電してFET8が迅速にターンオフす
る。
ランジスタ12のオンにより、容量10の充電電荷が抵抗9,
トランジスタ12のエミッタ，コレクタを介して放電し、
このとき、充電電荷の放電が抵抗14の影響を受けないた
め、容量10が迅速に放電してFET8が迅速にターンオフす
る。
そして、FET8のオン時、FET8のゲート電圧の振動にもと
づくトランジスタ12の無駄な電力消費が防止されるた
め、駆動回路の電力損失が大幅に低減される。
づくトランジスタ12の無駄な電力消費が防止されるた
め、駆動回路の電力損失が大幅に低減される。
ところで、前記実施例では、絶縁ゲート型電力用半導体
素子をFET8として説明したが、絶縁ゲート型電力用半導
体素子がIGBTなどのMOS−FET以外の種々の絶縁ゲート型
の素子であってもよいのは勿論である。
素子をFET8として説明したが、絶縁ゲート型電力用半導
体素子がIGBTなどのMOS−FET以外の種々の絶縁ゲート型
の素子であってもよいのは勿論である。
本考案は、以上説明したように構成されているため、以
下に記載する効果を奏する。
下に記載する効果を奏する。
制御信号に基づく２次巻線のパルス出力により、電極間
容量が充電されて絶縁ゲート型電力用半導体素子がオン
するときに、前記パルス出力の電流が充電振動抑制用の
抵抗を介して電極間容量に流れ、電極間容量が放電され
て絶縁ゲート型電力用半導体素子がオフするときに、電
極間容量の充電電荷が、充電振動抑制用の抵抗の影響を
受けることなく、結合用の抵抗，放電路用のPNP型トラ
ンジスタのエミッタ，コレクタを介して迅速に放電する
ため、充電振動抑制用の抵抗により、絶縁ゲート型電力
用半導体素子のオフ時に影響を与えることなく、しか
も、ターンオンが迅速に行えるようにして絶縁ゲート型
電力用半導体素子のオン時のゲート電極の電圧振動にも
とづくPNP型トランジスタのオンを防止し、電力損失を
従来より低減することができ、パルストランス,PNP型ト
ランジスタの容量等を小さくし、小型化，低価格化等を
図ることができる。
容量が充電されて絶縁ゲート型電力用半導体素子がオン
するときに、前記パルス出力の電流が充電振動抑制用の
抵抗を介して電極間容量に流れ、電極間容量が放電され
て絶縁ゲート型電力用半導体素子がオフするときに、電
極間容量の充電電荷が、充電振動抑制用の抵抗の影響を
受けることなく、結合用の抵抗，放電路用のPNP型トラ
ンジスタのエミッタ，コレクタを介して迅速に放電する
ため、充電振動抑制用の抵抗により、絶縁ゲート型電力
用半導体素子のオフ時に影響を与えることなく、しか
も、ターンオンが迅速に行えるようにして絶縁ゲート型
電力用半導体素子のオン時のゲート電極の電圧振動にも
とづくPNP型トランジスタのオンを防止し、電力損失を
従来より低減することができ、パルストランス,PNP型ト
ランジスタの容量等を小さくし、小型化，低価格化等を
図ることができる。
第１図は本考案の絶縁ゲート型電力用半導体素子の高周
波駆動回路の１実施例の結線図、第２図は第１図のゲー
ト電極の電圧波形図、第３図は従来回路の結線図、第４
図（ａ），（ｂ）は第３図のゲート電極の電圧,PNP型ト
ランジスタのベース電流の波形図である。 ３…パルストランス、３″…２次巻線、６…整流用のダ
イオード、７…逆流防止用のダイオード、８…電力用の
MOS−FET、９…結合用の抵抗、10…電極間容量、12…PN
P型トランジスタ、13…バイアス用の抵抗、14…充電振
動抑制用の抵抗、ｇ…ゲート電極、ｓ…ソース電極。
波駆動回路の１実施例の結線図、第２図は第１図のゲー
ト電極の電圧波形図、第３図は従来回路の結線図、第４
図（ａ），（ｂ）は第３図のゲート電極の電圧,PNP型ト
ランジスタのベース電流の波形図である。 ３…パルストランス、３″…２次巻線、６…整流用のダ
イオード、７…逆流防止用のダイオード、８…電力用の
MOS−FET、９…結合用の抵抗、10…電極間容量、12…PN
P型トランジスタ、13…バイアス用の抵抗、14…充電振
動抑制用の抵抗、ｇ…ゲート電極、ｓ…ソース電極。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−139421（ＪＰ，Ａ) 特開 平１−300617（ＪＰ，Ａ) 実開 昭62−185492（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】２値レベルに高周波変化する制御信号によ
って駆動されるパルストランスと、一端が前記トランス
の２次巻線の一端に接続された充電振動抑制用の抵抗
と、アノードが前記充電振動抑制用の抵抗の他端に接続
された整流用のダイオードと、 ゲート電極が結合用の抵抗を介して前記整流用のダイオ
ードのカソードに接続され，前記ゲート電極と前記２次
巻線の他端に接続された入出力電極との電極間容量の
充，放電で高周波スイッチングする絶縁ゲート型電力用
半導体素子と、 アノードが前記２次巻線の一端に接続された逆流防止用
のダイオードと、 ベースが前記逆流防止用のダイオードのカソードに接続
され，エミッタ，コレクタが前記整流用のダイオードの
カソード，前記２次巻線の他端それぞに接続された放電
路用のPNP型トランジスタと、 前記トランジスタのベース，コレクタ間に設けられたバ
イアス用の抵抗とを備え、 前記充電振動抑制用の抵抗を、前記ゲート電極の電圧に
オーバーシュートが発生せず、前記ゲート電極の電圧の
立上りが鈍らない値に設定した絶縁ゲート型電力用半導
体素子の高周波駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988153853U JPH0633714Y2 (ja) | 1988-11-25 | 1988-11-25 | 絶縁ゲート型電力用半導体素子の高周波駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988153853U JPH0633714Y2 (ja) | 1988-11-25 | 1988-11-25 | 絶縁ゲート型電力用半導体素子の高周波駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0273828U JPH0273828U (ja) | 1990-06-06 |
| JPH0633714Y2 true JPH0633714Y2 (ja) | 1994-08-31 |
Family
ID=31430060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988153853U Expired - Fee Related JPH0633714Y2 (ja) | 1988-11-25 | 1988-11-25 | 絶縁ゲート型電力用半導体素子の高周波駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0633714Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160148355A (ko) * | 2015-06-16 | 2016-12-26 | 주식회사 엘지화학 | 변압 릴레이 및 이를 이용한 배터리 전압 측정 시스템 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0522988Y2 (ja) * | 1986-05-19 | 1993-06-14 | ||
| JPS63139421A (ja) * | 1986-12-01 | 1988-06-11 | Fuji Electric Co Ltd | Ｍｏｓｆｅｔのゲ−ト駆動回路 |
| JPH01300617A (ja) * | 1988-05-30 | 1989-12-05 | Fuji Electric Co Ltd | ゲート駆動回路 |
-
1988
- 1988-11-25 JP JP1988153853U patent/JPH0633714Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0273828U (ja) | 1990-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5404059A (en) | Circuit for driving a voltage-controlled semiconductor switch | |
| JP3447471B2 (ja) | スイッチング電源、及びそのスイッチング電源を用いたサージ電圧吸収方法 | |
| JPH054849B2 (ja) | ||
| KR20010110658A (ko) | 동기 정류를 위한 클램핑 회로 및 방법 | |
| EP4036949A1 (en) | A hybrid dc circuit breaker | |
| EP0531941B1 (en) | Method and driver for power field-effect switches with refreshed power supply providing stable on/off switching | |
| JPH0633714Y2 (ja) | 絶縁ゲート型電力用半導体素子の高周波駆動回路 | |
| CN216016708U (zh) | 智能功率模块驱动电路、智能功率模块及家电设备 | |
| JP4730498B2 (ja) | スイッチング電源装置 | |
| JP3118424B2 (ja) | 自励式スイッチング電源 | |
| KR20010039729A (ko) | 회로 장치 | |
| JP2651971B2 (ja) | 絶縁ゲート型電力用半導体素子の駆動回路 | |
| JPH07245946A (ja) | 半導体スイッチ回路 | |
| JPH05244765A (ja) | 絶縁ゲート型電力用半導体素子の駆動回路 | |
| JPH07111446A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JPH0467373B2 (ja) | ||
| US11770121B2 (en) | Power switch device driver with energy recovering and the method thereof | |
| JPH06261535A (ja) | ドライブ回路 | |
| JPH0653796A (ja) | スイッチング素子の駆動回路 | |
| JPH04588Y2 (ja) | ||
| JP3373194B2 (ja) | スイッチング電源装置 | |
| JPH0246117Y2 (ja) | ||
| JPS6349099Y2 (ja) | ||
| JPH0363312B2 (ja) | ||
| CN113258781A (zh) | 一种反激变换器同步整流驱动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |