JP5423307B2

JP5423307B2 - 電圧制御型トランジスタのゲートドライブ回路

Info

Publication number: JP5423307B2
Application number: JP2009240378A
Authority: JP
Inventors: セルゲイモイセエフ
Original assignee: Toyota Industries Corp
Current assignee: Toyota Industries Corp
Priority date: 2009-10-19
Filing date: 2009-10-19
Publication date: 2014-02-19
Anticipated expiration: 2029-10-19
Also published as: JP2011087235A

Description

本発明は、電圧制御型トランジスタのゲートドライブ回路に係り、詳しくは駆動信号を伝達する経路を電気的に絶縁する絶縁型ゲートドライブ回路に関する。

電圧制御型トランジスタのゲートドライブ回路として絶縁型ゲートドライブ回路が用いられている。絶縁型ゲートドライブ回路としてパルストランスを用いたものがある（特許文献１，２等）。

特許文献１においては、パルストランスの一次巻線とスイッチング素子と電圧源とを直列に接続し、スイッチング素子の開閉によりパルストランスの二次巻線に生じるパルス電圧で電界効果型トランジスタを駆動する。そして、前記スイッチング素子のターンオフ時に、パルストランスの第３の巻線に誘起される逆誘起電圧でコンデンサを充電するとともに、スイッチング素子のターンオフ時の電界効果型トランジスタのゲート・ソース間の逆バイアスエネルギーとして使用している。

また、特許文献２には、例えば、図８に示すようなドライブ回路が提案されている。ドライブ回路は、パルストランス６０の一次巻線６１にスイッチング素子６２が接続され、二次巻線６３の第１端子６３ａがダイオード６４を介して電圧制御型トランジスタ（ＦＥＴ）６５のゲートに接続されている。ダイオード６４のカソードにｐｎｐ型のトランジスタ６６のエミッタが接続され、コレクタはコンデンサ６７とダイオード６８の並列回路を介して二次巻線６３の第２端子６３ｂに接続されている。トランジスタ６６のベースは第１端子６３ａに接続されるとともに、抵抗６９及びダイオード７０を介して二次巻線６３のタップ６３ｃに接続されている。また、トランジスタ６６のコレクタは抵抗６９とダイオード７０の接続点にも接続されている。そして、スイッチング素子６２のオン時にパルストランス６０のコアに蓄積された磁気エネルギーにより、スイッチング素子６２のターンオフ時にコンデンサ６７を充電し、そのコンデンサ６７の電圧でターンオフ時に電圧制御型トランジスタ６５のゲート・ソース間に逆バイアス電圧を与えている。

特開昭６３−６７０１４号公報特開２００５−１３６９４２号公報

ところが、パルストランスの一次巻線に接続されたスイッチング素子のターンオフ時にパルストランスの二次巻線に発生する逆起電力でコンデンサを充電すると、充電電圧が安定せず、特にデューティ比が変わるとコンデンサの充電電圧が変わってしまう。

本発明は、このような背景の下になされたものであり、その目的は、安定した電圧で逆バイアス用のコンデンサを充電し、電圧制御型トランジスタを安定して高速でターンオフすることができる電圧制御型トランジスタのゲートドライブ回路を提供することにある。

前記の目的を達成するため、請求項１に記載の発明は、パルストランスの一次巻線に直列に接続されたスイッチング素子のスイッチングにより前記パルストランスの二次巻線に発生するパルス電圧を電圧制御型トランジスタのゲートに印加する電圧制御型トランジスタのゲートドライブ回路である。そして、前記一次巻線と前記スイッチング素子との間にアノードが前記一次巻線側となるように接続された第１のダイオードと、前記二次巻線の一端である第１端子と前記電圧制御型トランジスタのゲートとの間に、前記第１端子側から第１の抵抗、第２のダイオード及び第３のダイオードの順に直列に接続された直列回路とを備えている。また、エミッタ又はソースが前記第３のダイオードのカソードに接続され、コレクタ又はドレインが前記二次巻線の他端である第２端子に第２の抵抗を介して接続され、ベース又はゲートが第３の抵抗を介して前記第２端子に接続され、かつベース又はゲートが前記第３のダイオードのアノードにも接続されたゲート放電用トランジスタと、前記二次巻線のタップと前記電圧制御型トランジスタのソース又はエミッタ間にアノードが前記タップ側となるように接続された第４のダイオードと、前記第４のダイオードのカソードと前記第２端子との間に接続されたコンデンサとを備えている。

ここで、「電圧制御型（電圧駆動型）トランジスタ」とは、ＭＯＳトランジスタやＩＧＢＴ（絶縁ゲートバイポーラ型トランジスタ）のように制御端子に電圧を印加して駆動制御を行うトランジスタを意味する。また、「ゲート放電用トランジスタ」とは、電圧制御型トランジスタのゲートに接続されて、オン状態において電圧制御型トランジスタのゲート・ソース間の静電容量の充電電荷を放電するように作用するトランジスタを意味し、例えば、ｐチャネルＭＯＳトランジスタや、ｐｎｐバイポーラトランジスタが挙げられる。

この発明では、パルストランスの１次側に設けられたスイッチング素子のオンにより一次巻線に電圧が印加されると二次巻線に電圧が発生し、その電圧が電圧制御型トランジスタのゲートに印加されて電圧制御型トランジスタがオン状態になる。一方、その電圧はゲート放電用トランジスタのベース又はゲートにも印加されてゲート放電用トランジスタはオフ状態になる。また、二次巻線に発生した電圧が第４のダイオードを介してコンデンサを充電し、コンデンサには電圧制御型トランジスタのゲート・ソース間又はゲート・コレクタ間に逆バイアス電圧を与えることが可能な状態に充電される。

一方、スイッチング素子のオフにより一次巻線に電圧が印加されなくなると、ゲート放電用トランジスタがオンになる。このとき、第２のダイオードの寄生容量が充電される間、二次巻線に発生する逆電圧により二次巻線の第２端子から第３の抵抗、第２のダイオード、第１の抵抗を介して第１端子へ電流が流れ、ゲート放電用トランジスタのオンの高速化が図られる。そして、スイッチング素子のオンの時にコンデンサに充電された充電電圧が、ゲート放電用トランジスタのオンに伴って電圧制御型トランジスタのゲート・ソース間又はゲート・エミッタ間に逆バイアスを与える状態になる。したがって、電圧制御型トランジスタが高速にターンオフする。

また、一次巻線とスイッチング素子との間にアノードが一次巻線側となるように第１のダイオードが接続されているため、パルストランスの一次巻線に電流が双方向に流れることが抑制され、パルストランスに電圧振動が発生するのを抑制することができる。

請求項２に記載の発明は、パルストランスの一次巻線に直列に接続されたスイッチング素子のスイッチングにより前記パルストランスの二次巻線に発生するパルス電圧を電圧制御型トランジスタのゲートに印加する電圧制御型トランジスタのゲートドライブ回路である。そして、前記一次巻線と前記スイッチング素子との間にアノードが前記一次巻線側となるように接続された第１のダイオードと、前記二次巻線の一端である第１端子と前記電圧制御型トランジスタのゲートとの間に、前記第１端子側から第２のダイオード及び第３のダイオードの順に直列に接続された直列回路と、前記第３のダイオードのカソードと前記電圧制御型トランジスタのゲートとの間に接続され、直列に接続された複数の抵抗と、その一部の抵抗と並列に、かつカソードが前記第３のダイオード側となるように接続された第５のダイオードとからなるターンオン・ターンオフスピード調整回路とを備えている。また、エミッタ又はソースが前記第３のダイオードのカソードに接続され、コレクタ又はドレインが前記二次巻線の他端である第２端子に接続され、ベース又はゲートが第３の抵抗を介して前記第２端子に接続され、かつベース又はゲートが前記第３のダイオードのアノードにも接続されたゲート放電用トランジスタと、前記二次巻線のタップと前記電圧制御型トランジスタのソース又はエミッタ間にアノードが前記タップ側となるように接続された第４のダイオードと、前記第４のダイオードのカソードと前記第２端子との間に接続されたコンデンサとを備えている。

この発明では、基本的な動作は請求項１に記載の発明と同じであるため、安定した電圧で逆バイアス用のコンデンサを充電し、電圧制御型トランジスタを安定して高速でターンオフすることができるとともに、パルストランスに電圧振動が発生するのを抑制することができる。また、この発明では、第１の抵抗及び第２の抵抗が存在せず、そのかわりにターンオン・ターンオフスピード調整回路が設けられている。請求項１の発明では、第１の抵抗の値によりターンオンスピードが目的の値に調整され、第２の抵抗の値によりターンオフスピードが目的の値に調整される。そして、目的や駆動すべき電圧制御型トランジスタの定格に対応して適切な抵抗値の第１の抵抗及び第２の抵抗を使用する必要があるため、二次巻線の第１端子及び第２端子間に接続される回路全体を駆動すべき電圧制御型トランジスタに合わせたものにする必要がある。しかし、この発明では、ターンオン・ターンオフスピード調整回路のみを変更することにより、目的や駆動すべき電圧制御型トランジスタの定格に対応した適切なゲートドライブ回路を製造することができる。また、ゲートドライブ回路が複数の電圧制御型トランジスタを駆動する構成とする場合、各電圧制御型トランジスタに適した複数のターンオン・ターンオフスピード調整回路を第３のダイオードのカソードとゲート放電用トランジスタ４０のエミッタ又はソースとの接続点に並列に接続することで、簡単に対応することができる。

請求項３に記載の発明は、請求項１又は請求項２に記載の発明において、前記パルストランスの一次側にＲＣスナバ回路が設けられている。したがって、この発明では、スイッチング素子がターンオフされた際に一次側回路に生じるサージ電圧がＲＣスナバ回路によって低減され、スイッチング素子の損傷が防止される。

本発明によれば、安定した電圧で逆バイアス用のコンデンサを充電し、電圧制御型トランジスタを安定して高速でターンオフすることができる。

第１の実施形態におけるゲートドライブ回路の回路図。スイッチング素子のオン時のゲートドライブ回路の動作説明図。スイッチング素子のターンオフ時のゲートドライブ回路の動作説明図。スイッチング素子のオフ時のゲートドライブ回路の動作説明図。第２の実施形態におけるゲートドライブ回路の回路図。ターンオン・ターンオフスピード調整回路に流れる電流の状態を示す説明図。ゲートドライブ回路で複数の電圧制御型トランジスタを駆動する場合の構成を示す部分回路図。従来技術のゲートドライブ回路の回路図。

（第１の実施形態）
以下、本発明を具体化した第１の実施形態を図１〜図４にしたがって説明する。
図１に示すように、ゲートドライブ回路はパルストランス１０を備え、パルストランス１０は一次巻線１１と二次巻線１２とを有している。また、ゲートドライブ回路はパルストランス１０の一次巻線１１に電圧を印加する１次側回路と、二次巻線１２に発生した電圧を電圧制御型トランジスタ５０のゲートに印加する２次側回路とを有している。電圧制御型トランジスタ５０としてｎチャネルタイプのパワーＭＯＳトランジスタが使用されている。

パルストランス１０の一次巻線１１は一端が第１端子１１ａ、他端が第２端子１１ｂであり、第１端子１１ａと第２端子１１ｂとの間にはタップ１１ｃが設けられている。一次巻線１１のタップ１１ｃは直流電源１３の正極端子に接続され、直流電源１３の負極端子は接地されている。一次巻線１１の第２端子１１ｂは第１のダイオード１４を介してスイッチング素子１５に接続されている。スイッチング素子１５としてＭＯＳトランジスタが使用され、ＭＯＳトランジスタはドレインが第１のダイオード１４のカソードに接続され、ソースが接地されている。スイッチング素子１５は図示しない制御回路からの制御信号によってオン・オフ制御（スイッチング制御）される。そして、スイッチング素子１５のスイッチングによりパルストランス１０の二次巻線１２に発生するパルス電圧が電圧制御型トランジスタ５０のゲートに印加される。

一次巻線１１のタップ１１ｃとスイッチング素子１５のドレインとの間にはコンデンサＣと抵抗ＲとからなるＲＣスナバ回路１６が接続されている。また、一次巻線１１の第１端子１１ａはダイオード１７のカソードに接続され、ダイオード１７のアノードが接地されている。即ち、この実施形態では、パルストランス１０の一次巻線１１はタップ１１ｃと第２端子１１ｂとの間の部分の巻線にスイッチング素子１５のオン時に直流電源１３から電流が供給され、オフ時には直流電源１３から電流供給が停止され、また、一次巻線１１のタップ１１ｃと第１端子１１ａとの間の部分の巻線は、リセット巻線として機能するようになっている。

パルストランス１０の二次巻線１２は一端が第１端子１２ａ、他端が第２端子１２ｂであり、第１端子１２ａと第２端子１２ｂとの間にはタップ１２ｃが設けられている。二次巻線１２の第１端子１２ａと電圧制御型トランジスタ５０のゲートとの間に、第１端子１２ａ側から第１の抵抗１８、第２のダイオード１９及び第３のダイオード２０の順に直列に接続された直列回路２１と、抵抗２２とが直列に接続されている。第２のダイオード１９はアノードが第１の抵抗１８に、カソードが第３のダイオード２０のアノードにそれぞれ接続され、第３のダイオード２０のカソードが抵抗２２に接続されている。

ゲート放電用トランジスタ４０にはｐｎｐバイポーラトランジスタが使用され、そのエミッタが第３のダイオード２０のカソードに接続され、コレクタが二次巻線１２の第２端子に１２ｂに第２の抵抗２３を介して接続されている。ゲート放電用トランジスタ４０のベースは第３の抵抗２４を介して第２端子１２ｂに接続され、かつ第３のダイオード２０のアノードにも接続されている。

二次巻線１２のタップ１２ｃと電圧制御型トランジスタ５０のソース間にはアノードがタップ１２ｃ側となるように第４のダイオード２５が接続され、第４のダイオード２５のカソードと第２端子１２ｂとの間にコンデンサ２６が接続されている。

次に前記のように構成されたゲートドライブ回路の作用を説明する。
まず、スイッチング素子１５のオン時の動作について述べる。
スイッチング素子１５としてのＭＯＳトランジスタがオンすると、図２において符号Ａ１で示すように、パルストランス１０の一次巻線１１のタップ１１ｃと第２端子１１ｂとの間の巻線が通電され、パルストランス１０の二次巻線１２に電圧（誘導起電力）が発生する。すると、図２において符号Ａ２で示すように、パルストランス１０の二次巻線１２の第１端子１２ａ→抵抗１８→第２のダイオード１９→第３のダイオード２０を経て抵抗２２に電流が流れ、電圧制御型トランジスタ５０のゲートに電圧が印加される。これにより電圧制御型トランジスタ５０がオンする。このときゲート放電用トランジスタ４０のベース・エミッタ間は第３のダイオード２０の順電圧によって逆バイアスされ、ゲート放電用トランジスタ４０はオフ状態である。

一方、図２において符号Ａ３で示すように、コンデンサ２６の両端間において二次巻線１２のタップ１２ｃ→第４のダイオード２５→コンデンサ２６→パルストランス１０の二次巻線１２の第２端子１２ｂに至る経路で電流が流れ、コンデンサ２６が充電される。

このようにして、１次側回路により一次巻線１１に印加された電圧によって二次巻線１２に発生する電圧が直列回路２１及び抵抗２２を介して電圧制御型トランジスタ５０のゲートに印加されるとともに、第４のダイオード２５を介してコンデンサ２６が充電される。

次に、スイッチング素子１５のターンオフ時の動作について述べる。
スイッチング素子１５がオンからオフに切り換わると、パルストランス１０の二次巻線１２に逆起電力（逆電圧）が発生し、二次巻線１２の第１端子１２ａがタップ１２ｃに対して負極性、第２端子１２ｂがタップ１２ｃに対して正極性になる。すると、図３において符号Ａ１０で示すように、パルストランス１０の二次巻線１２の第２端子１２ｂ→第３の抵抗２４→第２のダイオード１９の寄生容量→第１の抵抗１８→二次巻線１２の第１端子１２ａに到る経路で電流が流れる。詳しくは、パルストランス１０の逆起電力（逆電圧）により第２のダイオード１９の寄生容量を充電する間、Ａ１０の経路で電流が流れる。ここで、第３の抵抗２４の両端間に電位差が生じ、ゲート放電用トランジスタ４０のエミッタ・ベース間の電圧が大きくなる。すると、図３において符号Ａ１１で示すように電圧制御型トランジスタ５０のゲートから抵抗２２→ゲート放電用トランジスタ４０のエミッタ・ベース間→第２のダイオード１９の寄生容量→第１の抵抗１８→二次巻線１２の第１端子１２ａに到る経路にて電流が流れる（ゲート放電用トランジスタ４０のベース電流が流れる）。

これにより、ゲート放電用トランジスタ４０がオンして、図３において符号Ａ１２で示すように、電圧制御型トランジスタ５０のゲートから抵抗２２→ゲート放電用トランジスタ４０のエミッタ・コレクタ間→第２の抵抗２３→コンデンサ２６→電圧制御型トランジスタ５０のソースに到る電流経路が形成される。この電流経路が形成されることにより、電圧制御型トランジスタ５０のゲート・ソース間はコンデンサ２６の電圧で逆バイアスされ、電圧制御型トランジスタ５０のゲート・ソース間静電容量の電荷が急速に放電され、電圧制御型トランジスタ５０が高速にターンオフする。

次に、スイッチング素子１５のオフ時の動作について述べる。
第２のダイオード１９の寄生容量が充電されて第２のダイオード１９を経て第１端子１２ａに向かう電流経路が遮断されると、図４において符号Ａ２０で示すように、電圧制御型トランジスタ５０のゲートから、抵抗２２→ゲート放電用トランジスタ４０のエミッタ・ベース間→第３の抵抗２４→コンデンサ２６に到る経路にて電流が流れる。これによりゲート放電用トランジスタ４０がオン状態を維持する。よって、図４において符号Ａ１２で示す電流経路、即ち、電圧制御型トランジスタ５０のゲートから抵抗２２→ゲート放電用トランジスタ４０のエミッタ・コレクタ間→コンデンサ２６→電圧制御型トランジスタ５０のソースに到る経路で電流が流れることにより、電圧制御型トランジスタ５０のゲートに負バイアス電圧が印加された状態に維持される。

従来技術（特許文献１，２）では、ターンオフ時のパルストランスの二次巻線に発生する逆起電力でコンデンサを充電するため、電圧が安定せず、特にデューティ比が変わるとコンデンサの電圧が変わってしまう。これに対し、本実施形態では、スイッチング素子１５のオン時にコンデンサ２６を充電するので、コンデンサ電圧はタップ１２ｃと第１端子１２ａの間の巻数とタップ１２ｃと第２端子１２ｂの間の巻数の比（巻数比）で決定され、安定した電圧で充電された充電電圧を電圧制御型トランジスタ５０のターンオフ時に電圧制御型トランジスタ５０のゲート・ソース間に逆バイアス電圧を適切な大きさで印加することができる。

また、パルストランス１０の一次巻線１１とスイッチング素子１５との間にアノードが一次巻線１１側となるように第１のダイオード１４が接続されているため、スイッチング素子１５のオフ時、即ち電圧制御型トランジスタ５０のオフ時にパルストランス１０の一次巻線１１の第２端子１１ｂからタップ１１ｃへ向かって電流が流れることが防止される。その結果、電圧制御型トランジスタ５０のオフ時に、パルストランス１０の二次巻線１２に電圧制御型トランジスタ５０をオンさせる方向に電流が流れることが防止され、電圧制御型トランジスタ５０のオフ時の誤点弧を防止することができる。また、パルストランス１０に電圧振動が発生するのを抑制することができる。

スイッチング素子１５がオフになってもパルストランス１０のコアには磁束（磁気エネルギー）が残留する。コアの磁束の残留を放置すると、スイッチング素子１５のスイッチングに伴い磁束が次第に増加してやがて磁気飽和状態となって、スイッチング素子１５に過電流が流れる状態になる。この実施形態では、一次巻線１１の第１端子１１ａはダイオード１７のカソードに接続され、ダイオード１７のアノードが接地されているため、スイッチング素子１５のターンオフ時に、一次巻線１１のタップ１１ｃと第１端子１１ａとの間の部分の巻線（即ちリセット巻線）に誘起される電圧（リセット電圧）が直流電源１３の電圧でクランプされる。そして、パルストランス１０の磁束がリセットされるため、パルストランス１０のコアは磁気飽和状態になることが防止される。

また、この実施の形態では従来技術と比べてトランスの大きさを小さくすることができるメリットもある。
この実施形態によれば、以下に示す効果を得ることができる。

（１）ゲートドライブ回路は、パルストランス１０の一次巻線１１と直列に接続されたスイッチング素子１５のスイッチングによりパルストランス１０の二次巻線１２に発生するパルス電圧を電圧制御型トランジスタ５０のゲートに印加する。二次巻線１２の第１端子１２ａと電圧制御型トランジスタ５０のゲートとの間に、第１端子１２ａ側から第１の抵抗１８、第２のダイオード１９及び第３のダイオード２０の順に直列に接続された直列回路２１を備えている。ゲート放電用トランジスタ４０は、エミッタが第３のダイオード２０のカソードに接続され、コレクタが二次巻線１２の第２端子１２ｂに第２の抵抗２３を介して接続され、ベースが第３の抵抗２４を介して第２端子１２ｂに接続され、かつベースが第３のダイオード２０のアノードにも接続されている。また、二次巻線１２のタップ１２ｃと電圧制御型トランジスタ５０のソース間にアノードがタップ１２ｃ側となるように接続された第４のダイオード２５と、第４のダイオード２５のカソードと第２端子１２ｂとの間に接続されたコンデンサ２６とを備えている。したがって、スイッチング素子１５のオン時にコンデンサ２６は電圧制御型トランジスタ５０のゲート・ソース間に逆バイアス電圧を与えることが可能な状態に、安定した電圧で充電される。そして、スイッチング素子１５のオフ時にゲート放電用トランジスタ４０がオンになって電圧制御型トランジスタ５０のゲート・ソース間の静電容量の電荷がゲート放電用トランジスタ４０を介して高速に放電される。また、コンデンサ２６の充電電圧がゲート放電用トランジスタ４０のオンに伴って電圧制御型トランジスタ５０のゲート・ソース間に逆バイアスを与える状態になり、電圧制御型トランジスタ５０がより高速にターンオフする。

（２）パルストランス１０の一次巻線１１とスイッチング素子１５との間にアノードが一次巻線１１側となるように第１のダイオード１４が接続されている。したがって、電圧制御型トランジスタ５０のオフ時の誤点弧を防止することができる。また、パルストランス１０に電圧振動が発生するのを抑制することができる。

（３）パルストランス１０の一次巻線１１にはタップ１１ｃが設けられ、タップ１１ｃは直流電源１３の正極端子に接続され、一次巻線１１の第１端子１１ａはカソードがタップ１１ｃ側となるように接続されたダイオード１７を介して接地され、一次巻線１１の第１端子１１ａとタップ１１ｃとの間の部分がリセット巻線として機能する。したがって、スイッチング素子１５のターンオフ時に、一次巻線１１のタップ１１ｃと第１端子１１ａとの間の部分の巻線に誘起されるリセット電圧により、パルストランス１０の磁束がリセットされるため、パルストランス１０のコアが磁気飽和状態となるのを防止することができる。

（４）パルストランス１０の一次側にＲＣスナバ回路１６が設けられている。したがって、スイッチング素子１５がターンオフされた際に一次側回路に生じるサージ電圧（スパイク状の高電圧）がＲＣスナバ回路１６によって抑制され、スイッチング素子１５の損傷が防止される。また、サージ電圧に起因する電磁ノイズによる他の電子機器への悪影響も防止できる。

（第２の実施形態）
次に第２の実施形態を図５〜図７にしたがって説明する。この実施形態は、二次巻線１２の第１端子１２ａと電圧制御型トランジスタ５０のゲートとの間に接続される回路の構成が第１の実施形態と異なっている。また、第１の実施形態においてゲート放電用トランジスタ４０のコレクタと二次巻線１２の第２端子１２ｂとの間に接続された第２の抵抗２３が省略されている。その他の構成は第１の実施形態と同様であるため同様の部分は同一符号を付して詳しい説明を省略する。

二次巻線１２の第１端子１２ａには第２のダイオード１９のアノードが接続され、第２のダイオード１９のカソードには第３のダイオード２０のアノードが接続されている。第３のダイオード２０のカソードと電圧制御型トランジスタ５０のゲートとの間には、ターンオン・ターンオフスピード調整回路２７が接続されている。ターンオン・ターンオフスピード調整回路２７は直列に接続された複数の抵抗２８，２９と、抵抗２８と並列に、かつカソードが第３のダイオード２０側となるように接続された第５のダイオード３０とからなる。第１の実施形態において第３のダイオード２０と電圧制御型トランジスタ５０のゲートとの間に設けられた抵抗２２が省略されている。

ゲート放電用トランジスタ４０のコレクタは第２の抵抗２３を介さずに直接二次巻線１２の第２端子１２ｂに接続されている。
この実施形態ではスイッチング素子１５のオン。オフに伴うパルストランス１０の一次側の作用は第１の実施形態の場合と同じである。また、スイッチング素子１５のオン時に、二次巻線１２の第１端子１２ａから電圧制御型トランジスタ５０のゲートに至る経路（図６に矢印Ａ３１で示す）を流れる電流が受ける抵抗は、第２及び第３のダイオード１９，２０の順方向電圧を無視すれば、ターンオン・ターンオフスピード調整回路２７の両抵抗２８，抵抗２９の抵抗値の和になる。一方、スイッチング素子１５のオフ時に、電圧制御型トランジスタ５０のゲートからターンオン・ターンオフスピード調整回路２７、ゲート放電用トランジスタ４０のエミッタ・コレクタ間、コンデンサ２６を経て流れる電流は、図６に矢印Ａ３２で示すように、ターンオン・ターンオフスピード調整回路２７の抵抗２８を通らずに流れる。したがって、スイッチング素子１５のオン時には抵抗２８及び抵抗２９が第１の実施形態における第１の抵抗１８及び抵抗２２の役割を果たし、スイッチング素子１５のオフ時には抵抗２９が第１の実施形態における抵抗２２及び第２の抵抗２３の役割を果たす。

抵抗２８の抵抗値を第１の抵抗１８の抵抗値から第２の抵抗２３の抵抗値を差し引いた値に設定し、抵抗２９の抵抗値を抵抗２２の抵抗値及び第２の抵抗２３の抵抗値の和に設定すれば、第１端子１２ａと電圧制御型トランジスタ５０のゲート間の抵抗値が第１の実施形態と同じになる。また、電圧制御型トランジスタ５０のゲートからゲート放電用トランジスタ４０のエミッタ・コレクタ間を経て電圧制御型トランジスタ５０のソースに至る間の抵抗値も第１の実施形態と同様になる。

この第２の実施形態によれば、第１の実施形態の（１）〜（４）と同様の効果に加えて以下の効果を得ることができる。
（５）第１の実施形態のゲートドライブ回路では、駆動すべき電圧制御型トランジスタ５０の定格に対応して適正な抵抗値の第１の抵抗１８及び第２の抵抗２３を使用する必要があるため、二次巻線１２の第１端子１２ａ及び第２端子１２ｂ間に接続される回路全体を駆動すべき電圧制御型トランジスタ５０に合わせたものにする必要がある。しかし、この実施形態では、ターンオン・ターンオフスピード調整回路２７のみを変更することにより、駆動すべき電圧制御型トランジスタ５０の定格に対応した適切なゲートドライブ回路を製造することができ、多品種少量生産に対応し易い。しかし、第１の実施形態は第５のダイオード３０を必要としないため、部品点数が少なくてすみ、同じゲートドライブ回路を多数製造する場合は、第１の実施形態の構成の方がコスト的に好ましい。

（６）ゲートドライブ回路が複数の電圧制御型トランジスタ５０を駆動可能な構成とする場合、第２の実施形態では図７に示すように、各電圧制御型トランジスタ５０への出力端子毎にターンオン・ターンオフスピード調整回路２７を接続することで、簡単に対応することができる。しかし、第１の実施形態の構成では、第１の抵抗１８及び第２の抵抗２３を各電圧制御型トランジスタ５０に適したものにする必要があり、二次巻線１２の第１端子１２ａ及び第２端子１２ｂに接続される回路構成全体を変更する必要があるため対応が難しい。

なお、実施形態は前記両実施形態に限定されるものではなく、例えば、次のように構成してもよい。
○ 電圧制御型トランジスタ５０としてｎチャネルタイプのＭＯＳトランジスタを用いたが、ＭＯＳトランジスタに代えてｎチャネルタイプのＩＧＢＴを用いてもよい。電圧制御型トランジスタ５０にＩＧＢＴを使用する場合は、第４のダイオード２５はアノードがタップ１２ｃ側となる状態で、二次巻線１２のタップ１２ｃと電圧制御型トランジスタ５０のエミッタ間に接続される。

○ ゲート放電用トランジスタ４０としてｐｎｐバイポーラトランジスタを用いたが、これに代えてｐチャネルタイプのＭＯＳトランジスタを用いてもよい。この場合、ゲート放電用トランジスタ４０はソースが第３のダイオード２０のカソードに接続され、ドレインが二次巻線１２の第２端子１２ｂに第２の抵抗２３を介して接続され、ゲートが第３の抵抗２４を介して第２端子１２ｂに接続され、かつゲートが第３のダイオード２０のアノードにも接続される。

○ パルストランス１０の一次側回路に設けられたＲＣスナバ回路１６を省略したり、ダイオード１７を省略するとともに一次巻線１１のタップ１１ｃをなくして第１端子１１ａを直流電源１３の正極端子に接続してリセット巻線をなくしたりしてもよい。

○ 第１の実施形態において抵抗２２を省略してもよい。
○ パルストランス１０の一次巻線１１のタップ１１ｃを直流電源１３の正極端子に接続し、一次巻線１１の第１端子１１ａをダイオード１７を介して接地する構成に加えて、直流電源１３に対してコンデンサを並列に接続してパルストランス１０のリセット回路を構成もよい。この場合、スイッチング素子１５のオン期間にパルストランス１０に励磁されたエネルギーが、スイッチング素子１５のオフ期間にコンデンサに帰還される。

○ ＲＣスナバ回路１６を構成する抵抗Ｒと並列にダイオードをそのカソードがコンデンサＣ側となるように接続してもよい。この場合、サージ電圧がコンデンサＣに吸収され易い。

○ ターンオン・ターンオフスピード調整回路２７は第５のダイオード３０を抵抗２９と並列に接続してもよい。また、ターンオン・ターンオフスピード調整回路２７を構成する抵抗は複数あればよく、２個に限らず３個以上としてもよい。

以下の技術的思想（発明）は前記実施形態から把握できる。
（１）請求項１〜請求項３のいずれか１項に記載の発明において、前記パルストランスの一次側にはリセット巻線と、前記スイッチング素子のターンオフ時にリセット巻線に発生する誘起電圧を直流電源の電圧でクランプするためのダイオードとが設けられている。

（２）請求項２に記載の発明において、前記ゲート放電用トランジスタのエミッタ又はソースに前記ターンオン・ターンオフスピード調整回路が複数並列に接続され、各ターンオン・ターンオフスピード調整回路に前記電圧制御型トランジスタが接続されている。

１０…パルストランス、１１…一次巻線、１１ａ，１２ａ…第１端子、１１ｂ，１２ｂ…第２端子、１１ｃ，１２ｃ…タップ、１２…二次巻線、１４…第１のダイオード、１５…スイッチング素子、１６…ＲＣスナバ回路、１８…第１の抵抗、１９…第２のダイオード、２０…第３のダイオード、２１…直列回路、２３…第２の抵抗、２４…第３の抵抗、２５…第４のダイオード、２６…コンデンサ、２７…ターンオン・ターンオフスピード調整回路、２８，２９…抵抗、３０…第５のダイオード、４０…ゲート放電用トランジスタ、５０…電圧制御型トランジスタ。

Claims

パルストランスの一次巻線に直列に接続されたスイッチング素子のスイッチングにより前記パルストランスの二次巻線に発生するパルス電圧を電圧制御型トランジスタのゲートに印加する電圧制御型トランジスタのゲートドライブ回路であって、
前記一次巻線と前記スイッチング素子との間にアノードが前記一次巻線側となるように接続された第１のダイオードと、
前記二次巻線の一端である第１端子と前記電圧制御型トランジスタのゲートとの間に、前記第１端子側から第１の抵抗、第２のダイオード及び第３のダイオードの順に直列に接続された直列回路と、
エミッタ又はソースが前記第３のダイオードのカソードに接続され、コレクタ又はドレインが前記二次巻線の他端である第２端子に第２の抵抗を介して接続され、ベース又はゲートが第３の抵抗を介して前記第２端子に接続され、かつベース又はゲートが前記第３のダイオードのアノードにも接続されたゲート放電用トランジスタと、
前記二次巻線のタップと前記電圧制御型トランジスタのソース又はエミッタ間にアノードが前記タップ側となるように接続された第４のダイオードと、
前記第４のダイオードのカソードと前記第２端子との間に接続されたコンデンサと
を備えていることを特徴とする電圧制御型トランジスタのゲートドライブ回路。
パルストランスの一次巻線に直列に接続されたスイッチング素子のスイッチングにより前記パルストランスの二次巻線に発生するパルス電圧を電圧制御型トランジスタのゲートに印加する電圧制御型トランジスタのゲートドライブ回路であって、
前記一次巻線と前記スイッチング素子との間にアノードが前記一次巻線側となるように接続された第１のダイオードと、
前記二次巻線の一端である第１端子と前記電圧制御型トランジスタのゲートとの間に、前記第１端子側から第２のダイオード及び第３のダイオードの順に直列に接続された直列回路と、
前記第３のダイオードのカソードと前記電圧制御型トランジスタのゲートとの間に接続され、直列に接続された複数の抵抗と、その一部の抵抗と並列に、かつカソードが前記第３のダイオード側となるように接続された第５のダイオードとからなるターンオン・ターンオフスピード調整回路と、
エミッタ又はソースが前記第３のダイオードのカソードに接続され、コレクタ又はドレインが前記二次巻線の他端である第２端子に接続され、ベース又はゲートが第３の抵抗を介して前記第２端子に接続され、かつベース又はゲートが前記第３のダイオードのアノードにも接続されたゲート放電用トランジスタと、
前記二次巻線のタップと前記電圧制御型トランジスタのソース又はエミッタ間にアノードが前記タップ側となるように接続された第４のダイオードと、
前記第４のダイオードのカソードと前記第２端子との間に接続されたコンデンサと
を備えていることを特徴とする電圧制御型トランジスタのゲートドライブ回路。
前記パルストランスの一次側にＲＣスナバ回路が設けられている請求項１又は請求項２に記載の電圧制御型トランジスタのゲートドライブ回路。