JP5245548B2 - 絶縁形dc−dcコンバータ - Google Patents
絶縁形dc−dcコンバータ Download PDFInfo
- Publication number
- JP5245548B2 JP5245548B2 JP2008147044A JP2008147044A JP5245548B2 JP 5245548 B2 JP5245548 B2 JP 5245548B2 JP 2008147044 A JP2008147044 A JP 2008147044A JP 2008147044 A JP2008147044 A JP 2008147044A JP 5245548 B2 JP5245548 B2 JP 5245548B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- switch transistor
- main switch
- gate
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
以下、本発明を具体化した第1の実施形態を図面に従って説明する。
図1には本実施形態における絶縁形DC−DCコンバータ1の回路構成を示す。トランス10の一次巻線11と主スイッチ用MOSトランジスタQmと直流電源15とが直列に接続されている。詳しくは、トランス10の一次巻線11の一端が直流電源15の正極端子と接続されている。直流電源15の負極端子は接地されている。トランス10の一次巻線11の他端が主スイッチ用MOSトランジスタQmのドレインと接続されている。主スイッチ用MOSトランジスタQmのソースは接地されている。
パルストランス21の一次巻線22の一端が直流電源24の正極端子と接続されている。直流電源24の負極端子は接地されている。パルストランス21の一次巻線22の他端がMOSトランジスタ25のドレインと接続されている。MOSトランジスタ25のソースは接地されている。
MOSトランジスタ41のゲートにHレベルの駆動信号が入力されるとMOSトランジスタ41がオンし、これに伴いパルストランス31の二次巻線33に電圧が発生する。このMOSトランジスタ41のオン時にコンデンサ38が充電され、MOSトランジスタ41のターンオフ時にパルストランス31の二次巻線33の中間タップ33c→コンデンサ38→抵抗39→ダイオード34の寄生容量→パルストランス31の二次巻線33の経路で電流が流れるとともに補助スイッチ用MOSトランジスタQsのゲート→pnpトランジスタ37のエミッタ・ベース間→ダイオード34の寄生容量→パルストランス31の二次巻線33の経路でベース電流が流れる。これによりpnpトランジスタ37がオンしてコンデンサ38により補助スイッチ用MOSトランジスタQsのゲート・ソース間に負電圧V10(図2参照)が印加される。このようにして補助スイッチ用MOSトランジスタQsのオフ時にゲートに負電圧V10が印加され、閾値電圧Vthまで至らないようにゲート・ソース電圧Vgsにマイナスバイアスが印加される。
次に、このように構成した絶縁形DC−DCコンバータ1の作用を説明する。
(1)絶縁形DC−DCコンバータ1の起動時において主スイッチ用MOSトランジスタQmと補助スイッチ用MOSトランジスタQsの内の補助スイッチ用MOSトランジスタQsを先にオン(始動)させるようにした。よって、起動時における補助スイッチ用MOSトランジスタQsの誤動作を防止することができる。
(第2の実施の形態)
次に、第2の実施の形態を、第1の実施の形態との相違点を中心に説明する。
図3において、図1と同一の構成部分については同一符号を付すことによりその説明は省略する。
ゲート駆動回路60は、パルストランス61を備えており、パルストランス61の二次巻線63の一端63aはダイオード64のアノードと接続され、ダイオード64のカソードは補助スイッチ用MOSトランジスタQsのゲートと接続されている。パルストランス61の二次巻線63の中間タップ63cは補助スイッチ用MOSトランジスタQsのソースと接続されている。補助スイッチ用MOSトランジスタQsのゲート・ソース間にはnpnトランジスタ65が接続されている。詳しくは、npnトランジスタ65のコレクタが補助スイッチ用MOSトランジスタQsのゲートに接続され、また、npnトランジスタ65のエミッタが補助スイッチ用MOSトランジスタQsのソースに接続されている。パルストランス61の二次巻線63の他端63bはダイオード66のアノードと接続され、ダイオード66のカソードはnpnトランジスタ65のベースと接続されている。一方、パルストランス61の一次巻線62の一端が直流電源67の正極端子と接続されている。直流電源67の負極端子は接地されている。パルストランス61の一次巻線62の他端はMOSトランジスタ68のドレインと接続されている。MOSトランジスタ68のソースは接地されている。
(第3の実施の形態)
次に、第3の実施の形態を、第1の実施の形態との相違点を中心に説明する。
図5において、図1と同一の構成部分については同一符号を付すことによりその説明は省略する。
・第3の実施形態における手法を第2の実施形態に適用してもよい。つまり、図3におけるスイッチ50およびディレー回路51は設けずに、かつ、駆動信号の信号伝達経路に図5に示したインバータ70を設けてもよい。
・図1等における時定数回路42a,42bは無くてもよく、それに代わり、例えば、給電電流iを小さくすることにより対処してもよい。
図7は、アクティブクランプフォワード回路であって、トランス71の一次巻線72と主スイッチ用MOSトランジスタQmと直流電源15とが直列に接続されるとともに、コンデンサC1と補助スイッチ用MOSトランジスタQsの直列回路がトランス71の一次巻線72に対し並列に接続されている。主スイッチ用MOSトランジスタQmと補助スイッチ用MOSトランジスタQsとが交互にオンされる。主スイッチ用MOSトランジスタQmにはダイオードD10が逆並列に接続され、また、補助スイッチ用MOSトランジスタQsにはダイオードD11が逆並列に接続されている。トランス71の二次巻線73の第1端子73aと第2端子73bとの間には、コイル76とコンデンサ77とMOSトランジスタ74が直列に接続されている。コンデンサ77には抵抗(負荷)78が並列に接続されている。トランス71の二次巻線73の第1端子73aはMOSトランジスタ75を介してMOSトランジスタ74のソースと接続されている。MOSトランジスタ74にはダイオードD12が逆並列に接続され、また、MOSトランジスタ75にはダイオードD13が逆並列に接続されている。
Claims (3)
- トランスの一次巻線と主スイッチ用トランジスタと直流電源とが直列に接続されるとともに、コンデンサと補助スイッチ用トランジスタの直列回路が前記トランスの一次巻線または前記主スイッチ用トランジスタに対し並列に接続され、前記主スイッチ用トランジスタと前記補助スイッチ用トランジスタとが交互にオンされる絶縁形DC−DCコンバータにおいて、
前記主スイッチ用トランジスタのゲートには第1のゲート駆動回路が接続され、前記補助スイッチ用トランジスタのゲートには第2のゲート駆動回路が接続され、
前記第1のゲート駆動回路、および、インバータを介して前記第2のゲート駆動回路に送られる駆動信号は、前記絶縁形DC−DCコンバータの起動時に前記主スイッチ用トランジスタと前記補助スイッチ用トランジスタの内の主スイッチ用トランジスタを先にオンするように指示する信号であり、
マスク手段により、前記主スイッチ用トランジスタを先にオンするように指示する信号が前記第1のゲート駆動回路に入力されないようにすることで絶縁形DC−DCコンバータの起動時において前記主スイッチ用トランジスタと前記補助スイッチ用トランジスタの内の補助スイッチ用トランジスタを先にオンさせるようにした
ことを特徴とする絶縁形DC−DCコンバータ。 - コイルと主スイッチ用トランジスタと直流電源とが直列に接続されるとともに、トランスの一次巻線と第1のコンデンサの直列回路が前記主スイッチ用トランジスタに対し並列に接続され、第2のコンデンサと補助スイッチ用トランジスタの直列回路が前記トランスの一次巻線または前記主スイッチ用トランジスタに対し並列に接続され、前記主スイッチ用トランジスタと前記補助スイッチ用トランジスタとが交互にオンされる絶縁形DC−DCコンバータにおいて、
前記主スイッチ用トランジスタのゲートには第1のゲート駆動回路が接続され、前記補助スイッチ用トランジスタのゲートには第2のゲート駆動回路が接続され、
前記第1のゲート駆動回路、および、インバータを介して前記第2のゲート駆動回路に送られる駆動信号は、前記絶縁形DC−DCコンバータの起動時に前記主スイッチ用トランジスタと前記補助スイッチ用トランジスタの内の主スイッチ用トランジスタを先にオンするように指示する信号であり、
マスク手段により、前記主スイッチ用トランジスタを先にオンするように指示する信号が前記第1のゲート駆動回路に入力されないようにすることで絶縁形DC−DCコンバータの起動時において前記主スイッチ用トランジスタと前記補助スイッチ用トランジスタの内の補助スイッチ用トランジスタを先にオンさせるようにした
ことを特徴とする絶縁形DC−DCコンバータ。 - 前記マスク手段は、
前記第1のゲート駆動回路への駆動信号の伝達経路に設けられ、前記絶縁形DC−DCコンバータの起動前には開路している開閉手段と、
前記主スイッチ用トランジスタを先にオンするように指示する信号が送られた後に前記開閉手段を閉路させる開閉制御手段と、
を備えた
ことを特徴とする請求項1または2に記載の絶縁形DC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008147044A JP5245548B2 (ja) | 2008-06-04 | 2008-06-04 | 絶縁形dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008147044A JP5245548B2 (ja) | 2008-06-04 | 2008-06-04 | 絶縁形dc−dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009296770A JP2009296770A (ja) | 2009-12-17 |
JP5245548B2 true JP5245548B2 (ja) | 2013-07-24 |
Family
ID=41544363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008147044A Expired - Fee Related JP5245548B2 (ja) | 2008-06-04 | 2008-06-04 | 絶縁形dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5245548B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5423307B2 (ja) * | 2009-10-19 | 2014-02-19 | 株式会社豊田自動織機 | 電圧制御型トランジスタのゲートドライブ回路 |
US9859804B2 (en) | 2013-11-29 | 2018-01-02 | Shindengen Electric Manufacturing Co., Ltd. | Power supply device |
JP6424982B2 (ja) * | 2016-04-25 | 2018-11-21 | 株式会社村田製作所 | Dc−dcコンバータ |
JPWO2019187306A1 (ja) * | 2018-03-27 | 2021-03-11 | 住友電気工業株式会社 | 電源装置、電源装置の制御方法及びコンピュータプログラム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4370844B2 (ja) * | 2003-07-24 | 2009-11-25 | サンケン電気株式会社 | 直流変換装置 |
JP4434011B2 (ja) * | 2004-12-28 | 2010-03-17 | サンケン電気株式会社 | 直流変換装置 |
JP2006191741A (ja) * | 2005-01-06 | 2006-07-20 | Sanken Electric Co Ltd | 直流変換装置 |
JP2008079454A (ja) * | 2006-09-22 | 2008-04-03 | Toyota Industries Corp | 双方向dc−dcコンバータの制御方法 |
-
2008
- 2008-06-04 JP JP2008147044A patent/JP5245548B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009296770A (ja) | 2009-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8994411B2 (en) | System and method for bootstrapping a switch driver | |
JP5776721B2 (ja) | 駆動対象スイッチング素子の駆動回路 | |
JP5167941B2 (ja) | 電源装置 | |
CN108141131B (zh) | 多相转换器 | |
JP5786281B2 (ja) | 駆動回路 | |
JP4903214B2 (ja) | 半導体スイッチをガルバニック絶縁で制御する方法および回路装置 | |
JP4195048B2 (ja) | インバータ装置 | |
US20220094262A1 (en) | Bootstrap pre-charge circuit in totem-pole power factor correction converter | |
JP2006324839A (ja) | 複合型半導体装置 | |
JP6090007B2 (ja) | 駆動回路 | |
US10243451B1 (en) | System and method for powering a switching converter | |
JP5245548B2 (ja) | 絶縁形dc−dcコンバータ | |
US20120133398A1 (en) | System and Method for Driving a Cascode Switch | |
WO2020017506A1 (ja) | 駆動回路及び電力変換装置 | |
JP4548484B2 (ja) | 同期整流型フォワードコンバータ | |
JP2008220056A (ja) | 突入電流防止回路と方法 | |
JP6699487B2 (ja) | スイッチング素子駆動回路 | |
JP5430897B2 (ja) | スイッチング素子駆動装置 | |
JP2007517490A (ja) | 電圧上昇変換器のインダクタンスに於ける短絡制御 | |
JP5145142B2 (ja) | ハーフブリッジ回路 | |
JP2018007345A (ja) | 絶縁ゲート型半導体素子駆動装置 | |
JP5369987B2 (ja) | ゲート駆動回路 | |
JP2020188673A (ja) | 電気回路及び電源装置 | |
JP5306730B2 (ja) | ハーフブリッジ回路 | |
JP7501760B1 (ja) | 電源システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100729 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130325 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5245548 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |