JP4950225B2 - アナログデジタル変換器における複数のアナログ信号の変換 - Google Patents

アナログデジタル変換器における複数のアナログ信号の変換 Download PDF

Info

Publication number
JP4950225B2
JP4950225B2 JP2008554532A JP2008554532A JP4950225B2 JP 4950225 B2 JP4950225 B2 JP 4950225B2 JP 2008554532 A JP2008554532 A JP 2008554532A JP 2008554532 A JP2008554532 A JP 2008554532A JP 4950225 B2 JP4950225 B2 JP 4950225B2
Authority
JP
Japan
Prior art keywords
signal
frequency
digital
analog
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008554532A
Other languages
English (en)
Other versions
JP2009526503A (ja
Inventor
フィリポビク、ダニエル・エフ.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2009526503A publication Critical patent/JP2009526503A/ja
Application granted granted Critical
Publication of JP4950225B2 publication Critical patent/JP4950225B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/458Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/466Multiplexed conversion systems
    • H03M3/472Shared, i.e. using a single converter for multiple channels
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/1205Multiplexed conversion systems
    • H03M1/122Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/10Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Superheterodyne Receivers (AREA)

Description

背景
[分野]
本発明は、一般に、アナログデジタル変換(analog to digital conversion)に関し、より詳細には、アナログデジタル変換器において複数の信号を処理するための装置、システム、および方法に関する。
[背景]
アナログデジタル変換器(ADC)は、多くの場合、アナログ信号をデジタル表現に変換するために受信機によって使用される。アナログ信号は数値によって表される一連のサンプルを作成するためにサンプリングされる。ADCを利用する従来のシステムでは、各アナログ信号をデジタル信号に変換するために単一のADCが使用される。従来の装置のサイズおよびコストは、同時に変換されなければならないアナログ信号の数が増えると増大する。
したがって、単一のADCを使用して複数のアナログ信号をデジタル信号に同時に変換するための装置およびシステムの必要性がある。
詳細な説明
複数のアナログ信号変換器は、単一のアナログデジタル変換器(ADC)を使用して、複数のアナログ信号をデジタル信号に同時に変換する。第1の中心周波数での第1のアナログ信号と第2の中心周波数での第2のアナログ信号とは、第1のアナログ信号に対応する第1のデジタル信号と第2のアナログ信号に対応する第2のデジタル信号とを備える複合デジタル信号を生成するためにADCによって処理される。複合デジタル信号は、第2のデジタル信号を回復するために、デジタル的に周波数シフトされる。第1のデジタル信号は、複合デジタル信号をデジタル的にフィルタ処理することによって回復される。例示的な実施形態では、第1の無線周波数(RF)信号と第2のRF信号とは、第1のアナログ信号と第2のアナログ信号とを生成するために周波数シフトされる。
図1は、本発明の例示的な実施形態による、アナログデジタル変換器(ADC)102を使用した複数信号の変換器100のブロック図である。図1はADC102で受信される2個の信号104、106を示すが、下で議論される原理は任意の数の信号に適用され得る。複数信号の変換器100を参照して説明されるブロックの様々な機能および動作は、任意の数の装置、回路、またはエレメントで実施され得る。2つ以上の機能ブロックは、単一の装置内に組み込まれることが可能であり、任意の単一の装置内で実行されるとして説明される機能は、場合によっては、いくつかの装置上で実施され得る。
第1の中心周波数での第1のアナログ信号104と第2の中心周波数での第2のアナログ信号106とは、アナログデジタル変換器(ADC)102の入力108で受信される。ADC102は、アナログ信号を、第1のアナログ信号104に対応する第1のデジタル信号112と第2のアナログ信号106に対応する第2のデジタル信号114とを含む複合デジタル信号110に変換する。例示的な実施形態では、周波数シフタ116は、第1のアナログ信号104を0の中心周波数にシフトするために、第1の無線周波数(RF)信号118を周波数シフトする。したがって、例示的な実施形態の第1のアナログ信号104はベースバンド信号である。オフセット周波数シフタ120(offset frequency shifter)は、第2のアナログ信号106を0より大きい中間周波数(IF)中心周波数にシフトするために、第2のRF信号122を周波数シフトする。したがって、例示的な実施形態では、第2のアナログ信号106の中心周波数は、第1のアナログ信号104の中心周波数よりも大きい。IF周波数の選択は、アナログ信号の帯域幅と、ADC102の量子化雑音応答と、受信信号の相対的な信号強度とに基づく。下で議論されるように、より高い信号強度を有するアナログ信号は、より高いレベルの雑音を有する量子化雑音スペクトル内の領域にシフトされる。
オフセット周波数シフタ120は、第2のRF信号122をシフトおよびフィルタ処理して、第2のアナログ信号106を生成するために、複数の信号混合器、フィルタ、および/または信号チョッパ(signal choppers)を含み得る。例えば、下で議論される第2の例示的な実施形態では、第2のRF信号122は、ベースバンド周波数に混合され、低域フィルタ処理され、中間周波数に混合される。第1の例示的な実施形態では、第2のRF信号は、第2のRF周波数を、第2のRF信号の周波数と第2の中心周波数の間の差(RF2−IF)と等しい値を有する混合信号と混合することによって、中間周波数に直接的にシフトされる。第3の例示的な実施形態では、チョッパ回路は、第2のアナログ信号をシフトするために信号をアップサンリングする。RF信号を対応する周波数にシフトするために、任意の数および任意の組合せの技術が使用され得る。さらに、RF信号は、多数のタイプの信号および周波数のいずれかであり得る。RF信号118、122の例は、全地球測位システム(GPS)信号と、CDMA信号およびパーソナル通信サービス(PCS)信号などの移動通信信号とを含む。場合によっては、アナログ信号104、106は、直交信号の同相(I)成分と直交(Q)成分とを含み得る。
RF信号118、122が周波数シフトおよびフィルタ処理された後で、信号加算器124は、ADC102内に供給されるようにアナログ信号104、106を組み合わせる。上で説明されたように、ADC102は、信号104、106を複合デジタル信号110に変換する。例示的な実施形態では、デジタル低域フィルタ(LPF)126は、第1のデジタル信号112を回復するために、複合デジタル信号110をデジタル的にフィルタ処理する。第1のデジタル信号112を作成する目的で複合デジタル信号110をフィルタ処理するために、デジタル領域内のデジタル信号110をフィルタ処理するための任意の適切な技術が使用され得る。反転オフセット周波数シフタ128は、ベースバンドで第2のデジタル信号114を回復するために、デジタル領域内の複合デジタル信号110を周波数シフトする。したがって、反転オフセット周波数シフタ128は、第2の中心周波数(IF)からベースバンドに第2のデジタル信号114をシフトするために適切なデジタル処理を適用する。
図2は、第1の例示的な実施形態による複数信号の変換器200のブロック図である。上で説明されたように、アナログ信号を含む2個のRF信号118、122は、2個の異なる中心周波数に周波数シフトされて、組み合わされ、ADC102によって処理される。結果として生じる複合デジタル信号110は、アナログ信号104、106に対応する2個のデジタル信号112、114を回復するためにデジタル的に処理される。第1の例示的な実施形態では、周波数シフタ116は、信号混合器202と低域フィルタ(LPF1)204とを含み、オフセット周波数シフタ120は、信号混合器206と低域フィルタ(LPF2)208とを含む。第1のRF信号118は、第1のRF信号118の搬送周波数(RF1)と同じ周波数(LO周波数)を有する混合信号210と混合される。したがって、信号混合器202は、第1のアナログ信号104をベースバンドに至るまで混合する。第1の低域フィルタ(LPF1)204は、任意の高周波数画像ならびに任意の高周波数雑音を除外するために信号をフィルタ処理する。第2のRF信号122は、結果として、第2のアナログ信号を第2の中心周波数にシフトすることをもたらす周波数を有する第2の混合周波数212と混合される。第2の混合信号212の周波数は、RF2−IFと等しく、RF2は第2のRF信号の搬送周波数であり、IFは0よりも大きい第2の中心周波数である。したがって、第2の信号混合器206の出力は、IFと等しい中心周波数を有する第2のアナログ信号106である。第2の低域フィルタ(LPF2)208は、任意の高周波数画像を除外して、第2のアナログ信号106より高い雑音を最低限に抑える。適切な低域フィルタの例は、単極アナログ低域フィルタ(single pole analog low pass filters)を含む。信号104、106は、加算器124によって組み合わされて、ADC102によって処理される。複合デジタル信号110は、第1のデジタル信号112を回復するためにデジタル的に低域フィルタ処理される。第1の例示的な実施形態では、反転デジタル混合器214は、デジタル信号をベースバンドにシフトするためにデジタル領域内の複合デジタル信号110を混合する。もう1つのデジタル低域フィルタ216は、第2のデジタル信号114を回復するために、結果として生じるシフトされた信号をフィルタ処理する。したがって、複数のアナログ信号104、106をデジタル信号112、114に同時に変換するために単一のADC102が使用される。
図3は、第2の例示的な実施形態による複数信号の変換器300のブロック図である。第2の例示的な実施形態では、オフセット周波数シフタ120は、ベースバンド信号混合器206と、低域フィルタ302と、IF信号混合器304とを含む。第2のRF信号122は、第2のアナログ信号をベースバンドに置くために、第2のRF信号122(RF2)の周波数と等しい混合信号212と混合される。低域フィルタ302は、IF信号混合器304がベースバンド信号を第2の中心周波数(IF)に混合する前に高周波成分とその他の雑音とを最低限に抑える。上で説明されたように、IF周波数の選択は、アナログ信号104、106の帯域幅と、ADC102の量子化雑音応答と、受信信号の信号強度とに基づくことが可能である。第2の中心周波数(IF)での第2のアナログ信号106は、第1の例示的な実施形態を参照して上で説明されたように、ベースバンドで第1のアナログ信号104と組み合わされて、処理される。
図4は、第3の例示的な実施形態による複数信号の変換器400のブロック図である。第2のRF信号122は、第2の例示的な実施形態を参照して説明されたように、ベースバンドに混合されて、フィルタ処理される。チョッパ402は、ベースバンド信号をIF中心周波数(第2の中心周波数)にシフトする。アップサンプリング技術を使用して、チョッパ402は、より高い周波数に集中したベースバンド信号の複数の画像を作成する。適切なチョッパ402の例は、選択された周期でアナログ信号の交互のセクションを反転させることによってベースバンドアナログ信号を乗じる回路である。例えば、[1 1 1 1 −1 −1 −1 −1]などの系列がベースバンド信号に適用され得る。結果として生じるスペクトルの例は図5を参照して議論される。加算器124内で組み合わせてADC102内で処理した後で、信号は、IF中心周波数(第2の中心周波数)で第2のデジタル信号を回復するために、反転チョッピング技術を適用する反転チョッパ214で受信される。デジタルLPF216は、所望されないより高い周波数成分と雑音とを除外するために、デジタル領域内の複合デジタル信号110をフィルタ処理する。第1のRF信号118と第1のアナログ信号104とは上で議論されたように処理される。
図5は、第3の例示的な実施形態による、アップサンプリングされた信号の周波数スペクトルのグラフ図である。図5の例示的なパワースペクトル曲線502は、標準化された、アップサンプリングされた信号のdBの形の振幅であり、1はサンプリング周波数の半分と等しい。したがって、x軸にサンプリング周波数の2倍を乗じることは、実際の周波数をヘルツ(Hz)で提供する。第1の画像504は、ベースバンドより高く周波数シフトされた信号である。第2の画像506は、ベースバンドより高い繰返し信号であり、チョッパの期間は、画像504、506の周波数に反比例する。したがって、期間を増大することは周波数を低減する。期間が「1 −1」である例では、第1の画像504は1.0に位置づけられる。図5の例示的な実施形態では、アナログ信号の第1の画像はおよそ0.25の標準化された周波数に現れる。
図6は、ADC102の例示的な量子化雑音スペクトル602のグラフ図である。図6の曲線602は、ADC102の実際の量子化雑音スペクトルを表すとは限らず、原寸に比例するとは限らない。例示的な実施形態のADC102は周波数と共に増大する量子化雑音スペクトル602を有する。そのような特性を有するADC102の例は、シグマ−デルタアナログデジタル変換器(sigma-delta analog to digital converter)であり、ここでは、オーバサンプリングは、量子化雑音を減らすことによってより低い周波数でダイナミックレンジを増大する。第1の信号領域604は、第1のアナログ信号104の期待される周波数範囲と信号振幅とを制限する。第2の信号領域606は、IF中心周波数で、第2のアナログ信号106の期待される周波数範囲と信号振幅とを制限する。適切なIF中心周波数を選択することによって、第2のアナログ信号は、量子化雑音は第2のアナログ信号を処理するために十分低いが、アナログ信号104、106の両方が最低干渉で処理されることを可能にするスペクトル内の領域606内に置かれる。したがって、複数のアナログ信号を、アナログベースバンド信号のデジタル表現を回復するためにさらに処理される複合デジタル信号110に変換するために、ADC102が利用される。図6の例示的な領域606、604は、GPS信号およびCDMA移動通信信号のための典型的な領域を表す。当業者は、図6の例をその他のタイプの信号とADCとに容易に適用するであろう。
図7は、複数信号の変換器400を利用するのに適した受信機回路700のブロック図である。受信機回路700を参照して説明されるブロックの様々な機能および動作は、任意の数の装置、回路、またはエレメントで実施され得る。2個以上の機能ブロックは単一の装置内に組み込まれることが可能であり、任意の単一の装置内で実行されるとして説明される機能は、場合によっては、いくつかの装置上で実施されることが可能である。さらに、回路700は、当業者によって認められるような任意の数の追加の装置を含み得るが、簡潔さのために図7に例示されない。
受信機回路700は、例えば、移動通信電話または無線携帯情報端末(PDA)などの移動通信装置の一部として実施され得る。例示的な受信機700は、CDMA移動通信システム、PCSシステム、およびGPSシステムを含む3個の通信システムから信号を受信する。信号はアンテナを介して受信されて、ダイプレクサ702(diplexer)によって異なる通信システムに対応する受信機チェーンに分散される。各受信機チェーンは、信号が低雑音増幅器(LNA)710、712、714によって増幅される前に、所望される受信信号を帯域制限して、特定の周波数帯域外の受信エネルギーを削減する弾性表面波(Surface Acoustic Wave)(SAW)を含む。増幅信号は、場合によっては、さらにフィルタ処理され得る。
各受信機チェーンは、混合信号722、724、726を着信RF信号と混合する信号混合器716、718、720を含む。混合信号(LO1、LO2、およびLO3)722、724、726の周波数は、RF信号をベースバンドにシフトするために選択される。PCS信号混合器716は、PCS信号をベースバンドにシフトするために、増幅されフィルタ処理されたPCS信号を混合信号722と混合する。移動通信信号混合器718は、移動通信信号をベースバンドにシフトするために、増幅およびフィルタ処理された移動通信信号をもう1つの混合信号724と混合する。GPS信号混合器720は、GPSをベースバンドにシフトするために、増幅およびフィルタ処理されたGPS信号を第3の混合信号726と混合する。信号混合器716、718、720は、同相(I)成分と、I成分から90度の位相オフセットを有する直交(Q)成分とを作成する直交混合器である。
PCS信号のI成分と移動通信信号のI成分とは低域フィルタ728を通過し、移動通信信号およびPCS信号のQ成分は、もう1つの低域フィルタ730を通過する。GPS信号のI成分は、チョッパがフィルタ処理された信号を中間周波数(IF)に上方シフトする(upshifts)前に低域フィルタ732によってフィルタ処理される。もう1つの低域フィルタ734は、もう1つのチョッパ738がQ成分をIFに上方シフトする前に、GPS信号のQ成分をフィルタ処理する。
受信機回路700は、PCS信号または移動通信信号と同時にGSP信号を受信するように構成される。しかし、例示的な受信機回路700は、移動通信信号とPCS信号とを同時に受信しない。GPS I成分と、移動通信I成分またはPCS I成分とは、複合デジタルI信号を形成するために、加算器740内に組み合わされて、ADC744内で変換される。GPS Q成分と、移動通信Q成分またはPCS Q成分とは、複合デジタルQ信号を形成するために、もう1つの加算器742内で組み合わされて、もう1つのADC746内で変換される。
受信機フロントエンド748は、GPSデジタルI成分信号とGPSデジタルQ成分信号とを回復するために、上で議論されたように各複合デジタル信号を処理する。各GPS信号成分は、ベースバンド領域604より高い信号領域606に周波数シフトされ、GPS信号と移動通信(またはPCS)信号の両方が単一のADCによって同時に処理されることを可能にする。GPS信号のより高い信号レベルにより、GPS信号は、ベースバンド領域604よりもより高い雑音を有するADC量子化雑音スペクトルの領域606内に位置づけられることが可能である。したがって、GPS信号のために追加のADCは要求されない。
図8は、複数信号の変換器200を利用するのに適した受信機回路800のブロック図である。例示的な受信機回路800では、GPS信号は、移動通信信号またはPCS信号のQ成分と組み合わされている前に、IF周波数に周波数シフトされる。SAWフィルタ708およびGPS LNA714によるフィルタ処理および増幅の後で、GPS RF信号はIFに周波数シフトされる。GPS信号混合器720は、信号を、GPS信号の中心周波数(RF)からIF周波数を差し引いたものと等しい混合信号802と混合することによって、GPS信号をシフトする。低域フィルタ804は、IFでのGPS信号がPCSまたは移動通信信号のQ成分と加算器742で組み合わされる前に、より高い周波数成分と雑音とを削減する。場合によっては、低域フィルタ804のために、通過帯域フィルタが使用され得る。GPS信号はベースバンドにシフトされないため、I成分とQ成分の両方はGPS IF信号内に存在する。受信機前部748は、図2を参照して上で説明されたように、GPSデジタル信号を受信するために信号を処理する。
図9は、複数のアナログ信号をデジタル信号に変換する方法の流れ図である。方法は任意の数のハードウェア構成およびソフトウェア構成で実行され得るが、例示的な方法は、例示的な複数信号の変換器100、200、300、400を参照して議論される。
ステップ902で、第1のアナログ信号と第2のアナログ信号とがADC102の入力で受信される。第1のアナログ信号104は第1の中心周波数を有し、第2のアナログ信号106は第2の中心周波数を有する。例示的な実施形態では、第1のRF信号118は第1の中心周波数に周波数シフトされ、第2のRF信号122は第2の中心周波数に周波数シフトされ、第1の中心周波数は0であり、第2の中心周波数は0より大きいIF周波数である。
ステップ904で、アナログ信号104は、第1のアナログ信号104に対応する第1のデジタル信号と、第2のアナログ信号106に対応する第2のデジタル信号とを備える複合デジタル信号110に変換される。
ステップ906で、複合デジタル信号は、ベースバンドとして第2のデジタル信号114を回復するために、デジタル的に周波数シフトされる。例示的な実施形態では、複合信号は、周波数シフトされた信号をデジタル的にフィルタ処理することによってさらに処理される。複合デジタル信号110は、反転デジタル混合によってまたは反転チョッピングによって周波数シフトされ得る。例示的な実施形態では、第1のデジタル信号は複合デジタル信号110をデジタル的にフィルタ処理することによって回復される。
したがって、例示的な実施形態では、単一のADC102は、複数のアナログ信号104、106を変換する。アナログ信号104、106は、異なる中心周波数を有し、両方の信号が同時に変換されることを可能にする。デジタルフィルタ処理および周波数シフトは、アナログ信号104、106に対応するデジタル信号112、114を受信する。
当業者は、情報および信号は、様々な異なる技術および技法のいずれかを使用して、表現されることができることを、理解するであろう。例えば、上の説明の全体にわたって参照され得るデータ、命令、コマンド、情報、信号、ビット、記号、およびチップは、電圧、電流、電磁波、磁界もしくは磁性粒子、光場もしくは光粒子、またはそれらの任意の組合せによって表現され得る。
当業者は、ここに開示された実施形態に関して説明される様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、またはそれら両方の組合せとしてインプリメントされる(implemented)ことができるのを、さらに理解するであろう。ハードウェアおよびソフトウェアのこの互換性を明確に説明するために、様々な例示的な成分、ブロック、モジュール、回路、およびステップが、一般に、それらの機能性の点から上で説明されてきた。このような機能性がハードウェアとしてインプリメントされるかまたはソフトウェアとしてインプリメントされるかは、システム全体に課せられた特定のアプリケーションおよび設計の制約によって決まる。熟練者(skilled artisans)は、各特定のアプリケーションについて、様々な方法で説明された機能性をインプリメントすることが可能であるが、そのようなインプリメンテーションの決定は本発明の範囲からの逸脱を生じさせるものとして解釈されるべきではない。
ここに開示された実施形態に関して説明された様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、またはその他のプログラム可能な論理装置、ディスクリートゲートもしくはトランジスタロジック、ディスクリートハードウェア成分、あるいは、ここに説明された機能を実行するために設計されたそれらの任意の組合せを用いて、インプリメントまたは実行され得る。汎用プロセッサはマイクロプロセッサであってもよいが、代替形態では、プロセッサは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械でもよい。プロセッサはまた、コンピューティング装置の組合せ、例えば、DSPとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、DSPコアと併せた1つもしくは複数のマイクロプロセッサ、または任意の他のそのような構成、としてインプリメントされることもできる。
ここに開示された実施形態に関して説明された方法ステップまたはアルゴリズムは、ハードウェアで直接的に、プロセッサによって実行されるソフトウェアモジュールで、またはそれら2つの組合せで具現化され得る。ソフトウェアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、リムーバブルディスク、CD−ROM、または当技術分野で知られている任意の他の形式の記憶媒体の中に常駐し得る。例示的な記憶媒体は、プロセッサが当該記憶媒体から情報を読み取り、当該記憶装置に情報を書き込むことが可能であるようにプロセッサに結合される。代替形態では、記憶媒体はプロセッサに組み込まれることが可能である。プロセッサおよび記憶媒体はASIC内に常駐し得る。ASICはユーザ端末内に常駐し得る。代替形態では、プロセッサと記憶媒体とは、ユーザ端末内の離散成分として常駐し得る。
明らかに、これらの教示を考慮して、本発明の他の実施形態および修正が、当業者に容易に思いつくであろう。上記の説明は、例示的であり、限定的ではない。本発明は、添付の特許請求範囲によってのみ限定されるべきであり、それは、上記の明細書および添付の図面と共に考察されると、すべてのそのような実施形態および修正を含む。本発明の範囲は、したがって、上記説明を参照して決定されるべきではなく、その代わりに、添付の特許請求の範囲を参照して、それらの均等物の全範囲と共に、決定されるべきである。
本発明の例示的な実施形態による、アナログデジタル変換(ADC)を使用した複数信号の変換器のブロック図。 第1の例示的な実施形態による複数信号の変換器のブロック図。 第2の例示的な実施形態による複数信号の変換器のブロック図。 第3の例示的な実施形態による複数信号の変換器のブロック図。 第3の例示的な実施形態による、アップサンプリングされた(upsampled)信号の周波数スペクトルのグラフ図。 ADCの例示的な量子化雑音スペクトルのグラフ図。 複数信号の変換器を利用するのに適した受信機回路のブロック図。 複数信号の変換器を利用するのに適した受信機回路のブロック図。 本発明の例示的な実施形態による、複数のアナログ信号をデジタル信号に変換する方法の流れ図。

Claims (17)

  1. 第1のアナログ信号を生成するために、第1の無線周波数信号を第1の中心周波数に周波数シフトするように構成された周波数シフタと;
    第2のアナログ信号を生成するために、第2の無線周波数信号を第2の中心周波数に周波数シフトするように構成されたオフセット周波数シフタと、なお、前記第2の中心周波数は前記第1の中心周波数より大きい;
    前記第1のアナログ信号を前記第2のアナログ信号に加算するように構成された信号加算器と;
    前記信号加算器に結合され、前記第1の中心周波数での前記第1のアナログ信号と前記第2の中心周波数での前記第2のアナログ信号とを、前記第1のアナログ信号に対応する第1のデジタル信号と前記第2のアナログ信号に対応する第2のデジタル信号とを備える複合デジタル信号に変換するように構成されたアナログデジタル変換器と、なお、前記アナログデジタル変換器の量子化雑音スペクトルは、前記第2の中心周波数での第2の雑音レベルより少ない、前記第1の中心周波数での第1の雑音レベルを有する;
    前記第2のデジタル信号を回復するために、前記複合デジタル信号をデジタル的に周波数シフトするように構成されたデジタル周波数シフタと;
    を備える複数信号の変換器。
  2. 前記オフセット周波数シフタは、
    前記第2の無線周波数信号を前記第2の中心周波数にシフトするために、前記第2の無線周波数信号を混合信号と混合するように構成された信号混合器を備える、請求項に記載の複数信号の変換器。
  3. 前記オフセット周波数シフタは、
    前記第2の無線周波数信号をベースバンドにシフトするために、前記第2の無線周波数信号を第1の混合信号と混合するように構成された第1の信号混合器と;
    前記ベースバンドの第2の無線周波数信号を前記第2の中心周波数にシフトするために、前記ベースバンドの第2の無線周波数信号を第2の混合信号と混合するように構成された第2の信号混合器と;
    を備える、請求項に記載の複数信号の変換器。
  4. 前記オフセット周波数シフタは、
    前記第2の無線周波数信号をベースバンドにシフトするために、前記第2の無線周波数信号を混合信号と混合するように構成された信号混合器と;
    前記ベースバンドの第2の無線周波数信号を前記第2の中心周波数にシフトするために、前記ベースバンドの第2の無線周波数信号をアップサンプリングするように構成されたチョッパと;
    を備える、請求項に記載の複数信号の変換器。
  5. 前記デジタル周波数シフタは、反転チョッパを備える、請求項に記載の複数信号の変換器。
  6. 前記デジタル周波数シフタは、反転デジタル混合器を備える、請求項に記載の複数信号の変換器。
  7. 前記デジタル周波数シフタは、反転チョッパを備える、請求項に記載の複数信号の変換器。
  8. 前記第2のデジタル信号を回復するために、前記デジタル周波数シフタによって作成された、デジタル的に周波数シフトされた信号をフィルタ処理するように構成されたデジタルフィルタをさらに備える、請求項に記載の複数信号の変換器。
  9. 前記第1のデジタル信号を回復するために、前記複合デジタル信号をフィルタ処理するように構成されたデジタルフィルタをさらに備える、請求項に記載の複数信号の変換器。
  10. 前記第1の無線周波数信号は移動通信信号であり、前記第2の無線周波数信号は全地球測位システム(GPS)信号である、請求項に記載の複数信号の変換器。
  11. 前記アナログデジタル変換器は、シグマデルタアナログデジタル変換器である、請求項に記載の複数信号の変換器。
  12. 第1のアナログ信号を生成するために、第1の無線周波数信号を第1の中心周波数に周波数シフトするための第1の周波数シフト手段と;
    第2のアナログ信号を生成するために、第2の無線周波数信号を第2の中心周波数に周波数シフトするための第2の周波数シフト手段と、なお、前記第2の中心周波数は前記第1の中心周波数より大きい;
    前記第1のアナログ信号を前記第2のアナログ信号に加算するための信号加算手段と;
    前記信号加算手段に結合され、前記第1のアナログ信号と前記第2のアナログ信号とを、前記第1のアナログ信号に対応する第1のデジタル信号と前記第2のアナログ信号に対応する第2のデジタル信号とを備える複合デジタル信号に変換するための変換手段と、なお、前記変換手段の量子化雑音スペクトルは、前記第2の中心周波数での第2の雑音レベルより少ない、前記第1の中心周波数での第1の雑音レベルを有する;
    前記第2のデジタル信号を回復するために、前記複合デジタル信号をデジタル的に周波数シフトするためのデジタル周波数シフト手段と;
    を備える複数信号の変換器。
  13. 前記第1のデジタル信号を回復するために、前記複合デジタル信号をデジタル的にフィルタ処理するための第1のデジタルフィルタ処理手段と;
    前記第2のデジタル信号を回復するために、前記デジタル的に周波数シフトされる複合デジタル信号をデジタル的にフィルタ処理するための第2のデジタルフィルタ処理手段と;
    をさらに備える、請求項12に記載の複数信号の変換器。
  14. 第1のアナログ信号を生成するために、第1の無線周波数信号を周波数シフトすることと;
    第2のアナログ信号を生成するために、第2の無線周波数信号を周波数シフトすることと、なお、前記第2の中心周波数は前記第1の中心周波数より大きい;
    アナログデジタル変換器の入力で前記第1のアナログ信号を受信することと;
    前記アナログデジタル変換器の入力で前記第2のアナログ信号を受信することと;
    前記第1のアナログ信号を前記第2のアナログ信号に加算することと;
    前記第1のアナログ信号と前記第2のアナログ信号とを、前記第1のアナログ信号に対応する第1のデジタル信号と前記第2のアナログ信号に対応する第2のデジタル信号とを備える複合デジタル信号に変換することと、なお、前記アナログデジタル変換器の量子化雑音スペクトルは、前記第2の中心周波数での第2の雑音レベルより少ない、前記第1の中心周波数での第1の雑音レベルを有する;
    前記第2のデジタル信号を回復するために、前記複合デジタル信号をデジタル的に周波数シフトすることと;
    を備える方法。
  15. 前記第1のデジタル信号を回復するために、前記複合デジタル信号をデジタル的にフィルタ処理することと;
    前記第2のデジタル信号を回復するために、前記デジタル的に周波数シフトすることから生じた、周波数シフトされたデジタル信号をデジタル的にフィルタ処理することと;
    をさらに備える、請求項14に記載の方法。
  16. 前記第1の中心周波数は0であり、前記第1のアナログ信号はベースバンド信号であり、前記第2の中心周波数は0より大きい、請求項15に記載の方法。
  17. 前記第2の無線周波数信号を前記周波数シフトすることは、
    アナログベースバンドの第2の信号を生成するために、前記第2の無線周波数信号を周波数シフトすることと;
    前記アナログベースバンドの第2の信号をフィルタ処理することと;
    前記アナログベースバンドの第2の信号を前記第2の中心周波数に周波数シフトすることと;
    を備える、請求項16に記載の方法。
JP2008554532A 2006-02-10 2007-02-09 アナログデジタル変換器における複数のアナログ信号の変換 Expired - Fee Related JP4950225B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/352,495 US8059758B2 (en) 2006-02-10 2006-02-10 Conversion of multiple analog signals in an analog to digital converter
US11/352,495 2006-02-10
PCT/US2007/061953 WO2007095475A1 (en) 2006-02-10 2007-02-09 Conversion of multiple analog signals in an analog to digital converter

Publications (2)

Publication Number Publication Date
JP2009526503A JP2009526503A (ja) 2009-07-16
JP4950225B2 true JP4950225B2 (ja) 2012-06-13

Family

ID=38120364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008554532A Expired - Fee Related JP4950225B2 (ja) 2006-02-10 2007-02-09 アナログデジタル変換器における複数のアナログ信号の変換

Country Status (8)

Country Link
US (1) US8059758B2 (ja)
EP (1) EP1982417B1 (ja)
JP (1) JP4950225B2 (ja)
KR (1) KR101031204B1 (ja)
CN (1) CN101379706B (ja)
AT (1) ATE492071T1 (ja)
DE (1) DE602007011207D1 (ja)
WO (1) WO2007095475A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1976121A1 (en) * 2007-03-31 2008-10-01 Sony Deutschland Gmbh Digital filter
US8971456B2 (en) 2011-12-19 2015-03-03 Motorola Solutions, Inc. Apparatus and method for a dual watch receiver
CN102723952B (zh) * 2012-06-27 2016-12-21 华为技术有限公司 一种模数转换数据传输方法、传输器及模数转换芯片
US8995345B2 (en) 2012-11-28 2015-03-31 Motorola Solutions, Inc. Method and apparatus for confirming delivery in a multi-channel receiving apparatus
US8884800B1 (en) * 2013-07-31 2014-11-11 Sony Corporation Method and apparatus for performing analog-to-digital conversion on multiple input signals
DE102014114044B4 (de) * 2014-09-26 2024-02-29 Intel Corporation Eine Vorrichtung und ein Verfahren zum Erzeugen von Basisbandempfangssignalen
US11471109B2 (en) * 2015-07-09 2022-10-18 Capsuletech, Inc. Methods and devices for recovering data from an amplitude-modulated signal
US9843335B2 (en) 2015-12-29 2017-12-12 Schweitzer Engineering Laboratories, Inc. Supervision of input signal channels
US10862504B2 (en) * 2018-08-29 2020-12-08 Mediatek Singapore Pte. Ltd. Radio frequency bandpass delta-sigma analog-to-digital converters and related methods
CN112655154B (zh) * 2018-08-30 2022-08-26 华为技术加拿大有限公司 利用信号分解进行线性信号处理的方法和系统
US11489535B1 (en) * 2021-05-11 2022-11-01 Nxp B.V. Analog-to-digital converter (ADC) testing
CN114019449B (zh) * 2022-01-10 2022-04-19 南京理工大学 信号源的波达方向估计方法、装置、电子设备及存储介质

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4442433A (en) * 1982-07-01 1984-04-10 Motorola Inc. Adaptive signal processing apparatus
DE4003301A1 (de) 1990-02-03 1991-08-08 Krueger Gmbh & Co Kg Unterdrueckung von emv-stoerungen bei elektrischen schaltungen
US5459432A (en) * 1993-07-22 1995-10-17 Rockwell International Corporation Use of a chopper and a sigma-delta modulator for downconverting and digitizing an analog signal including information modulated by a carrier
JP3132802B2 (ja) * 1995-09-06 2001-02-05 シャープ株式会社 Fm多重受信装置
US6005887A (en) * 1996-11-14 1999-12-21 Ericcsson, Inc. Despreading of direct sequence spread spectrum communications signals
GB2338853B (en) 1998-06-18 2002-11-06 Ericsson Telefon Ab L M Radio receiver
US6502184B1 (en) * 1998-09-02 2002-12-31 Phoenix Technologies Ltd. Method and apparatus for providing a general purpose stack
US6125272A (en) * 1998-09-25 2000-09-26 Motorola, Inc. Method and apparatus providing improved intermodulation distortion protection
US6683919B1 (en) * 1999-06-16 2004-01-27 National Semiconductor Corporation Method and apparatus for noise bandwidth reduction in wireless communication signal reception
US6490326B1 (en) * 1999-08-04 2002-12-03 Motorola, Inc. Method and apparatus to correct for in-phase and quadrature-phase gain imbalance in communication circuitry
DE69936656D1 (de) 1999-12-21 2007-09-06 Freescale Semiconductor Inc Verfahren und Vorrichtung zum verbesserten Schutz gegen der Intermodulationsverzerrung
DE69921495T2 (de) * 1999-12-23 2005-02-24 Freescale Semiconductor, Inc., Austin Doppelmodus mit einem einzelnen Empfängerschaltkreis
JP4817092B2 (ja) * 2000-03-15 2011-11-16 エスティー‐エリクソン、ソシエテ、アノニム 直交装置におけるミスマッチの補償
JP4027562B2 (ja) 2000-03-24 2007-12-26 株式会社ケンウッド ソフトウェア受信機
US6574459B1 (en) 2000-04-14 2003-06-03 Lucent Technologies Inc. Multiple branch receiver system and method
EP1184971A1 (en) * 2000-08-17 2002-03-06 Motorola, Inc. Switching mixer
DE10042959C1 (de) 2000-08-31 2002-01-03 Siemens Ag Verfahren und Anordnung zur gleichzeitigen Analog-Digital-Wandlung mehrerer analoger Signale
EP1199796B1 (en) 2000-10-19 2006-05-10 Norspace AS Frequency Converter
CN1211938C (zh) * 2001-01-24 2005-07-20 皇家菲利浦电子有限公司 具有正交低噪声放大器的前端和高频接收机
US6839024B2 (en) * 2001-06-21 2005-01-04 Rosum Corporation Position determination using portable pseudo-television broadcast transmitters
GB2380003A (en) 2001-07-03 2003-03-26 Digital Comm Technologies Ltd Method and apparatus for executing stack based programs using a register based processor
US6959179B1 (en) * 2002-02-06 2005-10-25 National Semiconductor Corporation Down/up-conversion mixer for direct conversion radios
US6978358B2 (en) * 2002-04-02 2005-12-20 Arm Limited Executing stack-based instructions within a data processing apparatus arranged to apply operations to data items stored in registers
DE10228757A1 (de) * 2002-06-27 2004-01-22 Infineon Technologies Ag Empfängeranordnung, insbesondere für den Mobilfunk
TWI220733B (en) * 2003-02-07 2004-09-01 Ind Tech Res Inst System and a method for stack-caching method frames
US7344675B2 (en) * 2003-03-12 2008-03-18 The Boeing Company Method for preparing nanostructured metal alloys having increased nitride content
US7593692B2 (en) * 2003-09-15 2009-09-22 Broadcom Corporation Radar detection circuit for a WLAN transceiver
KR100603608B1 (ko) * 2003-10-29 2006-07-24 한국전자통신연구원 지상파 디지털 텔레비젼 방송 시스템에서 동일채널중계기의 시간지연을 줄이기 위한 복조 장치 및 그 방법
EP1690395A1 (en) * 2003-11-24 2006-08-16 Telefonaktiebolaget LM Ericsson (publ) Frequency shifting of wcdma carriers for variable carrier separation
EP1571757B1 (en) * 2004-03-04 2012-05-23 Harman Becker Automotive Systems GmbH FM radio receiver processing system
JP4357325B2 (ja) 2004-03-12 2009-11-04 三菱電機株式会社 無線受信装置
US7362694B2 (en) * 2004-05-14 2008-04-22 Broadcom Corporation Programmable identity of I and Q channels
US7236763B2 (en) * 2004-06-04 2007-06-26 Motorola, Inc. Method and apparatus providing improved mixer performance for radio receivers
US7251468B2 (en) * 2004-07-14 2007-07-31 Motorola, Inc. Dynamically matched mixer system with improved in-phase and quadrature (I/Q) balance and second order intercept point (IP2) performance
US7639766B2 (en) * 2004-09-27 2009-12-29 Via Telecom Co., Ltd. Combined automatic frequency correction and time track system to minimize sample timing errors

Also Published As

Publication number Publication date
CN101379706B (zh) 2013-06-19
CN101379706A (zh) 2009-03-04
KR20080100254A (ko) 2008-11-14
EP1982417B1 (en) 2010-12-15
US20070189419A1 (en) 2007-08-16
ATE492071T1 (de) 2011-01-15
EP1982417A1 (en) 2008-10-22
KR101031204B1 (ko) 2011-04-27
JP2009526503A (ja) 2009-07-16
US8059758B2 (en) 2011-11-15
WO2007095475A1 (en) 2007-08-23
DE602007011207D1 (de) 2011-01-27

Similar Documents

Publication Publication Date Title
JP4950225B2 (ja) アナログデジタル変換器における複数のアナログ信号の変換
KR101079510B1 (ko) 무선 통신용 다중-반송파 수신기
US8467753B2 (en) Receiver and method for receiving a first usable frequency band and a second usable frequency band
JP4335135B2 (ja) 複数の局部発振器を有する改善されたミキサおよびこれに基づくシステム
US20020176522A1 (en) Quadrature envelope-sampling of intermediate frequency signal in receiver
KR100441867B1 (ko) 원격통신시스템에서의신호처리방법및장치
US20080013639A1 (en) Multi-carrier transmitter for wireless communication
JP2005510931A (ja) 直接変換受信機
JP4836041B2 (ja) Rf信号をサンプリングするための方法及び装置
JP2002517932A (ja) デルタシグマ変調器d/aコンバータによる可変利得増幅器の制御
JP2008154121A (ja) 無線通信装置
US7751303B2 (en) Demodulation circuit for use in receiver using if directing sampling scheme
US6806820B1 (en) Analog reconstruction of a digital signal
JP2011061660A (ja) 無線受信装置
JP6029065B2 (ja) 受信装置
JP6570798B2 (ja) 受信機
US8036625B1 (en) Method and apparatus for mixing a signal
EP1396941A2 (en) Time division IQ channel direct conversion receiver, and method therefor
JP3618657B2 (ja) 受信装置
US20240214250A1 (en) Method for demodulating a rf signal in the presence of inband harmonic spurs
JP2005535207A (ja) 複数の並列な受信手段を備える受信器
JP2009049605A (ja) 受信装置、受信プログラム、受信方法および受信回路
JP2003169100A (ja) 信号処理装置
JP2005006159A (ja) 位相検出回路および受信機
JPH08139772A (ja) 直接変換受信機

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110502

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4950225

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees