CN102723952B - 一种模数转换数据传输方法、传输器及模数转换芯片 - Google Patents

一种模数转换数据传输方法、传输器及模数转换芯片 Download PDF

Info

Publication number
CN102723952B
CN102723952B CN201210215608.7A CN201210215608A CN102723952B CN 102723952 B CN102723952 B CN 102723952B CN 201210215608 A CN201210215608 A CN 201210215608A CN 102723952 B CN102723952 B CN 102723952B
Authority
CN
China
Prior art keywords
analog
data
digital conversion
filter
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210215608.7A
Other languages
English (en)
Other versions
CN102723952A (zh
Inventor
王勇
石晓明
李玉林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201210215608.7A priority Critical patent/CN102723952B/zh
Publication of CN102723952A publication Critical patent/CN102723952A/zh
Priority to PCT/CN2013/076627 priority patent/WO2014000551A1/zh
Priority to US14/564,998 priority patent/US9035811B2/en
Application granted granted Critical
Publication of CN102723952B publication Critical patent/CN102723952B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明适用于通信领域，提供了一种模数转换数据传输方法、模数转换数据传输器及模数转换芯片，所述方法包括下述步骤：对多组模拟数据进行频移，生成多组独立分布于第一预设带宽内的数字数据；对多组所述数字数据进行滤波，以滤除带外信息；将滤波后的多组所述数字数据不重叠分布于第二预设带宽内。本发明通过模数转换器内部的多个模数转换核将数据内容进行移频，滤除不必要的带外信息，充分利用接口的传输带宽，将多个模数转换核的有效信息重新分布，高效的传输给下一级的设备处理，大大降低转换器与FPGA或ASIC之间的数据传输压力，有效的简化多频段接收机设计的复杂度。

Description

一种模数转换数据传输方法、传输器及模数转换芯片
技术领域
本发明属于通信领域，尤其涉及一种模数转换数据传输方法、模数转换数据传输器及模数转换芯片。
背景技术
目前，在现有的无线通信的基站技术中，需要将接收的模拟信号转化成数字信号，然后在数字域进行运算处理，完成各种功能，达到信息传输的目的。模拟数字转换器（Analog Digital Converter，ADC）就是将模拟信号进行时间和幅度上的离散化，转换成数字信号，该类器件是现有模数混合系统应用最为普通的器件。
现有ADC架构都是较为通用的ADC并行输出的数字接口方式，大多采用两种方式，其一为：每路转换器内核（ADC core）对应一个接口直接输出，参见图1，导致多路转换器使用时接口繁多，对后端的现场可编程门阵列（Field－Programmable Gate Array，FPGA）或专用集成电路（Application SpecificIntegrated Circuit，ASIC）的实现都有压力。
其二为：多路转换器对应一个接口，利用多选器将多个ADC core输出信号通过时分复用输出，参见图2，但是，时分复用处理数据的方式，并没有降低接口的吞吐量，并且，由于现有通信系统或其他使用ADC的采样系统中，为了避免数字信号的混叠，实际使用的带宽是小于其实际的Nyquist带宽的，所以接口输出的信号中有许多的不必要信息，该部分信息也大大占用了接口的处理带宽。
发明内容
本发明实施例的目的在于提供一种模数转换数据传输方法，旨在解决现有模数转换数据传输接口数量多，带宽利用率低的问题。
本发明实施例是这样实现的，一种模数转换数据传输方法，所述方法包括下述步骤：
对多组模拟数据进行频移，生成多组独立分布于第一预设带宽内的数字数据；
对多组所述数字数据进行滤波，以滤除带外信息；
将滤波后的多组所述数字数据不重叠分布于第二预设带宽内。
本发明实施例的另一目的在于提供一种模数转换数据传输器，所述模数转换数据传输器包括：
多个模数转换核，用于对输入所述模数转换数据传输器的多组模拟数据进行频移，生成多组独立分布于第一预设带宽内的数字数据；
滤波单元，用于对多组所述数字数据进行滤波，以滤除带外信息；
合路单元，用于将滤波后的多组所述数字数据不重叠分布于同一所述带宽内输出。
本发明实施例的另一目的在于提供一种包括上述模数转换数据传输器的模数转换芯片。
本发明实施例通过模数转换器内部的多个模数转换核将数据内容进行移频，滤除不必要的带外信息，充分利用接口的传输带宽，将多个模数转换核的有效信息重新分布，高效的传输给下一级的设备处理，大大降低转换器与FPGA或ASIC之间的数据传输压力，有效的简化多频段接收机设计的复杂度。
附图说明
图1为现有一对一接口的模数转换器架构图；
图2为现有时分复用结构的模数转换器架构图；
图3为本发明第一实施例提供的模数转换数据传输方法的实现流程图；
图4为本发明实施例提供的模数转换数据传输方法的数据转换频谱示意图；
图5为本发明第二实施例提供的模数转换数据传输方法的实现流程图；
图6为本发明第三实施例提供的模数转换数据传输方法的实现流程图；
图7为本发明实施例提供的模数转换数据传输器的结构图；
图8为本发明实施例提供的模数转换数据传输器的示例结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例通过模数转换器内部的多个模数转换核将数据内容进行移频，滤除不必要的带外信息，并将多个滤波后的数据信息重新排列在频谱上，使多组数据信息合路到一起，减少了接口数量，提高了带宽利用率。
图3示出了本发明第一实施例提供的模数转换数据传输方法的实现流程，详述如下：
在步骤S101中，对多组模拟数据进行频移，生成多组独立分布于第一预设带宽内的数字数据；
在本发明实施例中，芯片内部集成了多个ADC core，模拟数据BandA、BandB、BandC、BandD分别以频率f1、f2、f3、f4为中心分布，参见图4（a），该模拟数据通过多个ADC core将数据内容进行了频移，其频谱图为图4（b）所示，每个频段信息分别独立的分布在 的带宽内。
在步骤S102中，对多组数字数据进行滤波，以滤除带外信息；
在本发明实施例中，分别滤除数字数据中的噪声以及目标外的数字数据等带外信息，例如，当针对于模拟数据BandA频移后生成的数字数据进行滤波时，目标外的数字数据包括模拟数据BandB、BandC、BandD频移后生成的数字数据以及数据转换或处理的过程中夹杂或生成的不需要的其他信号，该滤波系数可以根据系统的需求配置一定的阶数。
在步骤S103中，将滤波后的多组数字数据不重叠分布于第二预设带宽内，并输出。
在本发明实施例中，对过滤后的多组转换信息（数字数据）在频谱上重新分布，将多个ADC core的数据合路到一起，参见图4（c），通过并行或者串行的接口输出到对应的FPGA或ASIC内，实现汇总、高效输出，在本步骤S103中，该第二预设带宽可以根据需要进行设置，可以不与步骤S101中的第一预设带宽相同。
本发明实施例通过模数转换器内部的多个模数转换核将数据内容进行移频，滤除不必要的带外信息，充分利用接口的传输带宽，将多个模数转换核的有效信息重新分布，高效的传输给下一级的设备处理，大大降低转换器与FPGA或ASIC之间的数据传输压力，有效的简化多频段接收机设计的复杂度。
图5示出了本发明第二实施例提供的模数转换数据传输方法的实现流程，详述如下：
在步骤S201中，对多组模拟数据进行频移，生成多组独立分布于第一预设带宽内的数字数据；
在步骤S202中，预设变频频率信息，并将该变频频率信息分别与多组数字数据进行乘法运算；
在步骤S203中，对乘法运算后的多组数字数据进行滤波，以滤除带外信息；
在本发明实施例中，可以先将数字数据与预设变频频率信息相乘，再进行滤波，以降低采用直接进行滤波时滤波结构设计的复杂度，该变频频率信息可以根据需求进行配置。
在步骤S204中，将滤波后的多组数字数据不重叠分布于第二预设带宽内，并输出。
图6示出了本发明第三实施例提供的模数转换数据传输方法的实现流程，详述如下：
在步骤S301中，对多组模拟数据进行频移，生成多组独立分布于第一预设带宽内的数字数据；
在步骤S302中，对多组数字数据进行滤波，以滤除带外信息；
在步骤S303中，预设变频频率信息，并将该变频频率信息分别与滤波后的多组数字数据进行乘法运算；
在步骤S304中，对乘法运算后的多组数字数据进行加法运算，使多组数字数据不重叠分布于第二预设带宽内，并输出。
在本发明实施例中，根据需求配置变频频率信息，并将该变频频率信息分别与多组数字数据进行乘法运算后求和，实现多组数字数据的合路。
本发明实施例通过模数转换器内部的多个模数转换核将数据内容进行移频，滤除不必要的带外信息，充分利用接口的传输带宽，将多个模数转换核的有效信息重新分布，高效的传输给下一级的设备处理，大大降低转换器与FPGA或ASIC之间的数据传输压力，有效的简化多频段接收机设计的复杂度。
图7示出了本发明实施例提供的模数转换数据传输器的结构，为了便于说明，仅示出了与本发明实施例相关的部分。
作为本发明一实施例，该模数转换数据传输器7可以应用于各种数模转换芯片中，包括：
多个模数转换核71，多个模数转换核71的输入端为模数转换数据传输器7的多个输入端，用于对输入模数转换数据传输器7的多组模拟数据进行频移，生成多组独立分布于第一预设带宽内的数字数据；
滤波单元72，该滤波单元72的多个输入端分别与多个模数转换核71的输出端连接，用于对多组数字数据进行滤波，以滤除带外信息；
合路单元73，该合路单元73的多个输入端分别与滤波单元72的多个输出端连接，合路单元73的输出端为模数转换数据传输器7的输出端，用于将滤波后的多组数字数据不重叠分布于第二预设带宽内，并输出。
作为本发明一实施例，滤波单元72可以采用数字滤波器实现，并均可以内置于模数转换芯片中。
本发明实施例通过模数转换器内部的多个模数转换核将数据内容进行移频，滤除不必要的带外信息，充分利用接口的传输带宽，将多个模数转换核的有效信息重新分布，高效的传输给下一级的设备处理，大大降低转换器与FPGA或ASIC之间的数据传输压力，有效的简化多频段接收机设计的复杂度。
图8示出了本发明实施例提供的模数转换数据传输器的示例结构，为了便于说明，仅示出了与本发明实施例相关的部分。
在本发明实施例中，滤波单元72包括：
变频频率信息生成单元721，用于预设变频频率信息；
多个乘法器722，该多个乘法器722的第一输入端分别为滤波单元72的多个输入端，该多个乘法器722的第二输入端分别与变频频率信息生成单元721的多个输出端连接，用于将预设的变频频率信息分别与多组数字数据进行乘法运算；
滤波模块723，该滤波模块723的多个输入端分别与多个乘法器722的输出端连接，用于对乘法运算后的多组数字数据进行滤波，以滤除带外信息。
作为本发明一实施例，变频频率信息生成单元721可以采用数字控制振荡器（numerical controlled oscillator，NCO）实现。
作为本发明一实施例，该滤波模块723可以为无限长脉冲响应（InfiniteImpulse Response，IIR）滤波器或有限长脉冲响应（Finite Impulse Response，FIR）滤波器。
当然，滤波模块723也可以采用半带滤波器（Half Band Filter，HBF）或级联积分梳状滤波器（Cascaded Integrator Comb filter，CIC）结构的FIR滤波器。
合路单元73包括：
变频频率信息生成单元731，用于预设变频频率信息；
多个乘法器732，该多个乘法器732的第一输入端分别为合路单元73的多个输入端，该多个乘法器732的第二输入端分别与变频频率信息生成单元731的多个输出端连接，用于将预设的变频频率信息分别与滤波后的多组数字数据进行乘法运算；
加法器733，加法器733的多个输入端分别与多个乘法器732的输出端连接，加法器733的输出端为合路单元73的输出端，用于对乘法运算后的多组数字数据进行加法运算，使多组数字数据不重叠分布于第二预设带宽内，并输出。
作为本发明一实施例，变频频率信息生成单元731可以采用数字控制振荡器（numerical controlled oscillator，NCO）实现。
作为本发明一实施例，还提供一种包括上述模数转换数据传输器的模数转换芯片。
本发明实施例通过模数转换器内部的多个模数转换核将数据内容进行移频，滤除不必要的带外信息，并将多个滤波后的数据信息重新排列在频谱上，使多组数据信息合路到一起，最后通过并行或串行的接口将合路数据传输到对应的FPGA或ASIC内。
本发明实施例具有如下有益效果：
（1）优化了含多个ADC core类的转换器的接口容量，使得原来必须独立分配的接口减少。
（2）使多核转换器输出接口的有效信息容量得到提升，将带外不必要信息滤除后，放置其余的有效信息，大大提升了接口带宽的利用率，大大降低对并行口位宽速率以及串行口速率的要求。
（3）对ASIC的前期设计有很大的益处，在ASIC设计前期，很难确定对应的转换器接口个数。通过本发明可以根据内部处理的最大数字带宽和相应的比例预留接口即可。
以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种模数转换数据传输方法，其特征在于，所述方法包括下述步骤：
对多组模拟数据进行频移，生成多组独立分布于第一预设带宽内的数字数据，所述每组数字数据分别独立的分布在的带宽内；
对多组所述数字数据进行滤波，以滤除带外信息，滤波器的滤波系数可以根据系统的需求配置一定的阶数；
将滤波后的多组所述数字数据不重叠分布于第二预设带宽内。
2.如权利要求1所述的方法，其特征在于，所述对多组所述数字数据进行滤波，以滤除带外信息的步骤具体为：
预设变频频率信息，并将所述变频频率信息分别与多组所述数字数据进行乘法运算；
对乘法运算后的多组所述数字数据进行滤波，以滤除带外信息。
3.如权利要求1所述的方法，其特征在于，所述将滤波后的多组所述数字数据不重叠分布于第二预设带宽内的步骤具体为：
预设变频频率信息，并将所述变频频率信息分别与滤波后的多组所述数字数据进行乘法运算；
对乘法运算后的多组所述数字数据进行加法运算，使多组所述数字数据不重叠分布于第二预设带宽内。
4.一种模数转换数据传输器，其特征在于，所述模数转换数据传输器包括：
多个模数转换核，用于对输入所述模数转换数据传输器的多组模拟数据进行频移，生成多组独立分布于第一预设带宽内的数字数据，所述每组数字数据分别独立的分布在的带宽内；
滤波单元，用于对多组所述数字数据进行滤波，以滤除带外信息，滤波器的滤波系数可以根据系统的需求配置一定的阶数；
合路单元，用于将滤波后的多组所述数字数据不重叠分布于同一所述带宽内输出。
5.如权利要求4所述的模数转换数据传输器，其特征在于，所述滤波单元包括：
变频频率信息生成单元，用于预设变频频率信息；
多个乘法器，用于将所述预设的变频频率信息分别与多组所述数字数据进行乘法运算；
滤波模块，用于对乘法运算后的多组所述数字数据进行滤波，以滤除带外信息。
6.如权利要求5所述的模数转换数据传输器，其特征在于，所述变频频率信息生成单元为数字控制振荡器。
7.如权利要求4所述的模数转换数据传输器，其特征在于，所述滤波模块为IIR滤波器或FIR滤波器或HBF滤波器或CIC滤波器。
8.如权利要求4所述的模数转换数据传输器，其特征在于，所述合路单元包括：
变频频率信息生成单元，用于预设变频频率信息；
多个乘法器，用于将所述预设的变频频率信息分别与滤波后的多组所述数字数据进行乘法运算；
加法器，用于对乘法运算后的多组所述数字数据进行加法运算，使多组所述数字数据不重叠分布于第二预设带宽内。
9.如权利要求8所述的模数转换数据传输器，其特征在于，所述变频频率信息生成单元为数字控制振荡器。
10.一种模数转换芯片，其特征在于，所述模数转换芯片包括如权利要求4至9任一项所述的模数转换数据传输器。
CN201210215608.7A 2012-06-27 2012-06-27 一种模数转换数据传输方法、传输器及模数转换芯片 Active CN102723952B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210215608.7A CN102723952B (zh) 2012-06-27 2012-06-27 一种模数转换数据传输方法、传输器及模数转换芯片
PCT/CN2013/076627 WO2014000551A1 (zh) 2012-06-27 2013-06-03 模数转换数据传输方法、传输器及模数转换芯片
US14/564,998 US9035811B2 (en) 2012-06-27 2014-12-09 Analog digital data conversion method, analog digital data converter, and analog digital conversion chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210215608.7A CN102723952B (zh) 2012-06-27 2012-06-27 一种模数转换数据传输方法、传输器及模数转换芯片

Publications (2)

Publication Number Publication Date
CN102723952A CN102723952A (zh) 2012-10-10
CN102723952B true CN102723952B (zh) 2016-12-21

Family

ID=46949637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210215608.7A Active CN102723952B (zh) 2012-06-27 2012-06-27 一种模数转换数据传输方法、传输器及模数转换芯片

Country Status (3)

Country Link
US (1) US9035811B2 (zh)
CN (1) CN102723952B (zh)
WO (1) WO2014000551A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723952B (zh) * 2012-06-27 2016-12-21 华为技术有限公司 一种模数转换数据传输方法、传输器及模数转换芯片
US9671819B2 (en) * 2014-07-08 2017-06-06 Stmicroelectronics S.R.L. Digital filter with a pipeline structure, and a corresponding device
CN107026650B (zh) * 2016-01-29 2020-10-09 华为技术有限公司 一种模拟低通滤波器、模拟信息转换器以及滤波方法
US9792044B2 (en) * 2016-02-12 2017-10-17 Oracle International Corporation Decompression history buffer read/write pipelines
CN107171669B (zh) * 2016-03-08 2022-06-28 三星电子株式会社 半导体器件和半导体器件的操作方法
CN108886405B (zh) * 2016-08-22 2020-04-21 华为技术有限公司 一种信号滤波的方法、设备及系统
KR102684558B1 (ko) * 2016-12-28 2024-07-15 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템
CN110068730B (zh) * 2019-05-07 2020-08-07 中国科学院电子学研究所 双频段频谱数据采集方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0471968A2 (de) * 1990-08-22 1992-02-26 Robert Bosch Gmbh Verfahren zur Aufbereitung eines digitalen Frequenzmultiplexsignals sowie dessen Zerlegung
CN102291343A (zh) * 2011-08-08 2011-12-21 上海集成电路研发中心有限公司 模拟基带电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473013B1 (en) * 2001-06-20 2002-10-29 Scott R. Velazquez Parallel processing analog and digital converter
US6657574B1 (en) * 2002-12-09 2003-12-02 Cirrus Logic, Inc. One line data format for audio analog-to-digital converters
JP4789631B2 (ja) * 2006-01-19 2011-10-12 株式会社アドバンテスト デジタイザ、及びデジタイズ方法
US8059758B2 (en) * 2006-02-10 2011-11-15 Qualcomm, Incorporated Conversion of multiple analog signals in an analog to digital converter
CA2685443A1 (en) * 2007-05-10 2008-11-20 Astrium Limited Signal processing system
US8022853B2 (en) * 2009-11-04 2011-09-20 Renesas Electronics America, Inc. Transparent multiplexing of analog-to-digital converters
US8548100B2 (en) * 2011-05-09 2013-10-01 Elta Systems Ltd. Method and system for performing complex sampling of signals by using two or more sampling channels and for calculating time delays between these channels
CN102723952B (zh) * 2012-06-27 2016-12-21 华为技术有限公司 一种模数转换数据传输方法、传输器及模数转换芯片

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0471968A2 (de) * 1990-08-22 1992-02-26 Robert Bosch Gmbh Verfahren zur Aufbereitung eines digitalen Frequenzmultiplexsignals sowie dessen Zerlegung
CN102291343A (zh) * 2011-08-08 2011-12-21 上海集成电路研发中心有限公司 模拟基带电路

Also Published As

Publication number Publication date
WO2014000551A1 (zh) 2014-01-03
CN102723952A (zh) 2012-10-10
US20150109156A1 (en) 2015-04-23
US9035811B2 (en) 2015-05-19

Similar Documents

Publication Publication Date Title
CN102723952B (zh) 一种模数转换数据传输方法、传输器及模数转换芯片
CN103166598B (zh) 数字滤波器及其配置方法、电子设备及无线通信系统
Mahesh et al. Reconfigurable low area complexity filter bank architecture based on frequency response masking for nonuniform channelization in software radio receivers
Liu et al. Design and FPGA implementation of a reconfigurable digital down converter for wideband applications
CN102403986B (zh) 多通道的cic抽取滤波器及其实现方法
CN102035503B (zh) 滤波装置及级联积分梳状滤波器的滤波方法
CN101222213A (zh) 基于可编程逻辑器件的插值cic滤波器及实现方法
CN102025377A (zh) 一种改进型级联积分梳妆插值滤波器
CN102158451B (zh) 高速多载波多相内插滤波方法和装置
CN101072019B (zh) 一种滤波器及其滤波方法
US10812096B2 (en) Ad converting device and electronic apparatus
CN101895273B (zh) 多制式数据的滤波器及滤波方法
US20210328577A1 (en) Audio rate conversion system and electronic apparatus
CN1180268A (zh) 用预定的滤波器系数的数字滤波器和方法
CN101272209B (zh) 一种对多通道复用数据进行滤波的方法及设备
CN103078606A (zh) 多通道的cic内插滤波器系统及其实现方法
CN100583855C (zh) 一种级联积分梳状滤波器
JP5557339B2 (ja) デシメーションフィルタ及びデシメーション処理方法
CN105048997A (zh) 匹配滤波器复用装置和方法、数字通信接收机
Liu et al. FPGA implementation of a reconfigurable channelization for simultaneous multichannel DRM30/FM receiver
CN116910456B (zh) 一种滤波方法、装置、电子设备及计算机可读存储介质
KR101740713B1 (ko) 레이더 테스트용 에스디알 수신기
CN109120241B (zh) 一种实数交叉型复系数fir滤波器
CN201854251U (zh) 基于cpld的高速实时带阻滤波器
CN101969331B (zh) 一种解决资源消耗的数字选频方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant