CN103078606A - 多通道的cic内插滤波器系统及其实现方法 - Google Patents

Abstract

本发明提供一种多通道的CIC内插滤波器系统及其实现方法，该方法包括以下步骤：将M路串行数据输入L级梳状滤波器中进行梳状滤波处理；对经过L级梳状滤波处理后的数据进行R倍内插处理；将经过内插处理后的M路串行数据分成P通道、每通道N路的串行数据，然后输入到P通道的L级积分滤波器中进行积分滤波处理；其中，各通道上的N路数据复用同一积分滤波器的硬件资源。本发明的多通道的CIC内插滤波器系统及其实现方法不仅简化了多通道CIC滤波器中的架构设计，而且进一步的降低了硬件资源耗费。

Description

多通道的CIC内插滤波器系统及其实现方法

技术领域

本发明涉及数字信号处理中的多速率信号处理技术领域，特别是涉及一种多通道的CIC内插滤波器系统以及一种多通道的CIC内插滤波器系统的实现方法。

背景技术

在软件无线电中，数字上变频算法需要对数据进行内插滤波处理，在最后一级数据内插滤波处理中，一般采用CIC（Cascaded Integrator Comb，级联积分梳状）内插滤波器。采用CIC内插滤波器,具备如下几个优点：①只需要加法器，无需一般的FIR滤波器所需的乘法运算；②无需存储滤波器的系数。上述优点无论是对提高实用性还是对简化硬件设计都具有重要意义，因此CIC内插滤波器在多数率信号处理中具有特别重要的位置。

传统的CIC内插滤波器及其实现方法，如图1所示，包括插值模块、多级梳状滤波器以及多级积分滤波器，其将多级梳状滤波器和多级积分滤波器分解成单个的梳状滤波器和积分滤波器，然后将单个的滤波器组合进行级联，实现多级的CIC滤波器。在进行信号处理的时候，先对输入的信号进行插值处理，然后利用单个的梳状滤波器和积分滤波器的级联滤波处理，实现对输入信号的多级CIC内插处理。采用上述方法，可以使得单个CIC滤波器配对来实现，便于模块化设计和应用。

然而，上述方案由于内插处理在CIC之前，导致内插后的数据速率比较高，对CIC滤波器的运行时钟频率有要求，这样处理起来比较耗费硬件资源，不是一种节约资源的方法；而且，上述方法只能应用于单通道的CIC滤波器，对于多通道CIC滤波器，上述方法就不能适用。

发明内容

基于此，有必要针对上述多通道CIC滤波器下硬件资源耗费比较大的问题，提供一种多通道的CIC内插滤波器系统及其实现方法。

一种多通道CIC内插滤波器系统的实现方法，包括以下步骤：

将M路串行数据输入L级梳状滤波器中进行梳状滤波处理；

对经过L级梳状滤波处理后的数据进行R倍内插处理；

将经过内插处理后的M路串行数据分成P通道、每通道N路的串行数据，然后输入到P通道的L级积分滤波器中进行积分滤波处理；其中，各通道上的N路数据复用同一积分滤波器的硬件资源。

一种多通道CIC内插滤波器系统，包括多通道梳状滤波器模块、内插处理模块以及多通道积分滤波器模块，其中，所述多通道梳状滤波器模块由L个梳状滤波器级联而成，所述多通道积分滤波器模块由P个积分滤波器通道并联而成，且每个积分滤波器通道由L个积分滤波器级联而成；

所述多通道梳状滤波器模块用于对输入的M路串行数据进行梳状滤波处理；

所述内插处理模块用于对经过L级梳状滤波处理后的数据进行R倍内插处理；

所述多通道积分滤波器模块用于将经过内插处理后的M路串行数据分成P通道、每通道N路的串行数据，然后输入到各积分滤波器通道中进行积分滤波处理；其中，各通道上的N路数据复用同一积分滤波器的硬件资源。

通过以上方案可以看出，本发明的多通道的CIC内插滤波器系统及其实现方法，考虑到内插前信号的数据速率比较低，因此采用串行输入的方式，基于同一个L级的梳状滤波器来达到资源的时分复用，节省硬件资源；并且在经过R倍内插处理后，考虑到信号的数据速度提高了R倍，因此采用多相滤波的方法，将M路串行数据分成P通道、每通道N路的串行数据，各通道上的N路数据复用同一积分滤波器的硬件资源，这种做法不仅简化了多通道CIC滤波器中的架构设计，而且进一步的降低了硬件资源耗费，因此具有较好的市场应用前景。

附图说明

图1为传统的单通道CIC内插滤波器的实现框图；

图2为本发明一种多通道的CIC内插滤波器系统的实现方法的流程示意图；

图3为L级梳状滤波器的具体架构图；

图4为P通道的L级积分滤波器的具体架构图；

图5为采取低延时架构设计的积分滤波器；

图6为本发明一种多通道CIC内插滤波器系统的结构示意图。

具体实施方式

下面结合附图对本发明的具体实施例作进一步的描述。

多级积分梳状滤波器系统函数为：

$H\left(z\right)={\left(\frac{1}{\mathrm{KR}}\frac{1-Z^{-\mathrm{KR}}}{1-Z^{-1}}\right)}^L$

其中，R为内插倍数，K为梳状部分的延时，一般K=1或2，L为级数，L≦6。在本发明中，以K=1为例进行说明。

参见图2所示，一种多通道CIC内插滤波器系统的实现方法，包括以下步骤：

步骤S101，将输入的M路串行数据输入到L级梳状滤波器中进行梳状滤波处理，然后进入步骤S102。

本发明采用L级梳状滤波器级联的方式，实现对输入信号的梳状滤波处理。针对多通道信号，由于内插前的信号，数据速率低，因此可以采用串行输入的方式，基于同一个L级的梳状滤波器，达到资源的时分复用，以降低硬件资源消耗。

作为一个较好的实施例，本步骤中在L级梳状滤波器中进行梳状滤波处理的过程具体可以包括如下：

步骤S1011，在除第L级（L级即为最后一级）梳状滤波器之外的任意一级梳状滤波器中，将输入本级梳状滤波器中的M路数据和经过K×M阶延时器（Z^-KM）延时后的数据Y_M在求和单元中进行相加处理，得到Y_sum0，并对该处理结果Y_sum0进行一阶延时处理得到Y_sum1，然后将经过一阶延时处理后的结果Y_sum1输出到下一级的梳状滤波器中；以及

步骤S1012，在第L级梳状滤波器中，将输入该梳状滤波器中的M路数据和经过K×M阶延时器延时后的数据在求和单元中进行相加处理，并对该处理结果进行一阶延时处理，即可结束梳状滤波处理并输出所述经过L级梳状滤波处理后的数据。

作为一个较好的实施例，上述步骤S1011以及步骤S1012中的一阶延时处理可以通过在梳状滤波器中求和单元的后面添加一个寄存器单元来实现，如图3所示。通常可以在每一级梳状滤波器的求和单元后面均添加一个寄存器单元，这种情况下，我们可以说每一级的梳状滤波器均由一个求和单元和一个寄存器单元组成。当然也不是每一级都必须要使用寄存器单元。即每一级梳状滤波器中的寄存器单元，可以选择使用，也可以不选择使用。当梳状滤波器不存在时序上的关键路径或是瓶颈的时候，就可以省略部分寄存器单元中的处理，这样一来一方面可以节约硬件资源消耗，另一方面也可以减少梳状滤波器的处理时延，降低整个多通道CIC滤波器的整体时延。具体的，可以在L级梳状滤波器中，选择部分带有寄存器单元，部分不带有寄存器单元的方案，折衷考虑时序、时延和资源消耗。

步骤S102，对经过L级梳状滤波处理后的数据进行R倍内插处理。

经过R倍内插处理后，输出信号的数据速率将提高R倍。数据内插处理，常用的有线性内插法、零插入法和零阶保持法。其中，线性内插法在每个采样间加一个线性拟合，所需的计算量比较大；另外，零阶保持法虽然计算量不大，但不同的零阶保持法，会对感兴趣的频带引起小的失真，而这种失真无法用低通滤波器来滤除。因此，一方面为了降低计算量，另一方面为了保证系统性能，本发明采用零插入法进行R倍数据内插处理。R倍数据内插处理方法是：输入信号为X₀、X₁、X₂…X_n，则在X_m与X_m+1（m=0、1…）之间，内插R-1个0，则输出数据为：X₀、0、0…0、X₁、0、0…0、X₂、0…0、X_n、0、0…0。

步骤S103，将经过内插处理后的M路串行数据分成P通道、每通道N路的串行数据，然后输入到P通道的L级积分滤波器中进行积分滤波处理；其中，各通道上的N路数据复用同一积分滤波器的硬件资源。

在本实施例中，R倍数据内插处理采用的是零插入法，虽然内插后的数据速率提高到R倍，但内插的R-1个数字都是0，而0与任何数相乘或累加均不会改变原始数据，因此，利用这个优异特性，可以采用多相滤波的方法，构建L级多通道积分滤波器，实现对多通道信号的数据处理。由于内插后数据速率的提升，不能完全采用类似L级多通道梳状滤波器的串行处理模式，因此可以采用半并行的处理方式，实现对多通道数据的积分滤波处理。具体描述如下：

（1）将M路串行数据分成P通道、每通道N路的串行数据，每个N通道的串行数据依次记为：P₀、P₁...P_N，然后输入到P通道的L级积分滤波器中进行积分滤波处理，如图4所示。其中，M=P×N，M=a×R×N，a为正整数；

（2）每个L级的积分滤波器，对输入的N路串行数据进行积分滤波处理。

作为一个较好的实施例，上述在P通道的L级积分滤波器中进行积分滤波处理的过程具体可以包括：

步骤S1031，在所述P通道的任意一个通道、除该通道中第L级积分滤波器之外的任意一级积分滤波器中，将输入该级积分滤波器中的N路数据和经过一阶延时器和N-1阶延时器延时后的数据在积分单元中进行相加处理，并对该处理结果进行一阶延时处理，然后将经过一阶延时处理后的结果输出到下一级的积分滤波器中；以及

步骤S1032，在所述P通道的任意一个通道的最后一级积分滤波器中，将输入该级积分滤波器中的N路数据和经过一阶延时器和N-1阶延时器延时后的数据在积分单元中进行相加处理，并对该处理结果进行一阶延时处理，即可结束积分滤波处理并输出每通道N路的数据。

以第一级积分滤波器为例进行描述：P₀和经过一阶延时器和N-1阶延时器（Z^-N+1）延时后的数据P₀_delay在积分单元中进行相加处理，得到P₀_sum0，然后进行一阶延时处理，输出P₀_sum1，然后输入到第二级积分滤波器处理。之后各级的积分滤波器的处理过程与第一级积分滤波器相同，如此进行L次积分滤波处理，即可实现对N路数据的L级积分滤波处理。

类似的，其他P-1个通道上的L级积分滤波器也做类似处理。从而，并行完成对P通道、每通道N路的数据的L级积分滤波处理。

作为一个较好的实施例，上述步骤S1031以及步骤S1032中的一阶延时处理可以通过在积分滤波器中求和单元的后面添加一个寄存器单元来实现，如图4所示。通常可以在每一级积分滤波器的积分单元后面均添加一个寄存器单元，这种情况下，我们可以说每一级的积分滤波器均由一个积分单元和一个寄存器单元组成。当然也不是每一级都必须要使用寄存器单元。即：对于每一级积分滤波器中的寄存器单元，可以选择使用，也可以选择不使用，参见图5所示。可以采用不带有寄存器单元的低时延架构的积分滤波器结构，也可以采用带有寄存器单元的积分滤波器结构。当积分滤波器不存在时序上的关键路径或是瓶颈的时候，可以省略部分寄存器单元中的处理，这样一方面可以节约硬件资源消耗，另一方面也可以减少积分滤波器的处理时延，降低整个多通道CIC滤波器的整体时延。具体的，可以在L级积分滤波器中，选择部分带有寄存器单元，部分不带有寄存器单元的方案，折衷考虑时序、时延和资源消耗。

另外，作为一个较好的实施例，在所述步骤S101将M路串行数据输入L级梳状滤波器中进行梳状滤波处理之前，还可以包括步骤S100：对所述M路串行数据X进行符号位扩展处理，然后输出M路串行数据Y。首先进行符号位扩展处理是为了保证后续滤波处理中的信号不溢出，也可以保证L级梳状滤波器每一级的位宽都不用再扩展，方便设计。

上述对输入的M路数据进行符号位扩展处理的过程具体可以为如下：采用如下公式进行符号位扩展处理：

B_out=B_in+L-1

其中，B_in为输入的M路数据信号的位宽，B_out为输出信号的位宽。

作为一个较好的实施例，在所述步骤S103进行积分滤波处理之后，还可以包括步骤S104：对经过积分滤波处理后并行输出的P通道、每通道N路的数据进行整形和截位处理，输出系统要求的数据。为了保证信号在处理过程中不失真，需要加大中间处理的数据位宽，而最后输出时则需要对CIC内插滤波后的数据进行截位和整形处理，以满足后续应用的要求。数据整形处理，主要是对输出幅度进行一定的限制，以避免信号幅度过大，对后续处理带来额外的影响。

通过上述几个步骤的处理，即可实现对多通道数据的CIC内插滤波处理。

作为一个较好的实施例，为了进一步优化设计，提高资源的复用率，对于梳状滤波器的K×M阶延时器（Z^-KM）和所述积分滤波器的N-1阶延时器（Z^-N+1）的延时处理，可以不采用普通寄存器，而是采用块存储器（Block RAM）模块或是采用芯片上固有的移位寄存器来实现，以降低对芯片上稀缺的普通寄存器的消耗。采用固有的硬件资源，可以提升整体芯片的资源占用率。

另外，对所述串行输入到L级梳状滤波器中的M路数据的存储也可以采用芯片固有的硬件资源来实现，具体为采用块存储器（Block RAM）模块或芯片上固有的移位寄存器来实现，每通道的K路数据复用同一片Block RAM或移位寄存器，这样可以进一步提升资源的复用率，节约硬件资源。

本发明可以采用诸如FPGA、CPLD、EPLD、DSP等可编程逻辑器件实现，也可使用专用ASIC芯片来实现。通道数可以随应用需求增减，大大增加了系统的灵活性和可扩展性。

与本发明的一种多通道CIC内插滤波器系统的实现方法相对应的，本发明还提供一种多通道CIC内插滤波器系统，如图6所示，包括多通道梳状滤波器模块101、内插处理模块102、多通道积分滤波器模块103；其中，多通道梳状滤波器模块101的输出端与内插处理模块102的输入端相连接，内插处理模块102的输出端与多通道积分滤波器模块103的输入端相连接。另外，所述多通道梳状滤波器模块101由L个梳状滤波器级联而成，所述多通道积分滤波器模块103由P个积分滤波器通道并联而成，且每个积分滤波器通道由L个积分滤波器级联而成。下面描述各模块的具体功能：

所述多通道梳状滤波器模块101用于对输入的M路串行数据进行梳状滤波处理；

所述内插处理模块102用于对经过L级梳状滤波处理后的数据进行R倍内插处理；

所述多通道积分滤波器模块103用于将经过内插处理后的M路串行数据分成P通道、每通道N路的串行数据，然后输入到各积分滤波器通道中进行积分滤波处理；其中，各通道上的N路数据复用同一积分滤波器的硬件资源。

作为一个较好的实施例，所述梳状滤波器可以包括求和单元以及寄存器单元，并且当梳状滤波器不存在时序上的关键路径或瓶颈时，可以省略掉部分寄存器单元。

同理，所述积分滤波器也可以包括积分单元以及寄存器单元，并且当积分滤波器不存在时序上的关键路径或瓶颈时，可以省略掉部分寄存器单元。

作为一个较好的实施例，本发明的多通道CIC内插滤波器系统，还可以包括符号位扩展模块、数据截位处理模块；

所述符号位扩展模块用于对进行梳状滤波处理之前的M路串行数据进行符号位扩展处理；

所述数据截位处理模块用于对经过积分滤波处理后并行输出的P通道、每通道N路的数据进行整形和截位处理，输出系统要求的数据。

作为一个较好的实施例，本发明可以采用块存储器模块或芯片上固有的移位寄存器，来实现所述梳状滤波器中延时器（即K×M阶延时器）的延时处理、积分滤波器中延时器（即N-1阶延时器）的延时处理。

另外，本发明可以采用块存储器模块或芯片上固有的移位寄存器来实现所述L级梳状滤波器中的M路数据的存储。

本发明的一种多通道的CIC内插滤波器系统的其它技术特征与上述一种多通道的CIC内插滤波器系统的实现方法相同，此处不予赘述。

由以上方案可以看出，本发明的多通道的CIC内插滤波器系统及其实现方法，考虑到内插前信号的数据速率比较低，因此采用串行输入的方式，基于同一个L级的梳状滤波器来达到资源的时分复用，节省硬件资源；并且在经过R倍内插处理后，考虑到信号的数据速度提高了R倍，因此采用多相滤波的方法，将M路串行数据分成P通道、每通道N路的串行数据，各通道上的N路数据复用同一积分滤波器的硬件资源，这种做法不仅简化了多通道CIC滤波器中的架构设计，而且进一步的降低了硬件资源耗费，因此本发明具有较好的市场应用前景。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (13)

1.一种多通道CIC内插滤波器系统的实现方法，其特征在于，包括以下步骤：

将M路串行数据输入L级梳状滤波器中进行梳状滤波处理；

对经过L级梳状滤波处理后的数据进行R倍内插处理；

将经过内插处理后的M路串行数据分成P通道、每通道N路的串行数据，然后输入到P通道的L级积分滤波器中进行积分滤波处理；其中，各通道上的N路数据复用同一积分滤波器的硬件资源。

2.根据权利要求1所述的多通道CIC内插滤波器系统的实现方法，其特征在于，在所述将M路串行数据输入L级梳状滤波器中进行梳状滤波处理之前，还包括步骤：对所述M路串行数据进行符号位扩展处理。

3.根据权利要求1所述的多通道CIC内插滤波器系统的实现方法，其特征在于，在所述进行积分滤波处理之后，还包括步骤：对经过积分滤波处理后并行输出的P通道、每通道N路的数据进行整形和截位处理。

4.根据权利要求2所述的多通道CIC内插滤波器系统的实现方法，其特征在于，所述对M路串行数据进行符号位扩展处理的过程具体包括：

采用如下公式进行符号位扩展处理：

B_out=B_in+L-1

其中，B_in为输入的M路数据信号的位宽，B_out为输出信号的位宽。

5.根据权利要求1所述的多通道CIC内插滤波器系统的实现方法，其特征在于，所述进行R倍内插处理的过程具体包括：采用零插入法进行R倍内插处理。

6.根据权利要求1或2或3所述的多通道的CIC抽取滤波器系统的实现方法，其特征在于，在所述L级梳状滤波器中进行梳状滤波处理的过程具体包括：

在除第L级梳状滤波器之外的任意一级梳状滤波器中，将输入本级梳状滤波器中的M路数据和经过K×M阶延时器延时后的数据在求和单元中进行相加处理，并对该处理结果进行一阶延时处理，然后将经过一阶延时处理后的结果输出到下一级的梳状滤波器中；其中，K为梳状部分的延时；以及

在第L级梳状滤波器中，将输入该梳状滤波器中的M路数据和经过K×M阶延时器延时后的数据在求和单元中进行相加处理，并对该处理结果进行一阶延时处理，然后输出所述经过L级梳状滤波处理后的数据。

7.根据权利要求6所述的多通道的CIC抽取滤波器系统的实现方法，其特征在于，采用块存储器模块或芯片上固有的移位寄存器来实现对所述梳状滤波器中延时器的延时处理。

8.根据权利要求1或2或3所述的多通道的CIC抽取滤波器系统的实现方法，其特征在于，在所述P通道的L级积分滤波器中进行积分滤波处理的过程具体包括：

在所述P通道的任意一个通道、除该通道中第L级积分滤波器之外的任意一级积分滤波器中，将输入该级积分滤波器中的N路数据和经过一阶延时器和N-1阶延时器延时后的数据在积分单元中进行相加处理，并对该处理结果进行一阶延时处理，然后将经过一阶延时处理后的结果输出到下一级的积分滤波器中；以及

在所述P通道的任意一个通道的最后一级积分滤波器中，将输入该级积分滤波器中的N路数据和经过一阶延时器和N-1阶延时器延时后的数据在积分单元中进行相加处理，并对该处理结果进行一阶延时处理，然后输出每通道N路的数据。

9.根据权利要求8所述的多通道的CIC抽取滤波器系统的实现方法，其特征在于，采用块存储器模块或芯片上固有的移位寄存器来实现对所述积分滤波器中延时器的延时处理。

10.根据权利要求1或2或3所述的多通道的CIC抽取滤波器系统的实现方法，其特征在于，采用块存储器模块或芯片上固有的移位寄存器来实现对所述L级梳状滤波器中的M路数据的存储。

11.一种多通道CIC内插滤波器系统，其特征在于，包括多通道梳状滤波器模块、内插处理模块以及多通道积分滤波器模块，其中，所述多通道梳状滤波器模块由L个梳状滤波器级联而成，所述多通道积分滤波器模块由P个积分滤波器通道并联而成，且每个积分滤波器通道由L个积分滤波器级联而成；

所述多通道梳状滤波器模块用于对输入的M路串行数据进行梳状滤波处理；

所述内插处理模块用于对经过L级梳状滤波处理后的数据进行R倍内插处理；

所述多通道积分滤波器模块用于将经过内插处理后的M路串行数据分成P通道、每通道N路的串行数据，然后输入到各积分滤波器通道中进行积分滤波处理；其中，各通道上的N路数据复用同一积分滤波器的硬件资源。

12.根据权利要求11所述的多通道的CIC抽取滤波器系统，其特征在于，所述梳状滤波器包括求和单元以及寄存器单元；

和/或

所述积分滤波器包括积分单元以及寄存器单元。

13.根据权利要求11所述的多通道的CIC抽取滤波器系统，其特征在于，还包括符号位扩展模块、数据截位处理模块；

所述符号位扩展模块用于对进行梳状滤波处理之前的M路串行数据进行符号位扩展处理；

所述数据截位处理模块用于对经过积分滤波处理后并行输出的P通道、每通道N路的数据进行整形和截位处理。

Images