CN201087947Y - 多通道数字上变频系统 - Google Patents

Abstract

本实用新型公开了多通道数字上变频系统，包括通道数据输出端、第一级内插滤波器组、多通道NCO产生模块、第一级复数调制和信号累加处理模块、第二级内插滤波器组、第二级复数调制处理模块、第三级正交调制处理模块、增益调节模块、本振抑制模块，所述通道数据输出端顺序通过第一级内插滤波器组、第一级复数调制和信号累加处理模块、第二级内插滤波器组、第二级复数调制处理模块、第三级正交调制处理模块、增益调节模块与本振抑制模块输入端连接，所述多通道NCO产生模块输出端与第一级复数调制和累加处理模块输入端连接。本实用新型有效降低上变频系统的成本、体积和功耗，提高了系统的灵活性和可扩展性。

Description

多通道数字上变频系统

技术领域

本实用新型涉及移动通信领域，尤其涉及多通道数字上变频系统。

背景技术

随着移动通信的发展，移动通信用户数也急剧增加，运营商不得不对移动通信系统进行扩容处理，以满足用户的通信需求。如今，通信系统由单载波发展到多载波系统，如GSM移动通信系统，原来4载波系统已足以满足当时的用户需求，而今，需要8载波、12载波甚至16载波系统方能满足当今移动通信用户的通信要求。

通信技术的不断进步，也使得当今越来越多的通信产品采用数字技术来实现，如采用数字中频技术完成载波的选频处理，所以，随着多载波系统的不断应用，一方面需要支持多载波处理功能的产品，另一方面，随着用户对产品体积、功耗方面的要求，产品需要逐步向低功耗、小型化、微型化方向发展。所以，从单通道处理系统扩展到多通道系统，不能简单将单路系统级联起来合成多载波系统，而应该将单路系统的功能进行合并和扩展，形成多载波系统，以完成多通道的信号的处理。

在数字中频处理系统中，数字上变频器(DUC)的主要功能是对输入的数字信号进行各种调制和频率变换，也即在数字域内实现调制和混频，最后，输出高速的调制信号。目前，应用较多的是单通道的数字上变频器，主要实现对单路数据的调制。多通道数字上变频器，一般只能支持对四通道数据的调制，要扩展到8通道以上的系统，需要集成多个数字上变频器，一方面会增加系统成本，另一方面，也不易实现产品的小型化、系统功耗较大。

图1是公知的四通道数字上变频器的原理框图。数据处理流程如下：先对输入的四通道数据进行通道选择处理，然后每通道的数据进行独立处理，最后，对四通道数据进行累加运算，输出高速的调制信号。从图1可以看出，该结构的多通道数字上变频器，数据选通后，每通道单独进行数字上变频处理，累加后，四通道数据一起输出，优点在于整个系统的数据处理时序和逻辑控制非常简单，而且，每通道的数字上变频处理不受其他通道的影响，应用简单、方便。缺点在于该上变频器只采用一级混频处理，使得输出信号的频率有一定的限制，限制了上变频器的使用。每个通道单独处理，需要较多的硬件资源，尤其是一些内插滤波器处理模块，可以在累加和处理之后进行，这样，多通道可以复用资源，从而节约器件的资源。此外，从图1可以看到，累加和在最后一级进行，由于数字上变频处理之后，最后的数据速率很高，这样，累加处理需要加法树来支持，需要较多的资源。

实用新型内容

本实用新型的目的在于克服现有技术的缺点，提供多通道数字上变频系统，本实用新型有效降低上变频系统的成本、体积和功耗，提高了系统的灵活性和可扩展性。

本实用新型的目的通过下述技术方案实现：多通道数字上变频系统，包括多个第一级内插滤波器组、多通道NCO产生模块、第一级复数调制和信号累加处理模块、第二级内插滤波器组、第二级复数调制处理模块、第三级正交调制处理模块、增益调节模块、本振抑制模块，所述多个第一级内插滤波器组输出端顺序通过第一级复数调制和信号累加处理模块、第二级内插滤波器组、第二级复数调制处理模块、第三级正交调制处理模块、增益调节模块与本振抑制模块输入端连接，所述多个第一级内插滤波器组与多个通道数据输出信号连接，所述多通道NCO产生模块输出端与第一级复数调制和累加处理模块输入端连接。

本实用新型还提供另多通道数字上变频系统，包括数据并串转换处理模块、第一级内插滤波器组、多通道NCO产生模块、第一级复数调制和信号累加处理模块、第二级内插滤波器组、第二级复数调制处理模块、第三级正交调制处理模块、增益调节模块、本振抑制模块，所述数据并串转换处理模块顺序通过第一级内插滤波器组、第一级复数调制和信号累加处理模块、第二级内插滤波器组、第二级复数调制处理模块、第三级正交调制处理模块、增益调节模块与本振抑制模块输入端连接，所述数据并串转换处理模块与多个通道数据输出信号连接。

上述的提供的两种多通道数字上变频系统，都还包括单通道NCO产生模块，所述单通道NCO产生模块个数为2个，其中一个单通道NCO产生模块的输出端与第二级复数调制处理模块的输入端连接，另一个单通道NCO产生模块的输出端与第三级正交调制处理模块的输入端连接；

所述第一级复数调制和信号累加处理模块包括NCO信号延时处理模块、内插滤波器后I、Q信号延时处理模块、乘法器、混频后I、Q信号延时处理模块、累加器和累加后I、Q信号延时处理模块；所述多通道NCO产生模块依次通过NCO信号延时处理模块、乘法器、混频后I、Q信号延时处理模块、累加器与累加后I、Q信号延时处理模块连接；所述第一级内插滤波器组依次通过I、Q信号延时处理模块、乘法器、混频后I、Q信号延时处理模块、累加器与累加后I、Q信号延时处理模块连接；

所述第一级内插滤波器组和第二级内插滤波器组由一个、两个或三个内插滤波器组成。所述内插滤波器是FIR、IIR、CIC或半带内插滤波器。

所述第二级复数调制处理模块包括乘法器和加法器，所述乘法器与加法器连接，所述乘法器与第二级内插滤波器组相连结，与单通道NCO产生模块并连；所述第三级正交调制处理模块包括乘法器和减法器，所述乘法器与减法器连接。

本实用新型所提出的多通道数字上变频系统可以利用CPLD、FPGA、EPLD、DSP等可编程逻辑器件来实现，也可使用专用ASIC芯片来实现。

本实用新型中的多通道数字上变频系统的工作原理如下：通道1、通道2、…通道N的I、Q数据并行输入，通过各自通道的第一级内插滤波器组进行数据内插和滤波处理，或是通过数据并串转换后，N通道并行输入的数据转换为串行数据流，串行数据经过同一个内插滤波器组模块进行数据内插和滤波处理。内插滤波后的数据和多通道NCO产生模块生成的本振信号送入到第一级复数调制处理模块进行第一级混频和调制处理，输出经过第一级调制的I、Q信号。调制后的I、Q数据送入到多通道信号累加处理模块进行求和运算，累加后的I、Q数据输入到第二级内插滤波器组进行第二级的内插和滤波处理。输出的内插滤波后的I、Q数据进行第二级复数调制处理以及第三级正交调制处理。经过三级调制后的信号经过增益调节模块，输出符合系统增益要求的I、Q信号。最后，经过本振抑制处理模块，很好的抑制系统中的直流本振泄漏以及载波泄漏，输出最终的调制信号。

本实用新型与现有技术相比具有如下优点和有益效果：

1、本实用新型有利于采用诸如FPGA、CPLD、EPLD、DSP等可编程逻辑器件实现，通道数可以随应用需求增减，大大增加了系统的灵活性和可扩展性；

2、本实用新型提供了三级混频处理，可以输出任意频率组合的载波，扩大了系统的使用范围；

3、本实用新型采用了复数调制和正交调制的相结合的处理方式，保证I、Q信号幅度的一致性和相位的正交性，从而很好的抑制负频镜像信号；

4、本实用新型将多通道信号累加处理模块放置在第一级内插和复数调制处理模块之后，这样，由于经过第一级内插滤波，数据速率不是很高，这样，就可以采用时分复用资源的方式来实现累加运算，而无需传统的加法树架构来实现求和处理，可以大大节约资源；

5、本实用新型将第一级复数调制处理模块以及多通道信号累加处理模块结合起来，利用一种比较特殊的结构形式来实现，以达到在进行复数调制的同时，对调制信号进行累加处理，最后即可输出经过调制后的信号累加和结果。充分利用了每个器件的资源，如乘法器、加法器等，大大提高了系统的资源利用率。

附图说明

图1是公知的四通道数字上变频器的原理框图；

图2为本实用新型提出的多通道数字上变频系统的结构示意图；

图3为本实用新型提出的另多通道数字上变频系统的结构示意图；

图4为本实用新型的第一级复数调制和信号累加处理模块结构图；

图5为本实用新型的采用的第二级复数调制和第三级正交调制的原理图；

图6是N个通道NCO串行输出模式示意图；

图7是N个通道NCO并行输出模式示意图；

图8是N个通道NCO突发模式NCO输出时序示意图。

具体实施方式

下面结合实施例及附图对本实用新型作进一步详细的描述，但本实用新型的实施方式不限于此。

实施例1

如图2所示，本实用新型提供的多通道数字上变频系统，包括多个第一级内插滤波器组、多通道NCO产生模块、第一级复数调制和信号累加处理模块、第二级内插滤波器组、第二级复数调制处理模块、第三级正交调制处理模块、增益调节模块、本振抑制模块，所述第一级内插滤波器组输出端顺序通过多个第一级复数调制和信号累加处理模块、第二级内插滤波器组、第二级复数调制处理模块、第三级正交调制处理模块、增益调节模块与本振抑制模块输入端连接，所述第一级内插滤波器组设置多个且与多个通道数据输出信号一一对应连接，所述多通道NCO产生模块输出端与第一级复数调制和累加处理模块输入端连接。

利用图2提出的系统实现的一种数字上变频方法，其步骤如下：

(1)多个通道数据(例如通道1、通道2……通道N)并行输出I、Q数据到第一级内插滤波器组进行数据内插和滤波处理；

(2)内插滤波后的数据和多通道NCO产生模块生成的本振信号一并送入到第一级复数调制和信号累加处理模块进行第一级混频、调制处理及累加运算；

(3)累加后的I、Q数据输入到第二级内插滤波器组进行第二级的内插和滤波处理，内插滤波后的I、Q数据再输入到第二级复数调制处理模块以及第三级正交调制处理模块进行第二级复数调制处理以及第三级正交调制处理；

(4)经过三级调制后的信号经过增益调节模块，输出符合系统增益要求的I、Q信号，最后，I、Q信号再经过本振抑制处理模块进行直流本振泄漏以及载波泄漏的抑制，输出最终的调制信号。

实施例2

如图3所示，本实用新型提出的另多通道数字上变频系统，包括数据并串转换处理模块、第一级内插滤波器组、多通道NCO产生模块、第一级复数调制和信号累加处理模块、第二级内插滤波器组、第二级复数调制处理模块、第三级正交调制处理模块、增益调节模块、本振抑制模块，所述数据并串转换处理模块顺序通过第一级内插滤波器组、第一级复数调制和信号累加处理模块、第二级内插滤波器组、第二级复数调制处理模块、第三级正交调制处理模块、增益调节模块与本振抑制模块输入端连接，所述数据并串转换处理模块与多个通道数据输出信号连接。

利用图3提出的系统实现数字上变频的方法包括以下步骤：

(1)多个通道(例如通道1、通道2……通道N)数据并行输出I、Q数据到数据并串转换模块，数据并串转换模块将并行输入的I、Q数据转换为串行数据流，串行数据经过第一级内插滤波器组进行数据内插和滤波处理；

(2)内插滤波后的数据和多通道NCO产生模块生成的本振信号一并送入到第一级复数调制和信号累加处理模块进行第一级混频、调制处理及累加运算；

(3)累加后的I、Q数据输入到第二级内插滤波器组进行第二级的内插和滤波处理，内插滤波后的I、Q数据再输入到第二级复数调制处理模块以及第三级正交调制处理模块进行第二级复数调制处理以及第三级正交调制处理；

(4)经过三级调制后的信号经过增益调节模块，输出符合系统增益要求的I、Q信号，最后，I、Q信号再经过本振抑制处理模块进行直流本振泄漏以及载波泄漏的抑制，输出最终的调制信号。

在图3提出的数字上变频系统中对多通道数据输出信号，即数据通道1、数据通道2、…数据通道N并行输出的I、Q数据进行了数据并串转换处理，将输出的并行数据，转换为串行的I、Q数据流，这样，就可以使用同一个内插滤波器组完成对N通道I、Q数据的内插和滤波处理。因此，这样的处理方式，提高了第一级内插滤波器组的使用率，从而节约了资源利用。

实施例1或实施例2中提到的多通道数字上变频系统都还包括单通道NCO产生模块，所述单通道NCO产生模块个数为2个，其中一个单通道NCO产生模块的输出端与第二级复数调制处理模块的输入端连接，另一个单通道NCO产生模块的输出端与第三级正交调制处理模块的输入端连接；

实施例1或实施例2中提到的多通道数字上变频系统中包括的第一级复数调制和信号累加处理模块，如图4所示，其包括NCO信号延时处理模块、内插滤波器后I、Q信号延时处理模块、乘法器、混频后I、Q信号延时处理模块、累加器和累加后I、Q信号延时处理模块；所述多通道NCO产生模块依次通过NCO信号延时处理模块、乘法器、混频后I、Q信号延时处理模块、累加器和累加后I、Q信号延时处理模块连接；所述第一级内插滤波器组依次通过I、Q信号延时处理模块、乘法器、混频后I、Q信号延时处理模块、累加器与累加后I、Q信号延时处理模块连接。第一级复数调制和信号累加处理模块用以实现实施例1或实施例2中数字上变频方法中所述步骤(2)第一级混频、调制处理及累加运算处理，其处理过程是：多通道NCO产生模块输出的cos和sin信号本振信号经过NCO信号延时处理模块进行N(N＝1～16)个clk周期延迟处理，第一级内插滤波后的I、Q数据经过I、Q信号延时处理模块进行M(M＝1～16)个clk周期延迟处理，经过延迟处理后的本振信号和I、Q数据信号分别输入到乘法器进行混频处理，混频处理后再经过混频后I、Q信号延时处理模块进行P(P＝1～16)个clk周期延迟处理后送入到加法器，同时，后一级的加法器的另一个端口接受来自前一级的累加和结果，最后一级输出经过调制后的信号累加和结果。从图4可以看出，采用了链式级联的乘累加处理方式，克服了传统的加法树结构的进位链过长的缺点，保证了系统的设计瓶颈不会出现在累加处理上。而且，该处理方式，也充分利用了每个器件的资源，如乘法器、加法器等，大大提高了系统的资源利用率。

实施例1或实施例2中提到的多通道数字上变频系统中包括的第二级复数调制处理模块及第三级正交调制处理模块，如图8所示，第二级复数调制处理模块，包括4个乘法器，2个加法器，所述4个乘法器分别与第二级内插滤波器组和单通道NCO产生模块并连；所述第三级正交调制处理模块包括2个乘法器和1个减法器，所述乘法器与减法器并连。I、Q数据的复数调制是通过第二级复数调制处理模块的乘法器和累加器进行4次乘法和两次累加处理，复数调制后的信号再通过第三级正交调制处理模块进行正交调制，最后输出调制后的信号，采用两级调制，可以很好的抑制负频镜像。此外，由于经过调制后的信号一般要送入到D/A数模转换器进行数模转换处理，而D/A一般具有正交调制处理，所以，可以将本实用新型中的正交调制处理进行旁路处理，直接利用D/A中的正交调制处理也可以实现类似的功能。

在上变频系统中，为了提高并行输入数据的传输速率，需要采用数据内插处理，但内插会引入镜像成分，需要进行滤波。对应高倍数的内插处理，为了降低滤波器设计的难度，节约器件资源，一般要采用多级内插滤波器级联实现。系统中的第一级内插滤波器组和第二级内插滤波器组一般都是由一个或两个内插滤波器组成，特殊情况下，会采用三个内插滤波器来构成内插滤波器组。其中，内插滤波器可以为FIR、IIR以及CIC、半带内插滤波器等。如系统第一级内插需要实现16倍数据内插处理，可以采用CIC内插4倍和FIR内插4倍来实现，可以采用直接利用FIR实现内插16倍处理，也可以采用半带滤波器内插2倍、CIC内插2倍以及FIR内插4倍来实现。

多通道NCO产生模块主要实现生成多通道的数字sin和cos信号，为第一级复数调制处理模块提供本振参考信号。其中，多通道NCO产生模块能够输出多种时序的本振信号，如串行输出模式(见图6)、并行输出模式(见图7)以及突发模式(见图8)，N通道NCO的串行输出模式的信号输出时序在每个时钟周期clk触发下，依次输出通道1、通道2、……、通道N的NCO数据。N通道NCO的并行输出模式的信号输出时序在每个时钟周期clk触发下，通道1、通道2、……、通道N同时输出对应通道号的NCO数据。N通道NCO的突发输出模式的信号输出时序在每个时钟周期clk触发下，M(M＝1～N)个周期时刻输出通道1的NCO数据，之后M个周期输出通道1的NCO数据，依次类推，最后M个周期输出通道N的NCO数据。

在传统的多通道数字上变频系统中，累加和在最后一级进行，由于数字上变频处理之后，最后输出的数据速率很高，这样，累加处理需要加法树来支持，需要较多的资源，而如果在低速情况下进行累加处理，可以采用时分复用的处理方式来节约资源。本实用新型将多通道信号累加处理模块放置在第一级内插和复数调制处理模块之后，这样，由于经过第一级内插滤波，数据速率不是很高，这样，就可以采用时分复用资源的方式来实现累加运算，而无需传统的加法树架构来实现求和处理，可以大大节约资源。累加之后的数据和包含了每一个通道的数据，后续的内插和调制处理，相当于对一个通道的信号进行处理，经过累加求和模块，已经将多通道的数字上变频处理转换为单通道的上变频处理，简化了后续内插滤波和调制处理。

在本实用新型中，为了进一步优化设计，提高资源的复用率，将第一级复数调制处理模块以及多通道信号累加处理模块结合起来，利用一种比较特殊的结构形式来实现，以达到在进行复数调制的同时，对调制信号进行累加处理，最后即可输出经过调制后的信号累加和结果。

在本实用新型中，对调制后的输出的信号进行增益调节和控制，以满足系统设计中对信号输入、输出增益的控制要求。增益调节模块开放了一些用户接口，以使得用户能够根据系统设计要求，任意的修改系统增益。

本实用新型的本振抑制模块抑制实现抵消上变频处理，由于设计处理等所引入的直流信号以及载波泄漏信号，提高系统性能。在数字上变频处理中，不可避免会引入直流信号，可以采用“对称舍入”处理方法来抑制直流泄漏，也可以采用直流滤波的方法实现对直流的抑制，还可以采用其他的方法来进行直流的抑制，如求取信号的均值，对信号进行补偿处理。而且，在多载波上变频系统中，每个频点对应的载波泄漏也会对系统性能带来较大的影响，所以，需要对载波泄漏信号进行抑制处理，以减小载波泄漏对其他通道的干扰。

本实用新型所提出的多通道数字上变频系统可以利用CPLD、FPGA、EPLD、DSP等可编程逻辑器件来实现，也可使用专用ASIC芯片来实现。

所述实施例为本实用新型较佳的实施方式，但本实用新型的实施方式并不受所述实施例的限制，其他的任何未背离本实用新型的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本实用新型的保护范围之内。

Claims (6)

1.多通道数字上变频系统，其特征在于，包括多个第一级内插滤波器组、多通道NCO产生模块、第一级复数调制和信号累加处理模块、第二级内插滤波器组、第二级复数调制处理模块、第三级正交调制处理模块、增益调节模块、本振抑制模块，所述多个第一级内插滤波器组输出端顺序通过第一级复数调制和信号累加处理模块、第二级内插滤波器组、第二级复数调制处理模块、第三级正交调制处理模块、增益调节模块与本振抑制模块输入端连接，所述多个第一级内插滤波器组分别与多个通道数据输出信号一一对应连接，所述多通道NCO产生模块输出端与第一级复数调制和累加处理模块输入端连接。

2.多通道数字上变频系统，其特征在于，包括数据并串转换处理模块、第一级内插滤波器组、多通道NCO产生模块、第一级复数调制和信号累加处理模块、第二级内插滤波器组、第二级复数调制处理模块、第三级正交调制处理模块、增益调节模块、本振抑制模块，所述数据并串转换处理模块顺序通过第一级内插滤波器组、第一级复数调制和信号累加处理模块、第二级内插滤波器组、第二级复数调制处理模块、第三级正交调制处理模块、增益调节模块与本振抑制模块输入端连接，所述数据并串转换处理模块与多个通道数据输出信号连接。

3.根据权利要求1或2所述的多通道数字上变频系统，其特征在于，还包括2个单通道NCO产生模块，其中一个单通道NCO产生模块的输出端与第二级复数调制处理模块的输入端连接，另一个单通道NCO产生模块的输出端与第三级正交调制处理模块的输入端连接。

4.根据权利要求1或2所述的多通道数字上变频系统，其特征在于，所述第一级复数调制和信号累加处理模块包括NCO信号延时处理模块、内插滤波器后I、Q信号延时处理模块、乘法器、混频后I、Q信号延时处理模块、累加器和累加后I、Q信号延时处理模块；所述多通道NCO产生模块依次通过NCO信号延时处理模块、乘法器、混频后I、Q信号延时处理模块、累加器与累加后I、Q信号延时处理模块连接；所述第一级内插滤波器组依次通过I、Q信号延时处理模块、乘法器、混频后I、Q信号延时处理模块、累加器与累加后I、Q信号延时处理模块连接。

5.根据权利要求1或2所述的多通道数字上变频系统，其特征在于，所述第一级内插滤波器组或第二级内插滤波器组由一个、两个或三个内插滤波器组成；所述内插滤波器是FIR、IIR、CIC或半带内插滤波器。

6.根据权利要求1或2所述的多通道数字上变频系统，其特征在于，所述第二级复数调制处理模块包括乘法器和加法器，所述乘法器与加法器连接，所述乘法器与第二级内插滤波器组相连结，与单通道NCO产生模块并连；所述第三级正交调制处理模块包括乘法器和减法器，所述乘法器与减法器连接。

Images