CN101895273B - 多制式数据的滤波器及滤波方法 - Google Patents

Abstract

本发明公开了一种多制式数据的滤波器及滤波方法，涉及信号处理技术领域，解决了逻辑资源消耗较大和基站成本较高的问题。本发明实施例在抽取滤波器中多制式的数据共享一个输出运算矩阵，减少输出运算矩阵的数量；而在插值滤波器中多制式的数据共享一个滤波运算单元，减少滤波运算单元的数量。本发明实施例主要用于各种数字信号处理系统。

Description

多制式数据的滤波器及滤波方法

技术领域

本发明涉及本发明涉及信号处理技术领域，尤其涉及多制式数据的滤波器及滤波方法。

背景技术

随着射频、软件无线电和ASIC(Application Specific Integrated Circuit，专用集成电路)技术的发展，目前的基站基于统一的软件无线电平台和射频模块化，能够将多制式数据通过统一的中射频模块进行合路、发送、接收和分离，实现了多制式数据在基站硬件上统一。现有的基站技术中，同样的硬件模块，可以配置为GSM、WCDMA、CDMA、LTE等多种制式，甚至支持一种硬件同时进行多种制式数据的处理。

由于不同制式数据对应的数据速率不同，为了实现同一基站能够支持多种制式数据，基站中上行FARROW滤波器这一部分的逻辑结构设计如图1所示，图1中的设计方案针对不同制式的数据，设计多套上行FARROW滤波器资源，以便每套上行FARROW滤波器分别处理不同制式的数据。现有基站中下行FARROW滤波器的设计采用了上行FARROW滤波器相同的设计思路，每套下行FARROW滤波器分别处理不同制式的数据。

FARROW滤波器是由一位名叫FARROW的提出实现的滤波器，主要包括上行FARROW滤波器(也称为抽取滤波器、或FARROW抽取滤波器)和下行FARROW滤波器(也称为插值滤波器、或FARROW插值滤波器)。

在实现上述多制式数据在同一基站中进行处理的方案中，发明人发现现有技术中至少存在如下问题：正对每种制式数据设计一套上行FARROW滤波器和下行FARROW滤波器，造成逻辑资源消耗较大，并且造成基站成本较高。

发明内容

本发明的实施例提供一种多制式数据的滤波器及滤波方法，减少逻辑资源消耗，并降低基站成本。

为达到上述目的，本发明的实施例采用如下技术方案：

一种多制式数据的抽取滤波器，包括：

至少两个输入运算单元，每一个输入运算单元分别连接一种制式的数据通道，用于对数据通道中的待抽取数据进行预抽取运算；

与所述输入运算单元相同数量的模1累加器，每一个模1累加器分别与每个输入运算单元连接，用于在每个待抽取数据的有效信号输入到对应的输入运算单元时，进行一次累加，并在累加结果溢出时控制输入运算单元将经过预抽取运算的数据输出为待输出数据，并清空模1累加器；

通道轮询表，用于存储按照预定规则排序的通道号；

通道选择器，用于依次从所述通道轮询表中选择通道号；

输入数据选择器，与所述输入运算单元和通道选择器连接，用于读取所选择通道号对应的输入运算单元输出的待输出数据，并将读取的待输出数据输出到一个输出运算矩阵；

输出运算矩阵，用于对输入运算单元输出的数据进行滤波和累加运算得到抽取数据。

一种多制式数据的抽取滤波方法，包括：

分别对至少两种制式的数据通道中的待抽取数据进行预抽取运算，在每个待抽取数据的有效信号输入到对应的输入运算单元时，模1累加器进行一次累加，并在累加结果溢出时控制输入运算单元将经过预抽取运算的数据输出为待输出数据，并清空模1累加器；

依次选择按照预定规则排序的通道号，所述通道号包括按照预定规则排序的至少两种制式数据通道对应的通道号；

读取所选择通道号对应的输入运算单元输出的待输出数据，并将读取的待输出数据输出到一个输出运算矩阵；

通过一个输出运算矩阵对经过预抽取运算的数据进行滤波和累加运算得到抽取数据。

发明实施例提供的多制式数据的抽取滤波器及滤波方法，由于多个制式的数据通道对应的通道号都按照预先的规则排序存储，只需要按照通道选择器输出的通道号进行数据传输，将多制式的数据通道中的待抽取数据进行预抽取运算后，输入数据选择器就能够将正确数据通道中的数据输出到输出运算矩阵。由同一个输出运算矩阵对多种制式的数据通道的数据进行滤波和累加运算，相对于现有技术中每种制式的数据通道均需要设置一个输出运算矩阵而言，本发明实施例节约了输出运算矩阵的数量，从而降低了采用这种多制式数据的抽取滤波器及滤波方法的基站成本。采用本发明实施例以后可以支持任意制式信号混模和任意载波数组合的应用场景，有利于实现无线通讯平台的一体化。

为达到上述目的，本发明的实施例还采用如下技术方案：

一种多制式数据的插值滤波器，接收到的一路数据中包含至少两种制式的数据通道中的待插值数据，所述滤波器包括：

对应每种制式的数据通道设置的通道存储器，用于存储对应数据通道的待插值数据；

第一单输入多输出选择器，用于将所述一路数据中各个数据通道的待插值数据输出到对应的通道存储器；

通道轮询表，用于存储按照预定规则排序的通道号；

通道选择器，用于依次从所述通道轮询表中选择通道号；

数据选择器，用于读取与所选择的通道号对应数据通道相应的通道存储器中的待插值数据，并将读取到的待插值数据输出到一个滤波运算单元；

滤波运算单元，用于对待插值数据进行滤波运算；

第二单输入多输出选择器，用于将经过滤波运算的待插值数据输出到各个数据通道对应的插值运算矩阵；

插值运算矩阵，用于对经过滤波运算的待插值数据进行插值运算得到插值数据；

与所述数据通道相同数量的模1累加器，用于分别连接到每个插值运算矩阵，在进行一次累加时控制插值运算矩阵根据当前累加结果和待插值数据输出一位插值数据。

一种多制式数据的插值滤波方法，包括：

接收一路数据，所述一路数据包含至少两种制式的数据通道中的待插值数据：

将所述一路数据中的待插值数据按照各个数据通道分别存储；

依次选择按照预定规则排序的通道号，所述通道号包括按照预定规则排序的至少两种制式数据通道对应的通道号；

读取与所选择的通道号对应数据通道相应的通道存储器中的待插值数据，并将读取到的待插值数据输出到一个滤波运算单元；

通过一个滤波运算单元对待插值数据进行滤波运算；

将经过滤波运算的待插值数据输出到各个数据通道对应的插值运算矩阵；

对经过滤波运算的待插值数据进行插值运算得到插值数据，并由模1累加器在进行一次累加时根据当前累加结果和待插值数据输出一位插值数据。

本发明实施例提供的多制式数据的插值滤波器及滤波方法，将多制式的数据通道中的待插值数据输入到同一个滤波运算单元，由同一个滤波运算单元对多种制式的数据通道的数据进行滤波运算，然后分别由各个数据通道对应的插值运算矩阵进行运算得到插值数据；相对于现有技术中每种制式的数据通道均需要设置一个滤波运算单元而言，本发明实施例节约了滤波运算单元的数量，从而降低了采用这种多制式数据的插值滤波器及滤波方法的基站成本。同时，由于只有一个滤波运算单元，这样能够减少基站的逻辑资源消耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中多制式数据的上行FARROW滤波器原理图；

图2为本发明实施例1中多制式数据的FARROW抽取滤波器原理图；

图3为本发明实施例1中多制式数据的FARROW抽取滤波方法流程图；

图4为本发明实施例1中多制式数据的FARROW抽取滤波器较优原理图；

图5为本发明实施例1中输入运算单元的原理图；

图6为本发明实施例1中模1累加器的原理图；

图7为本发明实施例1中输出运算矩阵的原理图；

图8为本发明实施例1中另一种通道号选择方案原理图；

图9为本发明实施例1中通道轮询表的制作方法流程图；

图10为本发明实施例1中通道轮询表的示意图；

图11为本发明实施例1中多制式数据的FARROW抽取滤波方法较优流程图；

图12为本发明实施例2中多制式数据的FARROW插值滤波器原理图；

图13为本发明实施例2中多制式数据的FARROW插值滤波方法流程图；

图14为本发明实施例2中多制式数据的FARROW插值滤波器较优原理图；

图15为本发明实施例2中滤波运算单元的滤波逻辑结构图；

图16为本发明实施例2中插值运算矩阵的原理图。

具体实施方式

通信系统的数模混合接收机通常包括模拟射频(RF，Radio Frequency)、数字中频(IF，Intermediate Frequency)、数字基带(BB，Base Band)三部分。由于在射频和基带之间的数据处理速率不同，需要在射频的采样速率与基带的采样速率之间进行转换。基于FARROW的多项式结构滤波器能够进行数据的抽取和插值，通过数据的抽取能够降低数据采样速率，通过数据的插值能够提高数据采样速率。

一般来讲，通信系统中上行FARROW滤波器主要完成抽取的功能，以降低数据采样数率，使得接收上行数据的基站能够进行数据处理，而下行FARROW滤波器主要完成插值功能，以提高数据采样速率，便于基站以较高的速率向下行发送数据。

为了清楚地说明本发明实施例的实现方案，下面按照FARROW滤波器的抽取功能和插值功能、并结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例1：

本发明实施例提供一种多制式数据的FARROW抽取滤波器，将多种制式的数据输入到该FARROW抽取滤波器进行处理，如图2所示，所述FARROW抽取滤波器包括：至少两个输入运算单元21，每个输入运算单元都分别连接一种制式的数据通道，以便后续对多种制式的数据进行处理，并且每个输入运算单元均连接有模1累加器22；所述FARROW抽取滤波器还包括：通道轮询表23、通道选择器24、输入数据选择器25、输出运算矩阵26。

其中，输入运算单元21用于对数据通道中的待抽取数据进行预抽取运算；模1累加器22，用于在每个待抽取数据的有效信号输入到对应的输入运算单元时，进行一次累加，并在累加结果溢出时控制输入运算单元将经过预抽取运算的数据输出为待输出数据，并清空模1累加器，所述通过模1累加器22可以控制输入到对应输入运算单元21中待抽取数据的位数；通道轮询表23用于存储按照预定规则排序的通道号；通道选择器24用于依次从所述通道轮询表中选择通道号；输入数据选择器25连接所述输入运算单元和通道选择器，用于读取所选择通道号对应的输入运算单元输出的待输出数据，并将读取的待输出数据输出到一个输出运算矩阵26；输出运算矩阵26用于对输入运算单元输出的数据进行滤波和累加运算得到抽取数据。

本发明实施例中可以通过脉冲信号直接控制通道选择器进行通道号选择；通道选择器通过一个指针表示通道轮询表中地址，并在收到脉冲信号后直接读取指针中的存储的通道号，并向下移动指针，在指针移动到指向通道轮询表中最后一个地址之后重新移动到通道轮询表中第一个地址，如此反复。

本发明实施例还提供一种多制式数据的FARROW抽取滤波方法，如图3所示，FARROW抽取滤波方法包括：

301、在存在多种制式的数据时，本发明实施例通过不同的输入运算单元分别对每种制式的数据通道中的待抽取数据进行预抽取运算，并且通过模1累加器控制预抽取运算中待抽取数据的位数；具体为：在每个待抽取数据的有效信号输入到对应的输入运算单元时，模1累加器进行一次累加，并在累加结果溢出时控制输入运算单元将经过预抽取运算的数据输出为待输出数据，并清空模1累加器。

模1累加器的单次累加值一般设置为抽取率，所以，如果抽取率是0.2，表示从5位数据中抽取1位数据，则可以控制进行一次预抽取运算的待抽取数据位数为5。

302、依次选择按照预定规则排序的通道号，本实施例中预先需要将至少两种制式数据通道对应的通道号按照预定规则排序，一般来讲，通道号可以按照一定的周期进行存储，并且每个通道号对应的周期可以是相同的或不相同的。

303、读取所选择通道号对应的输入运算单元输出的待输出数据，并将读取的待输出数据输出到一个输出运算矩阵，这样一来，每次可以选择一种制式的数据输出到一个输出运算矩阵，实现了多种制式的数据通道共享一个输出运算矩阵。

304、通过一个输出运算矩阵对经过预抽取运算的数据进行滤波和累加运算得到抽取数据；以本实施例中在预抽取运算时输入了5位待抽取数据为例，在通过输出运算举证的滤波和累加运算后得到一位抽取数据，从而实现了从5位数据中抽取1位数据的方案。

由于多个制式的数据通道对应的通道号都按照预先的规则排序存储，只需要按照通道选择器输出的通道号进行数据传输，将多制式的数据通道中的待抽取数据进行预抽取运算后，输入数据选择器就能够将正确数据通道中的数据输出到输出运算矩阵。由同一个输出运算矩阵对多种制式的数据通道的数据进行滤波和累加运算，相对于现有技术中每种制式的数据通道均需要设置一个输出运算矩阵而言，本发明实施例节约了输出运算矩阵的数量，从而降低了采用这种多制式数据的FARROW滤波器及滤波方法的基站成本。采用本发明实施例以后可以支持任意制式信号混模和任意载波数组合的应用场景，有利于实现无线通讯平台的一体化。

本发明实施例还提供一种多制式数据的FARROW抽取滤波器，所述FARROW抽取滤波器图4所示，图4中的滤波器需要处理多种制式的数据，由于每种制式数据一般包括同相部分(I路)数据和正交部分(Q路)数据，所以，图4中每种制式数据对应的输入运算单元都包括两部分，但为了清楚说明图4中滤波器的实现方式，下面将针对其中的Q路数据的处理进行描述，I路数据的处理方式参照下面的描述实现。如图4所示，处理Q路数据的多制式数据的FARROW抽取滤波器包括：至少两个输入运算单元41，每个输入运算单元都分别连接一种制式的数据通道，以便后续对多种制式的数据进行处理，并且每个输入运算单元均连接有模1累加器42；所述FARROW抽取滤波器还包括：通道轮询表43、通道选择器44、输入数据选择器45、输出运算矩阵46。

其中，输入运算单元41用于对数据通道中的待抽取数据进行预抽取运算；模1累加器42，用于控制输入到对应输入运算单元中待抽取数据的位数；每个输入运算单元41可以采用但不限于图5所示的实现方式，其对应的模1累加器42可以采用但不限于图6所示的实现方式。

在每个待抽取数据的有效信号输入到对应的输入运算单元时，图6中的模1累加器42进行一次累加，并在累加结果溢出时控制输入运算单元41将经过预抽取运算的数据输出为待输出数据，并清空模1累加器。其中模1累加器的单次累加值可以取为抽取率(R)，例如：从五个数据中抽取一个数据，则可以将单次累加值设定为0.2。本发明实施例中的模1累加器在接收到逻辑或421输出的清零信号后将模1累加器中的累加结果清零。

图5所示为一个5阶的输入运算单元，将输入的待抽取数据转换成5个经过预抽取运算的数据，图5中的输入运算单元中的5路运算对应的输出端分别为图中的data0_y、data1_y、data2_y、data3_y、data4_y；每路运算具体为将读取的待抽取数据相加后乘以一个系数，每路的系数分别为u的0次方到4次方，其中u为模1累加器的累加结果，所以，上述5路输出端输出的数据分别为：

Data0_y＝a0+a1+…+an

Data1_y＝(a0+a1+…+an)*u

Data2_y＝(a0+a1+…+an)*u²

Data3_y＝(a0+a1+…+an)*u³

Data4_y＝(a0+a1+…+an)*u⁴

上述每路输出端具体采用多少为待抽取数据进行相加有模1累加器42进行控制，具体而言，模1累加器42在累加结果溢出(即：累加结果大于或等于1)时，控制输入运算单元将每路的运算结果输出，并重新对另外的待抽取数据进行预抽取运算。

由于各种制式数据对应的抽取率是不同的，如果每种制式数据对应的模1累加器均从0开始累加，最后会导致各种制式对应的输入运算单元不能在同一时刻输出预抽取运算后的数据。本发明是实例中将模1累加器的初始值设置为1-R(R为模1累加器的单次累加值)，也就是每种制式的数据经过一次累加后都能输出第一个经过预抽取运算后的数据，保证了输入数据的同步。

所述通道轮询表43用于存储按照预定规则排序的通道号；通道选择器44用于依次从所述通道轮询表中选择通道号；输入数据选择器45用于连接所述输入运算单元和通道选择器，并读取所选择通道号对应的输入运算单元41输出的待输出数据，并将读取的待输出数据输出到一个输出运算矩阵46；输出运算矩阵46用于对输入运算单元输出的数据进行滤波和累加运算得到抽取数据。所述输入数据选择器能够将正确数据通道中的数据输出到输出运算矩阵46。由同一个输出运算矩阵46对多种制式的数据通道的数据进行滤波和累加运算。

如图4所示，本发明实施例中的FARROW抽取滤波器还包括：与每种制式数据通道对应的延迟累加器47、输出数据选择器48。

其中，与每种制式数据通道对应的延迟累加器47分别连接到所述输出运算矩阵，并对输出运算矩阵输出的所对应数据通道的抽取数据进行延时缓存和累加。输出数据选择器48用于连接所述延迟累加器和通道选择器，并输出所选择通道号对应数据通道所对应的延迟累加器中的抽取数据。

由于数据经过输入运算单元的处理后存在延时，如图4所示，本发明实施例在所述通道选择器44和输出数据选择器48之间连接有延时器49，在该通道的数据经过处理后发生延时的情况下，将通道选择器选择到的通道号经过一定的延时后输入到输出数据选择器48，以便输出数据选择器48选出正确数据通道的抽取数据。

上述输出运算矩阵46的具体实现如图7所示，图7中为与本实施例提供的5阶输入运算单元相对应的实现方式，图中的FIFO将输入运算单元输出的5个数据分别输入到5列滤波器461中，每列的滤波器461分别按照设定的滤波参数对数据进行滤波，然后通过加法器462将每行的滤波器得到的滤波结果相加，经过延迟累加器47之后将每行的相加结果再次相加得到一个数据；将所述一个数据经过相应数据处理后得到最后的抽取数据，在图7中只画出了一个数据通道对应的延时累加器，在实际运用时，每个数据通道都对应图7中所示的一组延时累加器47。

下面详细描述一下通道轮询表43、通道选择器44的实现方式，如图4所示，一般来讲每个通道号都需要按照一定的周期存储在通道轮询表43中，例如第一个地址存储的通道号为5，并且其周期为4，那么第6个、10个等存储地址存储的通道号均为5；如果第二个存储地址存储的通道号为1，并且周期为8，那么第9个、17个等存储地址存储的通道号均为1。

为了能够读出通道轮询表43中的通道号，本发明实施例可以通过计数器331进行计数，然后由通道选择器44根据计数值依次选择相应地址中存储的通道号。具体而言，计数器431用于对时钟进行计数，并在计数值达到计数器的模值时重新对时钟进行计数，本实施例中可以将计数器的模值设置为通道轮询表中通道号的存储地址个数；而通道选择器44用于依次从所述通道轮询表中选择通道号具体为：通道选择器44用于从所述通道轮询表中选择与计数器的计数值对应存储地址中的通道号，例如：如果计数器的计数值为10，则从第10个地址中读出相应的通道号，从本实施例的具体可以看出从第10个地址中读出的通道号为5。

本发明实施例中通过计数器对时间片进行划分，计数器的模值越大，相当于通道轮询表的最大轮询周期也越大。通过计数器输出的结果能够直接在其对应的地址中找到通道号，以便于数据选择器按照得到的通道号输出数据并将并行数据打成串行流。

上述图4是采用一个计数器实现的方案，本发明实施例还可以采用两个以上的计数器实现通道号的选择，具体如图8所示，本发明实施例多制式数据处理装置包括：通道轮询表43、两个以上计数器432、通道选择器44。具体计数器的个数对应每种制式的数据通道设置，并且每个计数器的模值与其对应制式的数据通道在通道轮询表中的周期相同，分别设有与其对应制式的数据通道在通道轮询表中起始位置相同的延迟时钟。通道轮询表43功能与图4中完全相同，而每个计数器在延迟设定的延迟时钟后对时钟进行计数并在计数值达到计数器的模值时重新对时钟进行计数；所述通道选择器44用于依次从所述通道轮询表中选择通道号具体为：通道选择器44用于在计数器每次开始对时钟进行时从所述通道轮询表中读取下一存储地址中的通道号。

所述通道轮询表需要按预定规则排序通道号，这里的预定规则存在如下配置难点：

在分配每个通道号的具体位置是可能存在由于起始位置和周期的不一致，导致某一存储地址需要分配给两个通道号，造成冲突。例如：通道0的轮询间隔为n1，通道1的轮询间隔为n2，两个通道之间第一次轮询间隔为1，则如果通道0的第x个周期配置与通道1的第y个周期配置需满足下式：x*n1＝y*n2+1，且当(y*n2+1)/n1为整数时，通道0和通道1之间将会出现冲突。例如：n1＝5，n2＝7，y＝3，1＝4，x＝5时会出现配置冲突。

为了避免上述的冲突，如图9所示，本发明实施例采用如下方法制作上述通道轮询表：

901、将时钟频率除以通道轮询表的最大轮询周期得到通道轮询表的轮询精度；在本实施例中时钟频率为122.88MHz，如果通道轮询表中包含L个保存通道的存储地址，则通道轮询表的最大轮询周期为L，对应的通道轮询表的轮询精度为：s＝122.88MHz/L。

在本实施例中将通道轮询表的最大轮询周期定为64，则对应的轮询精度为1.92MHz，其对应的采样率为1.92MSPS。

902、将各个制式数据的信号速率转化为轮询过采样速率，所述轮询过采样速率为通道轮询表的轮询精度的2N倍，N为自然数；

以轮询精度为1.92MHz为例，各个制式数据的信号速率转化得到的轮询过采样速率应该为以下数据中的一种：1.92MSPS、3.84MSPS、7.68MSPS、15.36MSPS、30.72MSPS、61.44MSPS、122.88MSPS等。上述轮询过采样速率对应的轮询周期依次为：64、32、16、8、4、2、1。

由于将各个制式数据的信号速率转化为轮询过采样速率后，实际的采用速率可能要大于信号速率，存在一定的带宽浪费，为了尽量使得带宽浪费较少，本发明实施例可以将各个制式数据对应的轮询过采样速率取为刚好不小于信号速率的一个数据，而不取其他更大的数值，例如：对于6.5MSPS对应的轮询过采样速率应该取7.68MSPS，而不取其他大于7.68MSPS的速率。

混模应用时钟频率为122.88MHz，需要支持8种制式同时共存，且八种制式依次为：GSM、LTE15M、CDMA、LTE1.4M、LTE5M、LTE20M、UMTS、LTE10M；各种制式对应的信号速率和轮询过采样速率具体见下表：

通道号	载波制式	信号速率	轮询过采样速率
				0	GSM	6.5MSPS	7.68MSPS
1	LTE15M	23.04MSPS	30.72MSPS
				2	CDMA	1.2288MSPS	1.92MSPS
3	LTE1.4M	1.92MSPS	1.92MSPS
				4	LTE5M	7.68MSPS	7.68MSPS
5	LTE20M	30.72MSPS	30.72MSPS
				6	UMTS	3.84MSPS	3.84MSPS
7	LTE10M	15.36MSPS	15.36MSPS

903、按照轮询过采样速率从大到小地配置各个制式数据对应通道号在通道轮询表中的存储位置，如果轮询过采样速率相同则按照通道号的大小顺序进行配置；本实施例中每个制式数据对应通道号在通道轮询表中存储周期为轮询过采样速率除以轮询精度，具体见902中举例得出的轮询周期。

上述举例中GSM、LTE15M、CDMA、LTE1.4M、LTE5M、LTE20M、UMTS、LTE10M的通道轮询表配置需要，先以轮询周期4配置LTE15M和LTE20M，然后以轮询周期8配置LTE10M，然后以轮询周期16配置GSM和LTE5M，再以轮询周期32配置UMTS，最后以轮询周期64配置CDMA和LTE1.4M；具体得到的通道轮询表如图10所示。

采用本发明实施例提供的通道轮询表的自动制表方案后，由于每种制式的通道号都以2N为轮询周期，并且最大轮询周期也是2的N次方(本实施例中取64，具体可以改为其他数据)；而(y*n2+1)/n1＝y*n2/n1+1/n1，其中y*n2/n1为整数，而1/n1一定不会是整数，所以(y*n2+1)/n1肯定不会是整数，这样一来，就不存在通道轮询表中的冲突问题，不但简化了自动制表的过程，也实现了自动制表的自动化。

并且，采用本发明实施例之后，每种制式的配置间隔满足了从头到尾顺序均不大于时钟频率除以数据速率，并且从尾到头时也要满足该间隔均不大于时钟频率除以数据速率。如果把把轮询顺序周期看作一个圆周，本实施例中各个制式的配置周期实际上是将圆周进行了2N等分，这样确保了从头到尾和从尾到头的规律性完全一致。

本发明实施例还提供一种多制式数据的FARROW抽取滤波方法，该方法中需要将至少两种制式数据通道对应的通道号按照预定规则排序，具体的排序过程见图9中的描述，此处不再赘述，并且可以采用图4和图8中对应的两种读取通道的方式。在得到通道号的排序后，本发明实施例需要按照预定规则排序依次选择通道号，以便于输出对应通道号的数据，如图11所示，其具体方法包括：

1101、在存在多种制式的数据时，本发明实施例通过不同的输入运算单元分别对每种制式的数据通道中的待抽取数据进行预抽取运算，并且通过模1累加器控制预抽取运算中待抽取数据的位数；具体为：模1累加器在每进行一次累加时控制输入一位待抽取数据到对应的输入运算单元，并在累加结果溢出时控制输入运算单元将经过预抽取运算的数据输出为待输出数据。

模1累加器的单次累加值一般设置为抽取率，所以，如果抽取率(R)是0.2，表示从5位数据中抽取1位数据，则可以控制进行一次预抽取运算的待抽取数据位数为5。

由于各种制式数据对应的抽取率是不同的，如果每种制式数据对应的模1累加器均从0开始累加，最后会导致各种制式对应的输入运算单元不能在同一时刻输出预抽取运算后的数据。本发明是实例中将模1累加器的初始值设置为1-R，也就是每种制式的数据经过一次累加后都能输出第一个经过预抽取运算后的数据，保证了输入数据的同步。

1102、依次选择按照预定规则排序的通道号。本实施例中预先需要将至少两种制式数据通道对应的通道号按照预定规则排序，一般来讲，通道号可以按照一定的周期进行存储，并且每个通道号对应的周期可以是相同的或不相同的。

1103、读取所选择通道号对应的输入运算单元输出的待输出数据，并将读取的待输出数据输出到一个输出运算矩阵，这样一来，每次可以选择一种制式的数据输出到同一个输出运算矩阵，实现了多种制式的数据通道共享一个输出运算矩阵。

1104、通过输出运算矩阵对经过预抽取运算的数据进行滤波和累加运算得到抽取数据；以本实施例中在预抽取运算时输入了5位待抽取数据为例，在通过输出运算举证的滤波和累加运算后得到一位抽取数据，从而实现了从5位数据中抽取1位数据的方案。

1105、对输出运算矩阵输出的每个数据通道的抽取数据分别进行延时缓存和累加。

1106、将所选择通道号对应数据通道的经过延时缓存的抽取数据输出，供后续处理使用。

由于多个制式的数据通道对应的通道号都按照预先的规则排序存储，只需要按照通道选择器输出的通道号进行数据传输，将多制式的数据通道中的待抽取数据进行预抽取运算后，输入数据选择器就能够将正确数据通道中的数据输出到输出运算矩阵。由同一个输出运算矩阵对多种制式的数据通道的数据进行滤波和累加运算，相对于现有技术中每种制式的数据通道均需要设置一个输出运算矩阵而言，本发明实施例节约了输出运算矩阵的数量，从而降低了采用这种多制式数据的FARROW滤波器及滤波方法的基站成本。采用本发明实施例以后可以支持任意制式信号混模和任意载波数组合的应用场景，有利于实现无线通讯平台的一体化。

实施例2：

本发明实施例提供一种多制式数据的FARROW插值滤波器，将多种制式的数据输入到该FARROW插值滤波器进行处理，如图12所示，所述FARROW插值滤波器对应每种制式的数据通道设置的通道存储器121、第一单输入多输出选择器122。

其中，通道存储器121用于存储对应数据通道的待插值数据，具体实现时为：在接收到包含至少两种制式的数据通道中的待插值数据的一路数据后，通过第一单输入多输出选择器122将所述一路数据中各个数据通道的待插值数据输出到对应的通道存储器。

为了实现对待插值数据的插值，本实施例中需要先对待插值数据进行滤波运算；由于每种制式的数据存储在一个通道存储器中，为了通过同一个滤波运算单元对各种制式的数据进行滤波运算，如图12所示，本发明实施例多制式数据的FARROW插值滤波器还包括：通道轮询表123、通道选择器124、数据选择器125、滤波运算单元126。

其中，通道轮询表123用于存储按照预定规则排序的通道号；通道选择器124用于依次从所述通道轮询表中选择通道号；数据选择器125用于读取与所选择的通道号对应数据通道相应的通道存储器中的待插值数据，并将读取到的待插值数据输出到一个滤波运算单元126；滤波运算单元126用于对待插值数据进行滤波运算。

本发明实施例中可以通过脉冲信号直接控制通道选择器进行通道号选择；通道选择器通过一个指针表示通道轮询表中地址，并在收到脉冲信号后直接读取指针中的存储的通道号，并向下移动指针，在指针移动到指向通道轮询表中最后一个地址之后重新移动到通道轮询表中第一个地址，如此反复。

为了完成对待插值数据的插值运算，本发明实施例多制式数据的FARROW插值滤波器还包括：第二单输入多输出选择器127、插值运算矩阵128、以及与所述数据通道相应数量的模1累加器129。

其中，第二单输入多输出选择器127用于将经过滤波运算的待插值数据输出到各个数据通道对应的插值运算矩阵；插值运算矩阵128用于对经过滤波运算的待插值数据进行插值运算得到插值数据；与所述数据通道相应数量的模1累加器129用于分别连接到每个插值运算矩阵，并在进行一次累加时控制插值运算矩阵根据当前累加结果和待插值数据输出一位插值数据。

本发明实施例提供一种多制式数据的FARROW插值滤波方法，如图13所示，所述FARROW插值滤波方法包括：

1301、接收一路数据，所述一路数据包含至少两种制式的数据通道中的待插值数据。

1302、将所述一路数据中的待插值数据按照各个数据通道分别存储，具体实现时可以为每个数据通道分配一个通道存储器，将待插值数据存储到相应的通道存储器中。

1303、依次选择按照预定规则排序的通道号。本发明实施例中需要预先将至少两种制式数据通道对应的通道号按照预定规则排序，一般来讲，通道号都需要按照一定的周期进行存储，并且每个通道号对应的周期可以是相同的或不相同的。

1304、读取与所选择的通道号对应数据通道相应的通道存储器中的待插值数据，并将读取到的待插值数据输出到一个滤波运算单元，这样一来，每次可以选择一种制式的数据输出到同一个滤波运算单元，实现了多种制式的数据通道共享一个滤波运算单元。

1305、通过同一个滤波运算单元对待插值数据进行滤波运算。

1306、将经过滤波运算的待插值数据输出到各个数据通道对应的插值运算矩阵。

1307、对经过滤波运算的待插值数据进行插值运算得到插值数据，并由模1累加器在进行一次累加时控制输出一位插值数据。一般来讲，如果插值率为0.25，模1累加器以0.25作为单次累加值，每次进行累加时对待插值数据进行插值运算得到一个输出的插值数据，在累加结果满1(即溢出)之后选择下一个经过滤波的待插值数据进行插值；这相当于，每个待插值数据输出4个插值数据，提高了数据速率。

为了使各种制式的通道输出的数据具有相同的延时，本发明实施例中所述模1累加器的累加使能信号为接收到所述一路数据后延迟预定时间开始产生，本实施例中的预定时间包括通道轮询表的最大轮询时延与逻辑处理时延。这样一来，各种制式的数据到达对应的通道缓存后，等待延迟最大轮询时延与逻辑处理时延后才被读取到插值运算矩阵，保证了各个数据通道之间的延时相同。

将多制式的数据通道中的待插值数据输入到同一个滤波运算单元，由同一个滤波运算单元对多种制式的数据通道的数据进行滤波运算，相对于现有技术中每种制式的数据通道均需要设置一个滤波运算单元而言，本发明实施例节约了滤波运算单元的数量。

本发明实施例多制式数据的FARROW抽取滤波方法中需要将至少两种制式数据通道对应的通道号按照预定规则排序，具体的排序过程见图9中的描述，此处不再赘述，并且可以采用图4和图8中对应的两种读取通道的方式。

本发明实施例提供一种多制式数据的FARROW插值滤波器，将多种制式的数据输入到该FARROW插值滤波器进行处理，如图14所示，所述FARROW插值滤波器对应每种制式的数据通道设置的通道存储器141、第一单输入多输出选择器142。

其中，通道存储器141用于存储对应数据通道的待插值数据，具体实现时为：在接收到包含至少两种制式的数据通道中的待插值数据的一路数据后，通过第一单输入多输出选择器142将所述一路数据中各个数据通道的待插值数据输出到对应的通道存储器。

为了实现对待插值数据的插值，本实施例中需要先对待插值数据进行滤波运算；由于每种制式的数据存储在一个通道存储器中，为了通过同一个滤波运算单元对各种制式的数据进行滤波运算，如图14所示，本发明实施例多制式数据的FARROW插值滤波器还包括：通道轮询表143、通道选择器144、数据选择器145、滤波运算单元146。

其中，通道轮询表143用于存储按照预定规则排序的通道号；通道选择器144用于依次从所述通道轮询表中选择通道号；数据选择器145用于读取与所选择的通道号对应数据通道相应的通道存储器中的待插值数据，并将读取到的待插值数据输出到一个滤波运算单元146；滤波运算单元146用于对待插值数据进行滤波运算。

本发明实施例中可以通过脉冲信号直接控制通道选择器进行通道号选择；通道选择器通过一个指针表示通道轮询表中地址，并在收到脉冲信号后直接读取指针中的存储的通道号，并向下移动指针，在指针移动到指向通道轮询表中最后一个地址之后重新移动到通道轮询表中第一个地址，如此反复。

上述滤波运算单元146可以包括多个滤波逻辑结构，每个滤波逻辑结构对输入的同一数据都会计算出一个滤波后的待插值数据。具体每个滤波逻辑结构的实现可以参考图15，图15中以12阶的滤波运算单元为例进行介绍，在该滤波运算单元中存在对称的特点，即：每两个滤波系数是相同的，图15中的滤波运算单元需要读取其中一种制式的12位数据，分别在途中表示为：D0、D1、D2、D 3、D4、D5、D6、D7、D8、D9、D10、D11，具有相同滤波系数的两位数据相加，并且输入到同一个滤波器中进行滤波运算，图中的滤波器1461滤波系数分别表示为：h0、h1、h2、h3、h4、h5，将经过滤波运算的结果全部相加得到一个经过滤波运算的待插值数据。

为了完成对待插值数据的插值运算，本发明实施例多制式数据的FARROW插值滤波器还包括：第二单输入多输出选择器147、插值运算矩阵148、以及与所述数据通道相应数量的模1累加器149。

其中，第二单输入多输出选择器147用于将经过滤波运算的待插值数据输出到各个数据通道对应的插值运算矩阵；插值运算矩阵148用于对经过滤波运算的待插值数据进行插值运算得到插值数据；与所述数据通道相应数量的模1累加器139用于分别连接到每个插值运算矩阵148，并在进行一次累加时控制插值运算矩阵输出一位插值数据，并且所述模1累加器149还用于在溢出时从所述通道缓存中读取下一个经过滤波运算的待插值数据。

上述插值运算矩阵148的具体实现如图16所示，图中输入的5个数据a0、a1、a2、a3、a4均为上述每个滤波逻辑结构分别得到的滤波结果；模1累加器每进行一次累加，控制插值运算矩阵148进行一次运算得到一个插值数据，具体每个插值数据的运算公式为：a₄u⁴+a₃u³+a₂u²+a₁u¹+a₀，其中，u为模1累加器累加后的结果。

本发明实施例的FARROW插值滤波器还包括对应每种制式的数据通道设置的通道缓存140，用于存储对应数据通道的经过滤波运算的待插值数据；并且，将所述模1累加器149的累加使能信号设定为接收到所述一路数据后延迟预定时间开始产生。本实施例中的预定时间包括通道轮询表的最大轮询时延与逻辑处理时延。这样一来，各种制式的数据到达对应的通道缓存140后，等待延迟轮询时延与逻辑处理时延后才被读取到插值运算矩阵，保证了延时固定。

本发明实施例中关于通道轮询表的实现方式可以参考实施例1中图4、图8、图9、图10的描述实现，此处不再赘述。

本发明实施例主要用于数字处理系统中，主要是通信系统中的数字处理系统，例如：下行FARROW插值滤波器、上行FARROW抽取滤波器等。

通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在可读取的存储介质中，如计算机的软盘，硬盘或光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (17)

1.一种多制式数据的抽取滤波器，其特征在于，包括：

至少两个输入运算单元，每一个输入运算单元分别连接一种制式的数据通道，用于对数据通道中的待抽取数据进行预抽取运算；

与所述输入运算单元相同数量的模1累加器，每一个模1累加器分别与一个对应的输入运算单元连接，用于在每个待抽取数据的有效信号输入到对应的输入运算单元时，进行一次累加，并在累加结果溢出时控制输入运算单元将经过预抽取运算的数据作为待输出数据，并清空模1累加器；

通道轮询表，用于存储按照预定规则排序的通道号；

通道选择器，用于依次从所述通道轮询表中选择通道号；

输入数据选择器，与所述输入运算单元和通道选择器连接，用于读取并输出所选择通道号对应的输入运算单元的待输出数据；

输出运算矩阵，用于对输入运算单元的待输出数据进行滤波和累加运算得到抽取数据。

2.根据权利要求1所述的多制式数据的抽取滤波器，其特征在于，所述模1累加器的初始值为1减去单次累加值。

3.根据权利要求1所述的多制式数据的抽取滤波器，其特征在于，所述滤波器还包括：

与每种制式数据通道对应的延迟累加器，用于分别连接到所述输出运算矩阵，并对输出运算矩阵输出的所对应数据通道的抽取数据进行延时缓存和累加；

输出数据选择器，用于连接所述延迟累加器和通道选择器，并输出所选择通道号对应数据通道所对应的延迟累加器中的抽取数据。

4.根据权利要求3所述的多制式数据的抽取滤波器，其特征在于，所述通道选择器和输出数据选择器之间连接有延时器。

5.根据权利要求1、2、3、或4所述的多制式数据的抽取滤波器，其特征在于，所述通道轮询表的生成过程包括：

将时钟频率除以通道轮询表的最大轮询周期得到通道轮询表的轮询精度；

将各个制式数据的信号速率转化为轮询过采样速率，所述轮询过采样速率为通道轮询表的轮询精度的2^N倍，N为自然数；

按照轮询过采样速率从大到小地配置各个制式数据对应通道号在通道轮询表中的存储位置，每个制式数据对应通道号在通道轮询表中存储周期为轮询过采样速率除以轮询精度。

6.一种多制式数据的抽取滤波方法，其特征在于，包括：

分别对至少两种制式的数据通道中的待抽取数据进行预抽取运算，在每个待抽取数据的有效信号输入到对应的输入运算单元时，模1累加器进行一次累加，并在累加结果溢出时控制输入运算单元将经过预抽取运算的数据作为待输出数据，并清空模1累加器；

依次选择按照预定规则排序的通道号，所述通道号包括按照预定规则排序的至少两种制式数据通道对应的通道号；

读取所选择通道号对应的输入运算单元输出的待输出数据，并将读取的待输出数据输出到一个输出运算矩阵；

通过一个输出运算矩阵对经过预抽取运算的数据进行滤波和累加运算得到抽取数据。

7.根据权利要求6所述的多制式数据的抽取滤波方法，其特征在于，所述模1累加器的初始值为1减去单次累加值。

8.根据权利要求6所述的多制式数据的抽取滤波方法，其特征在于，所述方法还包括：

对输出运算矩阵输出的每个数据通道的抽取数据进行延时缓存和累加；

将所选择通道号对应数据通道的经过延时缓存的抽取数据输出。

9.根据权利要求6、7或8所述的多制式数据的抽取滤波方法，其特征在于，按照预定规则排序包括：

将时钟频率除以通道轮询表的最大轮询周期得到通道轮询表的轮询精度；

将各个制式数据的信号速率转化为轮询过采样速率，所述轮询过采样速率为通道轮询表的轮询精度的2^N倍，N为自然数；

按照轮询过采样速率从大到小地配置各个制式数据对应通道号在通道轮询表中的存储位置，每个制式数据对应通道号在通道轮询表中存储周期为轮询过采样速率除以轮询精度。

10.一种多制式数据的插值滤波器，其特征在于，接收到的一路数据中包含至少两种制式的数据通道中的待插值数据，所述滤波器包括：

对应每种制式的数据通道设置的通道存储器，用于存储对应数据通道的待插值数据；

第一单输入多输出选择器，用于将所述一路数据中各个数据通道的待插值数据输出到对应的通道存储器；

通道轮询表，用于存储按照预定规则排序的通道号；

通道选择器，用于依次从所述通道轮询表中选择通道号；

数据选择器，用于读取与所选择的通道号对应数据通道相应的通道存储器中的待插值数据，并将读取到的待插值数据输出；

滤波运算单元，用于对待插值数据进行滤波运算；

第二单输入多输出选择器，用于将经过滤波运算的待插值数据输出到各个数据通道对应的插值运算矩阵；

插值运算矩阵，用于对经过滤波运算的待插值数据进行插值运算得到插值数据；

与所述数据通道相同数量的模1累加器，每一个模1累加器分别连接对应的一个插值运算矩阵，在进行一次累加时控制插值运算矩阵根据当前累加结果和待插值数据输出一位插值数据。

11.根据权利要求10所述的多制式数据的插值滤波器，其特征在于，所述滤波器还包括：

对应每种制式的数据通道设置的通道缓存，用于存储对应数据通道的经过滤波运算的待插值数据；

所述模1累加器的累加使能信号为接收到所述一路数据后延迟预定时间开始产生，并且所述模1累加器还用于在溢出时从所述通道缓存中读取下一个经过滤波运算的待插值数据。

12.根据权利要求11所述的多制式数据的插值滤波器，其特征在于，所述预定时间包括通道轮询表的最大轮询时延与逻辑处理时延。

13.根据权利要求10、11或12所述的多制式数据的插值滤波器，其特征在于，所述通道轮询表的生成过程包括：

将时钟频率除以通道轮询表的最大轮询周期得到通道轮询表的轮询精度；

将各个制式数据的信号速率转化为轮询过采样速率，所述轮询过采样速率为通道轮询表的轮询精度的2^N倍，N为自然数；

按照轮询过采样速率从大到小地配置各个制式数据对应通道号在通道轮询表中的存储位置，每个制式数据对应通道号在通道轮询表中存储周期为轮询过采样速率除以轮询精度。

14.一种多制式数据的插值滤波方法，其特征在于，包括：

接收一路数据，所述一路数据包含至少两种制式的数据通道中的待插值数据：

将所述一路数据中的待插值数据按照各个数据通道分别存储；

依次选择按照预定规则排序的通道号，所述通道号包括按照预定规则排序的至少两种制式数据通道对应的通道号；

读取与所选择的通道号对应数据通道相应的通道存储器中的待插值数据，并将读取到的待插值数据输出到一个滤波运算单元；

通过一个滤波运算单元对待插值数据进行滤波运算；

将经过滤波运算的待插值数据输出到各个数据通道对应的插值运算矩阵；

对经过滤波运算的待插值数据进行插值运算得到插值数据，并由模1累加器在进行一次累加时根据当前累加结果和待插值数据输出一位插值数据。

15.根据权利要求14所述多制式数据的插值滤波方法，其特征在于，所述模1累加器的累加使能信号为接收到所述一路数据后延迟预定时间开始产生，并且所述模1累加器还用于在溢出时从所述通道缓存中读取下一个经过滤波运算的待插值数据。

16.根据权利要求15所述的多制式数据的插值滤波器，其特征在于，所述预定时间包括通道轮询表的最大轮询时延与逻辑处理时延。

17.根据权利要求14、15或16所述多制式数据的插值滤波方法，其特征在于，按照预定规则排序包括：

将时钟频率除以通道轮询表的最大轮询周期得到通道轮询表的轮询精度；

将各个制式数据的信号速率转化为轮询过采样速率，所述轮询过采样速率为通道轮询表的轮询精度的2^N倍，N为自然数；

按照轮询过采样速率从大到小地配置各个制式数据对应通道号在通道轮询表中的存储位置，每个制式数据对应通道号在通道轮询表中存储周期为轮询过采样速率除以轮询精度。

Images