CN202111670U - 一种l阶n倍抽取数字抽取滤波器 - Google Patents

Abstract

本实用新型公开了一种L阶N倍数字抽取滤波器，包括包括多个交替级联的累加器组和2倍抽取器，其中，L、N和M均为自然数，N＝2^M。2倍抽取器的输出信号为其输入信号每隔一个值抽取一个值。L级累加器级联组成累加器组，其中前一级累加器的输出信号端与后一级累加器的输入信号端连接。本实用新型数字抽取滤波器与级联积分梳状抽取滤波器相比，能够在实现级联积分梳状抽取滤波器性能的基础上，解决级联积分梳状抽取滤波器的稳定性问题。

Description

一种L阶N倍抽取数字抽取滤波器

技术领域

本实用新型涉及集成电路设计领域，特别涉及一种数字抽取滤波器。

背景技术

级联积分梳状抽取滤波器(CIC)可以通过简单的结构实现高标准滤波和抽取，结构固定易实现，已成为Δ-∑模拟数字转换器中的核心技术。

如图1所示，CIC结构网络中存在反馈回路，是一种递归结构滤波器。L阶N倍抽取CIC的系统函数：

$H\left(z\right)={\left(\frac{1-z^{-N}}{1-z^{-1}}\right)}^L={\left[\frac{z^N-1}{z^{N-1}(z-1)}\right]}^L$

可以看出，L阶N倍抽取CIC在z＝0处有一个(N-1)L阶极点，在z＝1处有一个L阶极点，N个L阶零点从z＝1开始，等间隔地分布在单位圆上。

根据滤波器理论，只有极点位于单位圆内的滤波器才是稳定的。L阶N倍抽取CIC在z＝1处的极点和零点相互抵消，所以理论上CIC是稳定的。但由于实际实现的硬件电路不是绝对理想，具有非线性误差，从而导致CIC的极点和零点出现偏移。如果CIC的极点偏移到单位圆外，且不能与零点抵消，那么CIC将会变得不稳定，进而导致整个ADC系统的不稳定。

如图2c和2d所示，CIC的稳定性问题会使ADC系统输出保持震荡，导致整个ADC系统的不稳定，甚至使输出幅度无限制增大，导致整个ADC系统崩溃。

实用新型内容

本实用新型提供一种L阶N倍抽取数字抽取滤波器，用以解决现有技术中的级联积分梳状抽取滤波器的稳定性问题。

本实用新型技术方案包括：多个交替级联的累加器组和2倍抽取器，其中，L和N为自然数。

进一步的，所述累加器组包括L级累加器，其中前一级累加器的输出信号端与后一级累加器的输入信号端连接。

进一步的，所述多个交替级联的累加器组和2倍抽取器具体为：前一级累加器组的输出信号端与后一级2倍抽取器的输入信号端连接，前一级2倍抽取器的输出信号端与后一级累加器组的输入信号端连接。

进一步的，所述第一级累加器的输入信号为系统输入信号。

进一步的，系统输出信号为第M级抽取器的输出信号。

进一步的，累加器的输出信号为其输入信号与输入信号的一个时间单位延迟之和。

进一步的，所述多个2倍抽取器总计为M级，M为自然数且N＝2^M。

进一步的，所述多个累加器组总计为M级，M为自然数且N＝2^M。

本实用新型有益效果如下：

本实用新型所述L阶N倍抽取数字抽取滤波器的结构网络中没有反馈回路，是一种非递归结构滤波器，不存在稳定性问题。具有本实用新型结构的数字抽取滤波器与级联积分梳状抽取滤波器相比，在保证性能的基础上解决了级联积分梳状抽取滤波器的稳定性问题。

附图说明

图1为L阶N倍抽取级联积分梳状抽取滤波器的信号流图；

图2为系统输出信号图；

图3为本实用新型所述L阶N倍抽取数字抽取滤波器的信号流图；

图4为Δ-∑模拟数字转换器结构框图。

具体实施方式

本实用新型提出了一种非递归结构的数字抽取滤波器。本实用新型所述数字抽取滤波器不存在稳定性问题，具有本实用新型结构的数字抽取滤波器与级联积分梳状抽取滤波器相比，在保证性能的基础上解决了级联积分梳状抽取滤波器的稳定性问题。

下面将结合各个附图对本实用新型的具体实现过程予以进一步详细的说明。

请参阅图3，该图为本实用新型所述L阶N倍抽取数字抽取滤波器的信号流图，其中L、N和M为自然数，N＝2^M。由图中可见，一种L阶N倍抽取数字抽取滤波器，包括多个交替级联的累加器组和2倍抽取器，具体包括级联的第一级累加器、第二级累加器、......、第L级累加器，第一级2倍抽取器，第L+1级累加器、第L+2级累加器、......、第2L级累加器，第二级2倍抽取器、......、第M级2倍抽取器，其中：

各级累加器的输出信号分别为其输入信号与输入信号的一个时间单位延迟之和。2倍抽取器的输出信号为其输入信号每隔一个值抽取一个值。L级累加器级联组成累加器组，其中前一级累加器的输出信号端与后一级累加器的输入信号端连接。系统由累加器组和2倍抽取器交替级联组成，其中前一级累加器组的输出信号端与后一级2倍抽取器的输入信号端连接，前一级2倍抽取器的输出信号端与后一级累加器组的输入信号端连接。所述第一级累加器的输入信号为系统输入信号。系统输出信号为第M级抽取器的输出信号。

优选的，多个2倍抽取器总计为M级，多个累加器组总计为M级。

根据具有本实用新型结构的数字抽取滤波器可得出其系统函数：

$H\left(z\right)={[(1+z^{-1})(1+z^{-2})\·\·\·\·\·\·(1+z^{-\frac{N}{2}})]}^L$

可以看出，系统函数的极点全部在z＝0处，因此不存在稳定性问题。

下面通过matlab仿真和FPGA测试，对比分析在多媒体数字信号编解码器(CODEC)中采用级联积分梳状抽取滤波器实现∑-Δ模拟数字转换器和采用具有本实用新型结构的数字抽取滤波器实现∑-Δ模拟数字转换器时的各项指标。

根据matlab仿真结果，可以得出如下结论：

本实用新型L阶N倍抽取数字抽取滤波器与L阶N倍抽取级联积分梳状抽取滤波器的性能和功能完全相同。

根据FPGA测试结果，可以得出如下结论：

1、如图2a所示，对于任何输入信号，采用具有本实用新型结构的数字抽取滤波器实现的如图4所示的∑-Δ模拟数字转换器的输出信号均能够完全恢复稳定，系统完全不存在稳定性问题。对于完全恢复的信号，数据传输完成，系统输入信号变为零后，系统输出信号变为零。

如图4所示的模拟数字转换器将模拟信号转换为数字信号。Δ-∑模拟数字转换器是一种高端模拟数字转换器，由抗混叠滤波器(AAF)，Delta-Sigma调制器(DSM)，级联积分梳状滤波器(CIC)，去直流滤波器(HPF)，有限冲击响应抽取滤波器组(FIR)，半带滤波器(HBF)和补偿滤波器(CF)级联组成。

2、如图2b～d所示，对于不同的输入信号，采用级联积分梳状抽取滤波器实现∑-Δ模拟数字转换器的输出信号稳定程度不同，最好情况下系统不能完全恢复稳定，有时系统输出保持震荡，导致整个ADC系统不稳定，有时输出幅度无限制增大，导致整个ADC系统崩溃。

对于恢复效果较好的信号，数据传输完成，系统输入信号变为零后，系统输出信号在零附近小范围震荡。对于恢复效果较差的信号，数据传输完成，系统输入信号变为零后，系统输出信号在零附近大范围震荡。对于完全不能恢复的信号，数据传输完成，系统输入信号变为零后，系统输出信号以接近或超过传输数据的幅值震荡。

根据matlab仿真和FPGA测试结果，可以得出如下结论：

本实用新型数字抽取滤波器与级联积分梳状抽取滤波器相比，具有非递归结构，不存在稳定性问题，能够在实现级联积分梳状抽取滤波器性能的基础上，解决级联积分梳状抽取滤波器的稳定性问题。

显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。

Claims (8)

1.一种L阶N倍抽取数字抽取滤波器，其特征在于，包括多个交替级联的累加器组和2倍抽取器，其中，L和N为自然数。

2.如权利要求1所述的L阶N倍抽取数字抽取滤波器，其特征在于，所述累加器组包括L级累加器，其中前一级累加器的输出信号端与后一级累加器的输入信号端连接。

3.如权利要求1或2所述的L阶N倍抽取数字抽取滤波器，其特征在于，所述多个交替级联的累加器组和2倍抽取器具体为：前一级累加器组的输出信号端与后一级2倍抽取器的输入信号端连接，前一级2倍抽取器的输出信号端与后一级累加器组的输入信号端连接。

4.如权利要求3所述的L阶N倍抽取数字抽取滤波器，其特征在于，所述第一级累加器的输入信号为系统输入信号。

5.如权利要求3所述的L阶N倍抽取数字抽取滤波器，其特征在于，系统输出信号为第M级抽取器的输出信号。

6.如权利要求1所述的L阶N倍抽取数字抽取滤波器，其特征在于，累加器的输出信号为其输入信号与输入信号的一个时间单位延迟之和。

7.如权利要求1所述的L阶N倍抽取数字抽取滤波器，其特征在于，所述多个2倍抽取器总计为M级，M为自然数且N＝2^M。

8.如权利要求1所述的L阶N倍抽取数字抽取滤波器，其特征在于，所述多个累加器组总计为M级，M为自然数且N＝2^M。

Images