CN103457574A - 可变抽取倍数的低消耗数字抽取滤波器组和数字抽取滤波方法 - Google Patents

Abstract

本发明公开了一种可变抽取倍数的低消耗数字抽取滤波器组和数字抽取滤波方法，用于数据的滤波和抽取，该滤波器组包括：第一级为级联梳状积分滤波器，用于实现大倍数的抽取动作；第二级为至少一级的半带滤波器，用于实现第二级抽取动作；第三级为补偿滤波器，用于补偿通带衰减并进行滤波抽取动作，所述第一级为可变抽取倍数、非递归形式的级联梳状积分滤波器。该方法包括：确定抽取率与抽取滤波器组的系统结构；分解级联梳状积分滤波器的传递函数；选取达到要求的抽取率进行组合，并对级联梳状积分滤波器、半带滤波器和补偿滤波器进行多相分解。本发明的积极效果：可减少工作在高频附近的寄存器数目，减少资源消耗，减少功耗。

Description

可变抽取倍数的低消耗数字抽取滤波器组和数字抽取滤波方法

技术领域

本发明涉及一种可抽取倍数的低消耗、数字抽取滤波器组，还涉及一种数字抽取滤波方法。 

技术背景

在模数转换器(ADC)领域中，采用过采样技术的Sigma-delta ADC由于其转换精度高、易于实现等优点得到了广泛的应用。Sigma-delta ADC包括模拟和数字两部分，模拟部分由sigma-delta调制器构成，数字部分由数字抽取滤波器构成。Sigma-delta调制器是基于过采样、噪声整形技术来实现信号的调制，它可以在保留信号的前提下，将噪声搬运到远离信号带宽的高频带，从而在频域上实现信号和噪声的分离，此时Sigma-delta调制器输出的信号在频域上包括低频信号和高频段的噪声，在时域上则是高速、低精度的数字信号。通过数字滤波器将高频噪声滤掉，并用抽取动作将信号频率降到信号的Nyquist频率，可将时域上的高速、低精度的数字信号变成低速、高精度的数字信号。从而完成模拟输入到数字输出的高精度转换。另外，在一些特殊领域，如微加速度计、卫星通讯、无线传输等，Sigma-delta调制技术和数字抽取滤波器也得到了广泛的应用。 

数字抽取滤波器的目的是抽取高频信号带内的有益信号，并将频率转换成有益信号的Nyquist频率输出，这样可减少输出噪声，提高输出数据精度，并在一定程度上减小了数字信号接收端的消耗。而在现实应用中，为了适应不同信号带宽和输出精度的要求，需要将数字抽取滤波器设计成多种速率输出的结构。 

附图1是一般可变抽取倍数的数字滤波器结构示意图，其中CIC采取附图3递归结构实现。数据以Fs的频率进入数字抽取滤波器，此数据的特点是：在频域上表现为低频段为需要的信号，高频段为需要滤除的噪声；在时域上表现为Fs速率输入的、低精度数字信号。数据首先进入CIC滤波器，从而滤除较高频段的噪声，并在降低噪声混叠的前提下实现R1倍数的抽取动作。数据经过CIC后，数据频率将为Fs/R1。实际上，在对数据进行抽取时，会在CIC的每一个零点产生混叠效应，仅从频谱而言，混叠效应最严重的位置出现在2*Fs/R1处，而从实际滤波而言，混叠最严重的位置是在噪声最多的那个零点，为减少频谱混叠，应适当选取CIC的阶数n和抽取率R1以减小噪声混叠作用。 

如附图1，假令数据以Fs频率、Bin的位宽输入，则积分器的位宽如下公式： 

I_j＝(B_in+j*log₂R₁) 

其中，Ij为j级积分器的位宽，R1为CIC的抽取率，由上公式可得Ij会随着j的增加而变大，同时注意到附图3中的积分器工作频率为Fs，在电路实现中，每一个数据位宽都需要一个寄存器，若按照附图3中的结构，则会有大量的寄存器工作Fs的频率下，从而产生产生相当大的资源与能量消耗。 

数字抽取滤波器组的结构附图1所示，级联梳状积分滤波器(CIC)由于其系数恒为1，无需系数存储器，且可以极小的资源消耗进行大倍数的抽取滤波动作，因而广泛应用于抽取滤波的第一级；半带滤波器(HBF)由于其一半的系数为0，且过渡带关于中心频率点对称，因而应用于抽取滤波的第二级；补偿滤波器(CFIR)用于可补偿CIC通带内的衰减，且可调整通带位置，因而应用于抽取滤波的最后一级。 

CIC的传递函数如下： 

$H\left(z\right)=\frac{1}{{R_1}^n}{\left(\frac{1-z^{-R_1}}{1-z^{-1}}\right)}^n$

其中R1是CIC的抽取倍数，n是CIC的阶数，分子为微分器，分母为积分器，用电路实现此传递函数，得到附图2的系统框图，如图所示，积分器和微分器工作在高频Fs，与积分器相比，且微分器的Z-R1资源消耗过大，为此提出了另一种改进结构。 

利用Nobel等式变换，将采样器提前，将附图2变换成附图3中的电路结构，注意到通过Nobel变化，微分器中的Z^-R1变为Z^-1，在减小资源消耗的同时也降低了微分器的工作频率，从而降低了微分器的能耗。 

由附图3可以看出，积分器部分采取的是递归形式实现，电路实现时，积分器的累加作用会使滤波器处理的字长变长，由公式可以每一级的最大字长： 

$G_j=\left\{\begin{array}{c}{2}^j(j=\mathrm{1,2},...,n)\\ \frac{2^{(2n-j)}{R_1}^{(j-n)}}{R_1}(j=n+1,n+2,...,2n)\end{array}\right.$

W_j＝(B_in+log₂G_j) 

其中：Gj为第j级积分器或微分器的增益； 

Bin为输入数据的字长； 

Wj为第j级积分器或微分器的字长。 

半带滤波器(HBF)是一种FIR滤波器，由于其一半的系数为0，实现耗费的资源较少，CFIR为补偿CIC衰减所用，这两种滤波器均可进行小速率的抽取动作。 

为了实现多种抽取速率，通常是改变CIC的抽取倍数即R1，来实现多种抽取率的需 求，但现有技术存在以下缺点： 

参见字长增加公式和附图3，由于字长增长效应，工作在Fs频率下的寄存器数量随着字长的增加而变多，这在一定程度上增加了CIC的功耗。 

参见字长增加公式，当转变抽取速率时，R1的变化会致使字长改变，尤其是当R1变小时，会有一部分的寄存器处于冗余动作，这在一定程度上增加了CIC的功耗。 

现有的半带滤波器多是置于抽取滤波的最后一级，致使输出频带边缘附近的衰减和噪声混叠较大，造成输出频带边缘的信号失真。 

发明内容

针对现有技术的存在的问题，本发明要解决的技术问题是提出了一种消耗低、多速率抽取滤波同时具有通带平坦、阻带衰减大的可抽取倍数的数字抽取滤波器组及数字抽取滤波方法。 

为解决上述技术问题，本发明所采用的技术方案是：可抽取倍数的低消耗数字抽取滤波器组，用于数据的滤波和抽取，包括第一级为级联梳状积分滤波器（CIC），用于实现大倍数的抽取动作；第二级为至少一级的半带滤波器（HBF），用于实现第二级抽取动作；第三级为补偿滤波器（CFIR），用于补偿通带衰减并进行滤波抽取动作，其特征在于：第一级为可变抽取倍数、非递归形式的级联梳状积分滤波器。 

作为优选方案，所述的级联梳状积分滤波器的级联数为四级。 

优选地，所述级联梳状积分滤波器非递归形式中的Z变换等式为： 

$\begin{array}{c}H\left(z\right)=\frac{1}{{R_1}^n}{\left(\frac{1-z^{-R_1}}{1-z^{-1}}\right)}^n=\frac{1}{{R_1}^n}{(1+z^{-1}+z^{-2}+\·\·\·\·\·+z^{-(R_1-2)}+z^{-(-R_1-1)})}^n\\ =\frac{1}{{R_1}^n}\left(\underset{i=0}{\overset{R_1-1}{\mathrm{\Σ}}}{z}^{-i}\right)=\left\{\begin{array}{c}\underset{i=0}{\overset{r-1}{\mathrm{\Π}}}{(1+z^{-2i})}^n(R_1=2^r)\\ \underset{i=0}{\overset{r-1}{\mathrm{\Π}}}{(1+z^{-3i}+z^{-2*3i})}^n(R_1=3^r)\end{array}\right.\end{array}.$

作为优选方案，上述变换等式根据抽取率R1的不同，将分解成若干个以2和3为抽取倍数的组合，Z变换等式为： 

H(z)＝(1+z^-2)ⁿ……(1+z^-2*(r-m-1))ⁿ(1+z^-3(r-m)+z^-2*3(r-m))ⁿ……(1+z^-3(r-1)+z^-2*3(r-1))ⁿ。 

作为优选方案，所述非递归形式的级联梳状积分滤波器依据Nobel等式变换，以2为抽取倍数的因式变成(1+Z^-1)ⁿ，以3为抽取倍数的因式变成(1+Z^-1+Z^-2)ⁿ。 

所述的因式(1+Z^-1)ⁿ和(1+Z^-1+Z^-2)ⁿ实现的方式为多相分解。 

所述半带滤波器和补偿滤波器的系数在硬件中以CSD编码实现。 

本发明技术方案所能达到的积极效果：工作频率，数据之间的关系以和的形式进行传递，此种做法可大大减小工作在高频区的寄存器数目，而将大量的寄存器放在低频，从而减少CIC的能量消耗，并且利用Nobel等式变换，可大大减小资源消耗，多相分解中的系数使用CSD编码也可大大减少资源消耗。 

本发明提出的低消耗数字抽取滤波方法，包括下列步骤：确定抽取率与抽取滤波器 

的系统结构；分解级联梳状积分滤波器的传递函数；选取达到要求的抽取率进行组合，并对级联梳状积分滤波器进行多相分解，以减少级联梳状积分滤波器的资源消耗；对半带滤波器进行多相分解，以减少资源消耗；对补偿滤波器进行多相分解。 

所述半带滤波器和补偿滤波器多相分解中传递函数的系数为CSD编码。 

该方法取得的积极效果是：可减少工作在高频附近的寄存器数目，而由于CIC字长增加效应的寄存器则置于低频区，从而减少功耗。 

下面结合附图和具体实施方式对本发明进一步详细描述。 

附图说明

图1是现有技术的可变抽取倍数的数字抽取滤波器的结构示意图。 

图2是依CIC传递函数而成的传统的电路结构示意图。 

图3是利用Nobel变换，对图2中的结构进行改进的CIC结构示意图。 

图4是本发明非递归结构的CIC结构示意图。 

图5是优选实施例中的CIC结构图。 

图6a是优选实例中采用2倍降采样的(1+Z^-1)⁴模块的电路结构图。 

图6b是优选实例中采用3倍降采样的(1+Z^-1+Z^-2)⁴模块的电路结构图。 

图7是本发明Nobel变换后的低消耗CIC电路结构图。 

图8是实施例中18阶HBF的电路结构图。 

图9是实例中HBF的频谱响应图。 

图10是实例中CFIR的频谱响应图。 

图11是实例中可变倍数抽取数字滤波器组的电路原理图。 

具体实施方式

图4为本发明的非递归结构的CIC结构示意图。通过下式，在相同的设计下，可将现有技术图3中的CIC变为图5中的非递归的结构。 

$\begin{array}{c}H\left(z\right)=\frac{1}{{R_1}^n}{\left(\frac{1-z^{-R_1}}{1-z^{-1}}\right)}^n=\frac{1}{{R_1}^n}{(1+z^{-1}+z^{-2}+\·\·\·\·\·+z^{-(R_1-2)}+z^{-(-R_1-1)})}^n\\ =\frac{1}{{R_1}^n}\left(\underset{i=0}{\overset{R_1-1}{\mathrm{\Σ}}}{z}^{-i}\right)=\left\{\begin{array}{c}\underset{i=0}{\overset{r-1}{\mathrm{\Π}}}{(1+z^{-2i})}^n(R_1=2^r)\\ \underset{i=0}{\overset{r-1}{\mathrm{\Π}}}{(1+z^{-3i}+z^{-2*3i})}^n(R_1=3^r)\end{array}\right.\end{array}$

此种结构重新分布寄存器的工作频率，数据之间的关系以和的形式进行传递，此种做法可大大减小工作在高频区的寄存器数目，而将大量的寄存器放在低频，从而减少CIC的能量消耗，并且利用Nobel等式变换，将附图5中的积分器依照抽取因子的不同改为类似附图6a和附图6b中的结构，由此可大大减小资源消耗。 

数据经过CIC的滤波抽取后，输出速率为Fs/R1，为保护通带内的信号，此速率一般应为最终输出速率的4～16倍，并以HBF实现第二级滤波抽取，最后以CFIR补偿整体通带衰减。其中HBF和CFIR的抽取倍数固定，当需要改变整体滤波器的抽取倍数时，只改变CIC的抽取倍数来实现多速率输出。 

HBF的特点是其频谱响应曲线是一条过渡带关于中心频率点对称的曲线，可参见附图9，可有效用于偶数倍的滤波抽取动作，且在电路实现时有一半的系数为0，无需硬件实现，将其作为CIC的第二级滤波，可有效保护通带边缘的信号。对于N阶的HBF滤波器，传递函数如下： 

$H_{\mathrm{HBF}}\left(z\right)=\underset{n=0}{\overset{N}{\mathrm{\Σ}}}h\left(n\right)z^{-n}=h\left(0\right)+h\left(1\right)*z^{-1}+h\left(2\right)*z^{-2}+\·\·\·\·\·\·+h(N-1)*z^{-N}$

在h(0)不为0的情况下，各个系数间的关系如下： 

$\begin{array}{c}h\left(1\right)=h\left(3\right)=\·\·\·\·\·\·=h(N-1)=0\\ h\left(\frac{N}{2}\right)=0.5\\ h\left(0\right)=h\left(N\right)\\ h\left(2\right)=h(N-2)\\ \·\·\·\·\·\·\\ h(\frac{N}{2}-1)=h(\frac{N}{2}+1)\end{array}$

若h(0)为0，则系数间的关系如下： 

$\begin{array}{c}h\left(0\right)=h\left(2\right)=\·\·\·\·\·\·=h\left(N\right)=0\\ h\left(\frac{N}{2}\right)=0.5\\ h\left(1\right)=h(N-1)\\ h\left(3\right)=h(N-3)\\ \·\·\·\·\·\·\\ h(\frac{N}{2}-1)=h(\frac{N}{2}+1)\end{array}$

利用Nobel等式，可将系数为0的电路结构省去，以多相分解结构实现此HBF滤波器，对于h(0)不为0、以2倍抽取的HBF电路结构如附图8所示。 

此种实现方法利用Nobel变换，不改变滤波器指标的前提下实行先抽取后滤波操作，可有效降低能耗，系数使用CSD编码也可大大减少资源消耗。 

数据经过HBF后为Fs/(R1*R2)的数据流，即输入CFIR的数据频率为Fs/(R1*R2)，CFIR在在滤波抽取的同时，可补偿CIC通带内的幅值衰减，从而实现有益信号的无失真传输。CFIR的频谱响应曲线可参见附图10。将CFIR作为抽取滤波的最后一级可有效地保护通带，减少阻带内噪声混叠。 

CFIR和HBF不同之处在于CFIR不存在非0系数，因此相同阶数的HBF和CFIR，CFIR的电路资源消耗要比HBF大一倍左右。 

数据经过CFIR之后，频率变为Fs/(R1*R2*R3)，此频带内的信号即需要的高精度、低速的数字量，如若需要改变频率，只需改变R1即可。 

为进一步明确本发明的目的、技术方案和优点，以下结合附图通过简单现有技术和发明实施例的对比，更进一步了解本发明的积极效果。 

参阅图1，现有技术以采样频率Fs从192kHz降到fs=1kHz、3kHz、6kHz为例，滤波器组的通带纹波小于0.02dB，阻带衰减大于80dB，其中，归一化通带为0～0.45。 

数字抽取滤波器组拟采取4级CIC，一级HBF，一级CFIR级联的方式实现抽取滤波。其中CIC部分的最大抽取倍数为48，HBF和CFIR的抽取倍数为2。按此抽取倍数，令R1=48，n=4。如果按附图3的方案设计CIC电路，则积分器的工作频率全为192kHz，且积分器的字长按级数递增，此时的能耗和资源消耗也就较大。 

按本发明方案，采取上述的非递归结构，并结合Nobel等式变换，将此CIC的传递函数做如下变换： 

$\begin{array}{c}H\left(z\right)=\frac{1}{{48}^4}{\left(\frac{1-z^{-48}}{1-z^{-1}}\right)}^4=\frac{1}{{48}^4}{(1+z^1+z^{-2}+\·\·\·\·\·\·+z^{-47})}^4\\ =\frac{1}{{48}^4}{(1+z^{-1})}^4{(1+z^{-2})}^4{(1+z^{-4})}^4{(1+z^{-8})}^4{(1+z^{-16}+z^{-32})}^4\end{array}$

将上式利用附图4中的电路结构，令r1=r2=r3=r4=2，r5=3，n=4，并利用Nobel变换，得到CIC的电路结构图，如附图5。其中，偶数次降频的积分器电路结构(1+Z^-1)⁴可在此利用Nobel做如下转换，转换后的积分器电路结构如附图6a附图6b： 

(1+z^-1)⁴＝(1+6z^-2+z^-4)+z^-1(4+4z^-2) 

奇数次降频的积分器电路结构(1+z-1+z-2)4可作如下变化 

(1+z^-1+z^-2)⁴＝(1+16z^-3+10z^-6)+z^-1(4+19z^-3+4z^-6)+z^-2(10+16z^-3+z^-6) 

替换附图5中的结构，得到附图7中的低消耗的CIC电路框图， 

从本发明的到的图7和现有方案中图3相比，图7中的电路有以下特点： 

附图3中的积分器采用递归结构，字长增加效应显著，且对抽取率R1的依赖性很高，而附图7采用非递归结构，字长逐级增加，改变抽取倍数时只需断开某一个模块，且总的资源消耗更小。 

附图3中有过半的电路单元工作在192kHz频率下，而附图7中的分级抽取使电路单元的工作频率重新分布，尤其是工作在192kHz的单元仅为输入字长的位宽，这种方式大大降低了电路单元的工作频率，从而降低了电路能耗。 

附图3中的电路结构，当要转换抽取倍数时，需要改变R1，然而数据接收端的积分器仍然工作在192kHz频率下。在附图7中，如果要改变抽取倍数，只需关断某一级的抽取模块即可，且可做到无冗余寄存器动作。 

由于HBF的过渡带关于中心频率点对称，通带边缘的衰减不足，因此不适于作为抽取的最后一级，基于此，本发明将HBF置于第二级实现2倍的抽取动作。图9是具有11个非零系数的18阶HBF的频谱响应曲线，由于系数对称，电路实现时只需6个系数即可。即附图8中的N=18，电路中的系数为h(0)、h(2)、h(4)、h(6)、h(8)、h(9)，这些系数以CSD编码实现。 

CFIR用于补偿CIC通带衰减，并实现2倍的抽取动作，附图10是具有33个对称系数的64阶CFIR频谱图。可以看到在通带处有上扬的趋势，这在一定程度上可补偿CIC的衰减。 

整个滤波器组的电路结构示意图如图11。当滤波器组输出频率为1kHz时，则CIC、HBF和CFIR全部工作，当输出频率变为3kHz时，断开CIC阴影部分的5，使CIC阴影部 分的4接至HBF的数据输入端实现3kHz输出，当输出频率为6kHz时，断开CIC阴影部分的5和4，使CIC阴影部分的3接至HBF的数据输入端实现6kHz输出。 

以上是结合附图及对本发明的具体实施例来进行了详细的说明，但本发明不局限于本实施例，亦不构成对本发明保护范围的界定。任何在本发明的理论之内所作的修改、等同替换和改进等，均应包含在本发明的权利要求保护范围之内。在不脱离本申请的权利要求的精神和范围下，本领域的技术人员可作出各种修改和改型。 

Claims (8)

1.可变抽取倍数的低消耗数字抽取滤波器组，用于数据的滤波和抽取，包括第一级为级联梳状积分滤波器，用于实现大倍数的抽取动作；第二级为至少一级的半带滤波器，用于实现第二级抽取动作；第三级为补偿滤波器，用于补偿通带衰减并进行滤波抽取动作，其特征在于：第一级为可变抽取倍数、非递归形式的级联梳状积分滤波器。

2.根据权利要求1所述的数字抽取滤波器组，其特征在于：所述级联梳状积分滤波器的级联数为四级。

3.根据权利要求1所述的数字抽取滤波器组，其特征在于：所述级联梳状积分滤波器非递归形式中的Z变换等式为：

$H\left(z\right)=\frac{1}{{R_1}^n}{\left(\frac{1-z^{{-R}_1}}{1-z^{-1}}\right)}^n=\frac{1}{{R_1}^n}{(1+z^{-1}+z^{-2}+\·\·\·\·\·\·+z^{-(R_1-2)}+z^{-(R_1-1)})}^n.$

$=\frac{1}{{R_1}^n}\left(\underset{i=0}{\overset{R_1-1}{\mathrm{\Σ}}}{z}^{-i}\right)=\left\{\begin{array}{c}\underset{i=0}{\overset{r-1}{\mathrm{\Π}}}{(1+z^{-2i})}^n(R_1=2^r)\\ \underset{i=0}{\overset{r-1}{\mathrm{\Π}}}{(1+z^{-3i}+z^{-2*3i})}^n(R_1=3^r)\end{array}\right.$

4.根据权利要求3所述的数字抽取滤波器组，其特征在于：根据抽取率R1的不同，将分解成若干个以2和3为抽取倍数的组合，Z变换等式为：

H(z)＝(1+z^-2)ⁿ……(1+z^-2*(r-m-1))ⁿ(1+z^-3(r-m)+z^-2*3(r-m))ⁿ……(1+z^-3(r-1)+z^-2*3(r-1))ⁿ。

5.根据权利要求3或4所述的数字抽取滤波器组，其特征在于：非递归形式的级联梳状积分滤波器依据Nobel等式变换，以2为抽取倍数的因式变成(1+Z^-1)ⁿ，以3为抽取倍数的因式变成(1+Z^-1+Z^-2)ⁿ。

6.根据权利要求5所述的数字抽取滤波器组，其特征在于：所述的因式(1+Z^-1)ⁿ和(1+Z^-1+Z^-2)ⁿ实现的方式为多相分解。

7.根据权利要求1所述的数字抽取滤波器组，其特征在于：所述半带滤波器的抽取倍数为2，所述半带滤波器的归一化过渡带宽为0.5。

8.利用权利要求1所述数字抽取滤波方法，包括下列步骤：确定抽取率与抽取滤波器组的系统结构；分解级联梳状积分滤波器的传递函数；选取达到要求的抽取率进行组合，并对级联梳状积分滤波器进行多相分解，以减少级联梳状积分滤波器的资源消耗；对半带滤波器进行多相分解，以减少资源消耗；对补偿滤波器进行多相分解。

Images