CN104467739A - 一种带宽、中心频点可调的数字滤波器及其实现方法 - Google Patents

Abstract

本发明公开了一种带宽、中心频点可调数字滤波器，包括时钟分频、带宽通道配置、CIC滤波器组和FIR滤波器；CIC滤波器组由几组CIC滤波器和对应的补偿滤波器、增益校正模块组成，CIC滤波器用于降低输入信号采样率，并通过补偿滤波器和增益校正模块使其通带内平坦并实现输入输出位宽匹配，处理后将数据输入FIR滤波器；通过带宽通道配置模块接收SPI中的选带信息，读取EEPROM中CIC滤波器组的抽取因子和FIR滤波器的系数，完成带宽中心频点调节FIR滤波器；本发明实现5kHz、50kHz、100kHz、200kHz、1MHz、2MHz，带宽、中心频点不同的带通滤波器以完成对不同通道信号的选取。

Description

一种带宽、中心频点可调的数字滤波器及其实现方法

技术领域

本发明属于无线通信系统中的数字信号处理部分，根据通信系统的要求采用VLSI(超大规模集成电路,Very Large Scale Integration)的设计方法,并提出一种应用于无线宽带射频芯片的带宽、中心频点可调的数字滤波器VLSI结构。

背景技术

无线通信技术为人们的生活带来了巨大的便利，对社会的发展起到了促进作用。随着无线通信的广泛应用，各类无线通信芯片同样得到了长足发展。同时，无线通信芯片的竞争也日趋激烈，尤其是针对各个行业专网的芯片，由于其应用量大，且涉及行业及国家的信息安全，越来越受到国家重视。所以，行业专网用芯片的设计与生产成为国家高科技领域内的重要研究课题^[1]。

在各种行业专网的无线接入系统中，射频前端芯片往往是各类通信设备中最重要的芯片，其主要功能是对接收机天线端接收到的微小信号进行放大、变频、滤波、量化等。行业专网所用频点和带宽种类越来越多，且各专网使用的频点、射频带宽和信号带宽不同，其频点主要集中在100MHz～1.2GHz范围内，信号带宽在5kHz～2MHz范围内，标准不统一，导致各行业专网设备所用的射频芯片不同，同时对射频前端芯片的需求难以形成规模效应，且成本高、配套困难。因此，设计带宽、中心频点可调的无线宽带射频芯片，可以满足众多专网的需求，形成规模效益。

滤波器是带宽、中心频点可调无线宽带射频芯片中的重要模块，完成对输入信号噪声的消除以及对目标通道信号的选取。滤波器的设计方法分为模拟滤波器和数字滤波器两种，相对于模拟滤波器，数字滤波器从速度、电路规模、功耗、灵活性等方面均优于模拟滤波器，更加适合现代数字通信系统，有利于提高芯片的集成度。由于滤波器是无线宽带射频芯片中的重要模块，所以滤波器性能的好坏，直接决定了射频前端芯片的性能质量，所以对滤波器设计的研究，对提高射频前端芯片质量，以及提升整个通信系统性能有重要的意义^[2][3]。

目前，国内外对数字滤波器的研究主要集中在以下两个方面。一方面，针对不同的应用背景，设计对应的数字滤波系统，例如应用于软件无线电的数字上下变频系统、应用于图像处理的模糊或者锐化滤波器等等，对于ASIC(专用集成电路，Application SpecificIntegrated Circuits)实现或FPGA(现场可编程门阵列，Field Programmable Gate Array)实验上均有所涉及^[4][5]。另一方面则根据数字滤波器理论，对滤波器中关键部分进行优化，例如针对乘法器或者加法器部分性能和面积的优化，或者使用最优化方法，调整使用窗函数法等方法计算出来的滤波器系数以达到更高性能指标的滤波器。

FPGA实现数字滤波器与ASIC的设计方法相比的主要优势在于设计的灵活性可配置性更高，缺点是不利于系统集成，而如今，通信系统以及集成电路制造业的不断发展，对通信系统、通信芯片的集成度要求越来越高，通信芯片不断向SoC(片上系统，System-on-a-Chip)方向发展，这就要求数字滤波器更多的采用ASIC的方法来实现。因此，针对国内外的研究现状以及无线通信系统中射频芯片的要求，设计发明了一种带宽、中心频点可配置的数字带通滤波器的电路结构，对其中的模块进行了设计与仿真验证。

参考文献:

[1]唐友喜,易新平,邵士海.新一代移动通信系统——IMT-Advanced的特征[J].电子科技大学学报,2008,02:161-167。

[2]于海霞.一种基于无线射频芯片研发的高性能AGC放大器设计[D].天津大学,2012

[3]张永满，梁利平，管武等；面向LTE-A的高性能低复杂度数字前端滤波器[J]，微电子学与计算机，2014，9:008。

[4]Wenjing H,Guoyun Z,Waiyun L.Self-Programmable Multipurpose Digital Filter DesignBased on FPGA[C]//Internet Technology and Applications(iTAP),2011 International Conferenceon.IEEE,2011:1-5。

[5]叶亚东，蔺智挺，范玉红；基于FPGA的FIR数字滤波器设计与仿真[J]，电子科技，2014，27(7):67-70。

发明内容

针对现有技术，本发明提供一种带宽、中心频点可调的数字滤波器及其设计方法，包括CIC(级联积分梳状，Cascade Integrator Comb)滤波器及补偿滤波器组、带宽中心频点可调FIR滤波器、有无符号数转换、带宽通道配置、分频模块等。可根据不同应用要求，通过配置CIC滤波器的抽取因子，对输入20MHz信号实现不同倍率的降采样率，并通过配置FIR(有限冲激响应，Finite Impulse Response)带通滤波器的系数，实现5kHz、50kHz、100kHz、200kHz、1MHz、2MHz，带宽、中心频点不同的带通滤波器以完成对不同通道信号的选取。应用在无线宽带射频芯片中的数字滤波器系统与电路结构

为了解决上述技术问题，本发明提出一种带宽、中心频点可调的数字滤波器，包括时钟分频模块，带宽通道配置模块、CIC滤波器组和FIR滤波器；所述CIC滤波器组的输入端和所述FIR滤波器的输出端均分别连接有无符号数转化模块；所述CIC滤波器组由几组CIC滤波器和相同数量的补偿滤波器以及增益校正模块组成，所述CIC滤波器用于降低输入信号的采样率，并通过所述补偿滤波器和增益校正模块使CIC滤波器组通带内平坦的同时实现输入输出位宽的匹配，然后将处理或的数据输入所述FIR滤波器；所述FIR滤波器将接收到的数据运算处理后实现带宽中心频点可调，并通过有无符号数转化模块输出；所述带宽通道配置模块与所述CIC滤波器组和FIR滤波器连接，所述带宽通道配置模块还连接有SPI和EEPROM；所述带宽通道配置模块通过接收SPI中的选带信息，读取EEPROM中CIC滤波器组的抽取因子以及FIR滤波器的系数，完成对所述CIC滤波器组以及所述FIR滤波器的调节；所述时钟分频模块与所述CIC滤波器组和FIR滤波器相连；所述时钟分频模块产生带宽通道配置模块、CIC滤波器、补偿滤波器、增益校正模块和FIR滤波器需要的时钟。

上述带宽、中心频点可调的数字滤波器的实现方法，其步骤如下：

1)在输入端对输入信号进行降低采样率的操作，降低采样率的操作由CIC滤波器组完成，每一组CIC滤波器实现对输入信号进行不同倍率的抽取以降低输入信号采样率；

所述CIC滤波器的设计参数包括延迟因子M、抽取因子D、级数N和带宽比例因子b，其中，延迟因子M设为1，带宽比例因子b的计算如下：

$b=\frac{B\×D}{f_s}---\left(1\right)$

式(1)中，B为信号带宽，D为抽取因子，fs为输入信号的原始采样率；

2)在CIC滤波器的输出端进行增益校正，实现输入输出位宽匹配，以减小连接在所述CIC滤波器组输出端的FIR滤波器的位宽，有利于超大规模集成电路VLSI的实现；增益G的表达式为：

G＝(DM)^N             (2)

式(2)中，DM的乘积是2的幂指数的形式，即G＝(DM)^N＝2^KN，其中，KN是一个幂指数，则直接裁剪掉输出数据的低KN位，保留与输入相同位宽的高位部分；若DM的乘积不是2的幂指数的形式，则需要在输出部分乘以系数完成增益校正，此时，将上述式(2)改成如下形式：

$G={\left(\mathrm{DM}\right)}^N=Y^N{\left(\frac{\mathrm{DM}}{Y}\right)}^N---\left(3\right)$

式(3)中，Y是小于DM的最大的2的幂次方数，其中，Y^N这部分乘积的增益校正直接通过截位完成，另一部分乘积则通过乘以其倒数实现增益校正；

3)将CIC滤波器组的输出数据输入到FIR滤波器，从而实现窄带带通滤波：

令h[n]表示滤波器的冲激响应，0≤n≤N-1，x[n]为输入序列，y[n]为输出序列，N为滤波器的级数，则N级FIR滤波器的输入、输出关系式为：

$y\left[n\right]=\underset{m=0}{\overset{N-1}{\mathrm{\Σ}}}h\left[m\right]x[n-m]=x\left(n\right)*h\left(n\right)---\left(4\right)$

所述FIR滤波器根据式(4)直接实现，所述FIR滤波器的冲激响应h[n]具有偶对称的特性，其对称中心为N/2点对应的冲激响应h(N/2)；该具有对称冲激相应的FIR滤波器为线性相位滤波器，N为FIR滤波器的级数，所述FIR滤波器由寄存器，加法器以及N/2个乘法器来实现；

4)无线宽带射频芯片中除了滤波器处理的是有符号数，其他部分处理的都是无符号数，在CIC滤波器组的输入端和FIR滤波器的输出端均分别设有一个有无符号数转化模块；

5)带宽通道配置模块通过读取SPI接口给出的8bit选带信息，从EEPROM中读取对应的CIC抽取因子来选通CIC滤波器中对应的一组滤波器并关断其他滤波器组，之后再读取EEPROM中的FIR滤波器的系数，赋值给FIR滤波器的系数寄存器。

6)时钟分频模块提供输入同步采样时钟和采样之后的分频时钟。

与现有技术相比，本发明的有益效果是：

图5给出滤波器在抽取因子为4，通带为100-200kHz时的仿真结果，输入信号是100kHz和400kHz的等幅值正弦波叠加信号，由于400kHz在滤波器的阻带内，衰减为60dB，在仿真的输出波形中已经看不到400kHz分量的波形，仅能观察到100kHz正弦波。

将输入信号变成50kHz到400kHz，间隔25kHz的等幅正弦波叠加信号，用Matlab对输入输出信号进行频谱分析，得到的结果如图6。可见在通带(100-200kHz)内，信号几无衰减，而对于在过渡带的50kHz和250kHz处，计算得到衰减约为-3dB，对于阻带(大于300kHz)，信号已十分微弱。

同理，将通带分别为0-5kHz(输入1kHz，2kHz…10kHz等幅叠加正弦信号)，0-50kHz(输入10kHz，20kHz……100kHz等幅叠加正弦信号)，0-200kHz(输入50kHz，100kHz……500kHz等幅正弦叠加信号)，0-1MHz(输入100kHz，200kHz……2MHz等幅叠加正弦信号)，0-2MHz(输入200kHz，400kHz……4MHz等幅叠加正弦信号)的输入输出频谱对比列在图7至图11。

附图说明

图1是数字滤波器的系统结构图；

图2是CIC滤波器电路原理图；

图3是抽取因子为4的5级CIC滤波器及其补偿滤波器频率响应，其中(a)是CIC滤波器频率响应，(b)是补偿滤波器频率响应；

图4是线性相位FIR滤波器结构图；

图5是抽取因子为4，通带为100-200kHz时的仿真结果；

图6是滤波器输入正弦叠加信号的频谱及输出频谱，其中(a)是输入正弦叠加信号的频谱，(b)是滤波器的输出频谱；

图7是0-5kHz滤波器输入输出频率响应，其中(a)是输入频谱，(b)是输出频谱；

图8是0-50kHz滤波器输入输出频率响应，其中(a)是输入频谱，(b)是输出频谱；

图9是0-200kHz滤波器输入输出频率响应，其中(a)是输入频谱，(b)是输出频谱；

图10是0-1MHz滤波器输入输出频率响应，其中(a)是输入频谱，(b)是输出频谱；

图11是0-2MHz滤波器输入输出频率响应，其中(a)是输入频谱，(b)是输出频谱。

具体实施方式

下面结合附图和具体实施例对本发明技术方案作进一步详细描述。

本发明一种带宽、中心频点可调的数字滤波器的核心模块是CIC滤波器和FIR滤波器。数据输入FIR滤波器之前需要经过CIC滤波器组对输入信号降低采样率，并通过补偿滤波器，以及增益校正模块保证其通带内平坦以及输入输出位宽的匹配。FIR滤波器运算处理后的数据通过转换模块输出。带宽通道配置模块通过接收SPI(串行外设接口，Serial PeripheralInterface)中的选带信息，读取EEPROM(带电可擦写可编程只读存储器，Electrically ErasableProgrammable Read-Only Memory)中CIC滤波器组抽取因子以及FIR滤波器系数，完成对CIC滤波器组以及FIR滤波器的调节。时钟分频模块产生各个模块需要的时钟。本发明的一种带宽、中心频点可调的数字滤波器具体结构如图1所示。该数字滤波器包括时钟分频模块、带宽通道配置模块、CIC滤波器组和FIR滤波器。

所述CIC滤波器组的输入端和所述FIR滤波器的输出端均分别连接有无符号数转化模块；所述CIC滤波器组由几组CIC滤波器和相同数量的补偿滤波器以及增益校正模块组成，所述CIC滤波器组用于降低输入信号的采样率，并通过所述补偿滤波器器和增益校正模块使CIC滤波器组通带内平坦的同时实现输入输出位宽的匹配，然后将处理或的数据输入所述FIR滤波器；所述FIR滤波器将接收到的数据运算处理后实现带宽中心频点可调，并通过有无符号数转化模块输出；所述带宽通道配置模块与所述CIC滤波器组和FIR滤波器连接，所述带宽通道配置模块还连接有SPI和EEPROM；所述带宽通道配置模块通过接收SPI中的选带信息，读取EEPROM中CIC滤波器组的抽取因子以及FIR滤波器的系数，完成对所述CIC滤波器组以及所述FIR滤波器的调节；所述时钟分频模块与所述CIC滤波器组和FIR滤波器相连；所述时钟分频模块产生带宽通道配置模块、CIC滤波器、补偿滤波器、增益校正模块和FIR滤波器需要的时钟。

本发明中带宽、中心频点可调的数字滤波器的实现方法，包括以下内容：

一、由于带通信系统中有效信号的带宽常常远低于输入信号的采样率，若以原始采样率对输入信号进行滤波操作，会导致FIR滤波器阶数很高、乘法器数目庞大，难以实现，所以，数字滤波系统需要在输入端对输入信号进行降低采样率的操作。

降采样率的操作由CIC滤波器完成。CIC滤波器原理见图2，其中D为抽取因子，M为延迟因子(通常为1或2)。CIC滤波器组由几组CIC滤波器、对应的补偿滤波器以及增益校正模块组成，每一组CIC滤波器实现对输入信号进行不同倍率的抽取以降低输入信号采样率。

CIC滤波器的主要设计参数为抽取因子D和级数N，设计中延迟因子M设计为1，其抽取因子和级数的设计主要由旁带抑制比决定，旁带抑制比越高，抗混叠特性越好。引入带宽比例因子b的概念，其计算方法见式(1)：

$b=\frac{B\×D}{f_s}---\left(1\right)$

式(1)中，B为信号带宽，D为CIC滤波器的抽取因子，fs为输入信号的原始采样率。对于CIC滤波器，带宽比例因子越小、级数越高，旁带抑制比越高，抗混叠效果越好，但是带宽比例因子越小，FIR滤波器的阶数也会越高，乘法器个数增多，实现比较困难，一般带宽比例因子大于1/100。无线宽带射频芯片对滤波器要求旁带(阻带)衰减大于55dB，对于5KHz、50KHz、100KHz、200KHz带宽，选择级数N为5，带宽比例因子b为1/50，对应的抽取因子D为80、8、4、2，其旁带衰减均大于55dB，而对于1MHz、2MHz带宽，由于其信号带宽与采样率的比值较小，不对其进行抽取，直接将信号传输到之后的FIR滤波器，并通过设计FIR滤波器的频率特性满足系统设计要求。

图3是抽取因子为4，延迟因子为1的5级CIC滤波器的频率响应。由于CIC滤波器通带不平坦,其通带内衰减随着级数的增加而不断增大,因此多级级联时,为了获得良好的通带平坦特性,在CIC滤波器之后,需要补偿滤波器对其幅频特性进行补偿。补偿滤波器的工作频率为CIC的输出频率，即为降速后的频率，补偿滤波器的幅频响应近似为反sinc函数。

信号经过CIC滤波器及补偿滤波器后，在有效的2MHz的带宽内，其增益均为60.2dB，对于输入12bit的有符号数，经过抽取滤波器及补偿滤波器后，位宽会增长，增长后的输出位宽由式(2)给出：

B_out＝B_in+Nlog₂(DM)   (2)

经过计算，输出位宽为22bit。但是宽带射频芯片对滤波器的输入输出要求均为12bit，所以在数字滤波器系统中需要进行增益校正使输入输出位宽保持一致。

二、在CIC滤波器的输出端进行增益校正，由于FIR滤波器在通带内的增益为1，不会带来位宽增长，所以数字滤波器的位宽增长全部由CIC滤波器带来，在CIC滤波器之后进行增益校正，既可以实现输入输出位宽匹配，有可以减小后面FIR滤波器的位宽，使其面积、功耗减小，有利于VLSI实现。

增益G的表达式为G＝(DM)^N。如果该式中DM的乘积是2的幂指数的形式，即G＝(DM)^N＝2^KN(KN是一个幂指数)，则直接裁剪掉输出数据的低KN位，保留与输入相同位宽的高位部分即可。若IM的乘积不是2的幂指数的形式，则需要在输出部分乘以系数完成增益校正，此时，将增益表达式改成如下形式：

$G={\left(\mathrm{DM}\right)}^N=Y^N{\left(\frac{\mathrm{DM}}{Y}\right)}^N---\left(3\right)$

式(3)中Y是小于DM的最大的2的幂次方数，其中，Y^N这部分乘积的增益校正可以直接通过截位(右移)完成，另一部分乘积则通过乘以其倒数实现增益校正，这种设计方法可以减少乘法器的位宽，进而减小电路面积。

三、将CIC滤波器组的输出数据输入到FIR滤波器，从而实现窄带带通滤波：

令h[n]表示滤波器的冲激响应，0≤n≤N-1，x[n]为输入序列，y[n]为输出序列，N为滤波器的级数，则N级FIR滤波器的输入、输出关系式为：

$y\left[n\right]=\underset{m=0}{\overset{N-1}{\mathrm{\Σ}}}h\left[m\right]x[n-m]=x\left(n\right)*h\left(n\right)---\left(4\right)$

FIR滤波器可以根据式(4)直接实现，即用寄存器，加法器以及N个乘法器完成FIR滤波器。通常在设计和应用中，所述FIR滤波器根据式(4)直接实现，所述FIR滤波器的冲激响应h[n]具有偶对称的特性，其对称中心为N/2点对应的冲激响应h(N/2)，N为FIR滤波器的级数。这种具有对称冲激相应的滤波器为线性相位滤波器，其结构如图4。线性相位滤波器仅需N/2个乘法器，大幅减少了电路单元数量，面积较小，适合VLSI实现。

芯片对100kHz带宽的带通滤波器，要求通带波纹小于0.05dB，阻带衰减大于55dB，过渡带宽小于120kHz。对于100kHz带宽，CIC滤波器抽取因子为4，则降频后的采样率为5MHz，根据这些设计要求，用FDA Tool工具箱，并采用等波纹法，阶数为160，中心频点为150kHz。对所有的带通滤波器采用相同的设计方法，得到滤波器的系数，将其量化为16bit的有符号数。由于采用线性相位滤波器，系数需要80个，将所有滤波器的系数存入EEPROM，当带宽通道配置模块接收到配置信息后，读取EEPROM中对应此通道信息的80个滤波器系数，并配置给FIR滤波器中的系数寄存器，将系数和移位后对称相加的输入相乘，最后对乘法结果进行累加，将结果输出，完成线性相位滤波的操作。

四、由于无线宽带射频芯片其他部分处理的都是无符号数，而滤波器处理的是有符号数，所以在滤波器的输入和输出端需要一个有无符号数转化模块。对于12bit无符号数，其量化范围是0～4095，而12bit有符号数量化范围是-2048～+2047，将无符号数和有符号数按大小一一对应，0对应-2048,4095对应+2047，二进制即0000_0000_0000对应1000_0000_0000，1111_1111_1111对应0111_1111_1111。

五、带宽通道配置模块通过读取SPI接口给出的8bit选带信息，从EEPROM中读取对应的CIC抽取因子来选通CIC滤波器中对应的一组滤波器并关断其他滤波器组，之后再读取EEPROM中的FIR滤波器的系数，赋值给FIR滤波器的系数寄存器。

六、时钟分频模块提供输入同步采样时钟和采样之后的分频时钟。本数字滤波器系统中最快的时钟便是输入同步采样时钟，20MHz。除此之外，还需要降采样之后的分频时钟。本系统设计的抽取因子为80，8，4，2，相应的需要80分频，8分频，4分频，2分频时钟，即250kHz，2.5MHz，5MHz以及10MHz四个时钟，这些时钟都在分频模块由20MHz主时钟分频得到。

最佳实施例：

图1是带宽、中心频点可调的数字滤波器系统结构。通过modelsim和VCS进行仿真，验证数字滤波器的电路结构是否满足设计指标的要求，并根据仿真结果与数字滤波器的相关运算公式优化电路设计的参数，最终确定延迟因子为1的5级CIC滤波器，对于5KHz、50KHz、100KHz、200KHz带宽，对应的抽取因子D为80、8、4、2，而对于1MHz、2MHz带宽，由于其信号带宽与采样率的比值较小，不对其进行抽取；FIR采用等波纹法，阶数为160阶，系数为80个。

本系统设计采用采用Global Foundry 0.18μm工艺库进行Design Compiler逻辑综合，采用Encounter进行数字后端的布局布线，仿真验证结构如图5～图11所示，结果良好，满足设计指标的要求。其中，图5是抽取因子为4，通带为100-200kHz时的仿真结果；图6是滤波器输入正弦叠加信号的频谱及输出频谱；图7是0-5kHz滤波器输入输出频率响应；图8是0-50kHz滤波器输入输出频率响应；图9是0-200kHz滤波器输入输出频率响应；图10是0-1MHz滤波器输入输出频率响应；图11是0-2MHz滤波器输入输出频率响应。

尽管上面结合附图对本发明进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨的情况下，还可以做出很多变形，这些均属于本发明的保护之内。

Claims (5)

1.一种带宽、中心频点可调的数字滤波器，包括时钟分频模块，其特征在于，还包括带宽通道配置模块、CIC滤波器组和FIR滤波器；

所述CIC滤波器组的输入端和所述FIR滤波器的输出端均分别连接有无符号数转化模块；

所述CIC滤波器组由几组CIC滤波器和相同数量的补偿滤波器以及增益校正模块组成，所述CIC滤波器用于降低输入信号的采样率，并通过所述补偿滤波器和增益校正模块使CIC滤波器组通带内平坦的同时实现输入输出位宽的匹配，然后将处理或的数据输入所述FIR滤波器；

所述FIR滤波器将接收到的数据运算处理后实现带宽中心频点可调，并通过有无符号数转化模块输出；

所述带宽通道配置模块与所述CIC滤波器组和FIR滤波器连接，所述带宽通道配置模块还连接有SPI和EEPROM；所述带宽通道配置模块通过接收SPI中的选带信息，读取EEPROM中CIC滤波器组的抽取因子以及FIR滤波器的系数，完成对所述CIC滤波器组以及所述FIR滤波器的调节；

所述时钟分频模块与所述CIC滤波器组和FIR滤波器相连；所述时钟分频模块产生带宽通道配置模块、CIC滤波器、补偿滤波器、增益校正模块和FIR滤波器需要的时钟。

2.如权利要求1所述带宽、中心频点可调的数字滤波器的实现方法，其特征在于，包括：

1)在输入端对输入信号进行降低采样率的操作，降低采样率的操作由CIC滤波器完成，每一组CIC滤波器实现对输入信号进行不同倍率的抽取以降低输入信号采样率；

所述CIC滤波器的设计参数包括延迟因子M、抽取因子D、级数N和带宽比例因子b，其中，延迟因子M设为1，带宽比例因子b的计算如下：

$b=\frac{B\×D}{f_s}---\left(1\right)$

式(1)中，B为信号带宽，D为抽取因子，fs为输入信号的原始采样率；

2)在CIC滤波器的输出端进行增益校正，实现输入输出位宽匹配，以减小连接在所述CIC滤波器组输出端的FIR滤波器的位宽，有利于超大规模集成电路VLSI的实现；增益G的表达式为：

G＝(DM)^N              (2)

式(2)中，DM的乘积是2的幂指数的形式，即G＝(DM)^N＝2^KN，其中，KN是一个幂指数，则直接裁剪掉输出数据的低KN位，保留与输入相同位宽的高位部分；若DM的乘积不是2的幂指数的形式，则需要在输出部分乘以系数完成增益校正，此时，将上述式(2)改成如下形式：

$G={\left(\mathrm{DM}\right)}^N=Y^N{\left(\frac{\mathrm{DM}}{Y}\right)}^N---\left(3\right)$

式(3)中，Y是小于DM的最大的2的幂次方数，其中，Y^N这部分乘积的增益校正直接通过截位完成，另一部分乘积则通过乘以其倒数实现增益校正；

3)将CIC滤波器组的输出数据输入到FIR滤波器，从而实现窄带带通滤波：

令h[n]表示滤波器的冲激响应，0≤n≤N-1，x[n]为输入序列，y[n]为输出序列，N为滤波器的级数，则N级FIR滤波器的输入、输出关系式为：

$y\left[n\right]=\underset{m=0}{\overset{N-1}{\mathrm{\Σ}}}h\left[m\right]x[n-m]=x\left(n\right)*h\left(n\right)---\left(4\right)$

所述FIR滤波器根据式(4)直接实现，所述FIR滤波器的冲激响应h[n]具有偶对称的特性，其对称中心为N/2点对应的冲激响应h(N/2)；该具有对称冲激相应的FIR滤波器为线性相位滤波器，N为FIR滤波器的级数，所述FIR滤波器由寄存器，加法器以及N/2个乘法器来实现；

4)无线宽带射频芯片中除了滤波器处理的是有符号数，其他部分处理的都是无符号数，在CIC滤波器组的输入端和FIR滤波器的输出端均分别设有一个有无符号数转化模块；

5)带宽通道配置模块通过读取SPI接口给出的8bit选带信息，从EEPROM中读取对应的CIC滤波器抽取因子来选通CIC滤波器中对应的一组滤波器并关断其他滤波器组，之后再读取EEPROM中的FIR滤波器的系数，赋值给FIR滤波器的系数寄存器；

6)时钟分频模块提供输入同步采样时钟和采样之后的分频时钟。

3.根据权利要求2所述一种带宽、中心频点可调的数字滤波器的设计方法，其特征在于，1)中，当无线宽带射频芯片对滤波器要求旁带衰减大于55dB，对于5KHz、50KHz、100KHz、200KHz带宽，级数N为5，带宽比例因子b为1/50，对应的抽取因子D为80、8、4、2。

4.根据权利要求2所述一种带宽、中心频点可调的数字滤波器的设计方法，特特征在于，4)中，对于12bit无符号数，其量化范围是0～4095，而12bit有符号数量化范围是-2048～+2047，将无符号数和有符号数按大小一一对应，即：0对应-2048，4095对应+2047，二进制即0000_0000_0000对应1000_0000_0000，1111_1111_1111对应0111_1111_1111。

5.根据权利要求2所述一种带宽、中心频点可调的数字滤波器的设计方法，特特征在于，6)中，若CIC滤波器的抽取因子为80，8，4，2，相应的需要80分频，8分频，4分频，2分频时钟，即250kHz，2.5MHz，5MHz以及10MHz四个时钟，这些时钟都在时钟分频模块由20MHz主时钟分频得到。