CN109391246A - 一种可配置的数字抽取滤波器 - Google Patents

一种可配置的数字抽取滤波器 Download PDF

Info

Publication number
CN109391246A
CN109391246A CN201811297385.7A CN201811297385A CN109391246A CN 109391246 A CN109391246 A CN 109391246A CN 201811297385 A CN201811297385 A CN 201811297385A CN 109391246 A CN109391246 A CN 109391246A
Authority
CN
China
Prior art keywords
filter
configurable
decimation
clock
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811297385.7A
Other languages
English (en)
Other versions
CN109391246B (zh
Inventor
高志强
高原
王文博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Institute of Technology
Original Assignee
Harbin Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin Institute of Technology filed Critical Harbin Institute of Technology
Priority to CN201811297385.7A priority Critical patent/CN109391246B/zh
Publication of CN109391246A publication Critical patent/CN109391246A/zh
Application granted granted Critical
Publication of CN109391246B publication Critical patent/CN109391246B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0671—Cascaded integrator-comb [CIC] filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H2017/0245—Measures to reduce power consumption

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明公开了一种可配置的数字抽取滤波器，所述数字抽取滤波器包括可配置级联梳状积分滤波器、补偿滤波器、半带滤波器、可配置时钟控制模块和通用信号接口。本发明中的可配置时钟控制模块根据经通用信号接口输入的抽取因子配置各级滤波器使用的时钟，从而实现可变的抽样因子和输出信号带宽，解决了现有技术中抽样率和输出信号带宽固定的问题，满足了多模多频的需要。本发明通过可配置时钟控制模块给可配置级联梳状积分滤波器中的抽取单元和梳状单元提供低频的时钟，解决了CIC滤波器中的单元使用的时钟都是跟输入数据信号频率相同的高频时钟的问题，一定程度上降低了数字抽取滤波器整体的功耗。

Description

一种可配置的数字抽取滤波器
技术领域
本发明属于电子信息技术领域，涉及一种数字抽取滤波器，具体涉及一种应用于Σ-Δ模数转换器的可配置的数字抽取滤波器。
背景技术
在Σ-Δ模数转换器中，数字抽取滤波器对Σ-Δ调制器调制处理完的高速数字信号进行抽取，提取出有用的低频的信号，把数字信号的频率降低到模数转换器所采样的模拟信号对应的奈奎斯特频率输出。在Σ-Δ模数转换器适用于多模、多频的应用场合时，为了适应不同信号带宽，往往需要采用多个不同带宽的高精度模数转换器来满足多模多频的需要。这样不仅增加了设计难度，而且功耗、面积等硬件开销也成倍增加，最终会影响产品的制造成本、尺寸和重量。所以研究出一种低成本、低功耗、带宽可变、全集成的高精度Σ-Δ模数转换器具有重要的学术意义和实际应用价值。
应用于Σ-Δ模数转换器的数字抽取滤波器主要采用CIC(Cascade IntegrationComb，级联梳状积分)滤波器。对于一个N阶，抽取因子为R的CIC滤波器，其系统传递函数为：
CIC滤波器可以视为系数都是1的特殊型FIR滤波器，在处理数据的时候，只使用加法器而不需要进行乘法运算，适合于工作在高采样率条件下。CIC滤波器是一种基于零点相消的FIR滤波器，在高速抽取或差值系统中都是非常有效的单元。目前在Σ-Δ模数转换器的多级数字抽取滤波器中，将速率最高的第一级用CIC滤波器实现，极大降低了运算量，获得很好的效果。
在Σ-Δ模数转换器的多级数字抽取滤波器中，第一级的CIC滤波器存在明显的通带衰减现象，这会使得电路的信噪比恶化。因此在CIC滤波器之后级联补偿滤波器来补偿这种幅值衰减，以提高系统性能。最后再级联半带滤波器来保护通带内的信号。
图1所示CIC滤波器为与本发明相关的现有技术，该CIC滤波器包括积分单元、抽取单元和梳状单元，积分单元、抽取单元和梳状单元在与输入数据信号同频率时钟下工作，输入数据的频率为fs，积分单元处理的数据频率也为fs，在抽取单元进行抽取，把数据的频率降频为fs/R，梳状单元里处理的数据频率也是fs/R。上述CIC滤波器存在如下缺点：
(1)CIC滤波器中的单元使用的时钟都是跟输入数据信号频率相同的高频时钟，这在一定程度上增加了CIC滤波器的功耗；
(2)需要满足多模多频要求时，所占的面积和消耗的功耗较大，影响产品的制造成本和使用。
发明内容
本发明的目的是提供一种应用于Σ-Δ模数转换器的可配置的数字抽取滤波器，该数字抽取滤波器避免了现有技术中CIC滤波器不能实现可变的抽样率和输出信号带宽，不能满足多模多频的需要的问题，同时通过对时钟的控制实现更低的功耗。
本发明的目的是通过以下技术方案实现的：
一种可配置的数字抽取滤波器，包括可配置级联梳状积分滤波器、补偿滤波器、半带滤波器、可配置时钟控制模块和通用信号接口，其中：
所述数字抽取滤波器的数据输入端连接可配置级联梳状积分滤波器；
所述可配置级联梳状积分滤波器的输出端连接补偿滤波器的输入端；
所述补偿滤波器的输出端连接半带滤波器的输入端；
所述半带滤波器的输出端连接通用信号接口的输入端；
所述连接通用信号接口的第一输出端作为数字抽取滤波器的输出端；
所述连接通用信号接口的第二输出端连接可配置时钟控制模块的输入端；
所述可配置时钟控制模块的时钟输出端分别连接可配置级联梳状积分滤波器的时钟输入端、补偿滤波器的时钟输入端和半带滤波器的时钟输入端。
相比于现有技术，本发明具有如下优点：
1、可配置时钟控制模块根据经通用信号接口输入的抽取因子配置各级滤波器使用的时钟，从而实现可变的抽样因子和输出信号带宽，解决了现有技术中抽样率和输出信号带宽固定的问题，满足了多模多频的需要。
2、本发明通过可配置时钟控制模块给可配置级联梳状积分滤波器中的抽取单元和梳状单元提供低频的时钟，解决了CIC滤波器中的单元使用的时钟都是跟输入数据信号频率相同的高频时钟的问题，一定程度上降低了数字抽取滤波器整体的功耗。
附图说明
图1为现有技术中提供的CIC滤波器的实现结构图；
图2为本发明中可配置的数字抽取滤波器的结构示意图；
图3为本发明中可配置级联梳状积分滤波器的实现逻辑结构图；
图4为本发明中可配置级联梳状积分滤波器的积分单元的实现逻辑结构图；
图5为本发明中可配置级联梳状积分滤波器的梳状单元的实现逻辑结构图；
图6为本发明中可配置时钟控制模块的实现逻辑结构图。
具体实施方式
下面结合附图对本发明的技术方案作进一步的说明，但并不局限于此，凡是对本发明技术方案进行修改或者等同替换，而不脱离本发明技术方案的范围，均应涵盖在本发明的保护范围中。
本发明提供了一种可配置的数字抽取滤波器，其结构如图2所示，包括可配置级联梳状积分滤波器1、补偿滤波器2、半带滤波器3、可配置时钟控制模块4和通用信号接口5，其中：
所述数字抽取滤波器的数据输入端连接可配置级联梳状积分滤波器1；
所述可配置级联梳状积分滤波器1的输出端连接补偿滤波器2的输入端；
所述补偿滤波器2的输出端连接半带滤波器3的输入端；
所述半带滤波器3的输出端连接通用信号接口5的输入端；
所述连接通用信号接口5的第一输出端作为数字抽取滤波器的输出端；
所述连接通用信号接口5的第二输出端连接可配置时钟控制模块4的输入端；
所述可配置时钟控制模块4的时钟输出端分别连接可配置级联梳状积分滤波器1的时钟输入端、补偿滤波器2的时钟输入端和半带滤波器3的时钟输入端。
工作原理如下：
由Σ-Δ调制器处理完的信号作为数字抽取滤波器的输入数据输入到可配置级联梳状积分滤波器1中，可配置级联梳状积分滤波器1的输出数据送给补偿滤波器2，数据经过补偿滤波器2后进入半带滤波器3，最后半带滤波器3的输出数据进入通用信号接口5中，一路输入数据在通用信号接口5中进行并串转换后通过可配置的数字抽取滤波器的数据输出端输出，此并行的数据输出可以在不同的应用场合中使用；另一路输入数据通过通用信号接口5进入可配置时钟控制模块4中进行抽取因子的更新，可配置时钟控制模块4再输出时钟给可配置级联梳状积分滤波器1、补偿滤波器2和半带滤波器3。
下面分别描述本发明中可配置级联梳状积分滤波器和可配置时钟控制模块的实现结构。
如图3所示，所述可配置级联梳状积分滤波器包括积分单元、抽取单元和梳状单元三部分，其中：积分单元、抽取单元和梳状单元中均设置有数据端口，所述数据端口用于时钟输入和输出数据。
如图4所示，所述积分单元包括第一寄存器reg和至少一级积分子单元，每一级积分子单元包括第二寄存器reg1，其中：所述第一寄存器用于存储由可配置的数字抽取滤波器的数据输入端输入的数据，并输出数据给第一级积分子单元；所述第二寄存器用于存储对积分子单元的输入数据积分的结果，并输出给下一级积分子单元，若只有一级积分子单元或所属的积分子单元是最后一级积分子单元，则输出给抽取单元。具体实现过程如下：采样频率为fs的由Σ-Δ调制器处理完的信号filter_in作为数字抽取滤波器的数据输入直接输入给可配置级联梳状积分滤波器中的第一级积分单元。在第一级积分单元中首先通过第一寄存器reg对输入数据进行采样。在下一个时钟，数据进入第一级积分子单元中的第二寄存器reg1进行积分操作。再下一个时钟，数据将进入第二级积分子单元进行积分操作。以此类推，最终数据完成N级的积分操作后，输出积分数据intN给抽取单元。积分单元中所有寄存器使用的时钟都是外部输入的与可配置的数字抽取滤波器的输入数据同频率的高频时钟信号，即：积分单元中所有寄存器使用的时钟频率都是输入信号filter_in的频率fs。
如图3所示，所述抽取单元包括第三寄存器，所述第三寄存器用于对输入数据进行采样，并输出给梳状单元。第三寄存器使用的时钟是由可配置时钟控制模块根据可配置的抽取因子进行分频后得到的低频时钟信号。具体实现过程中，通过采样时钟频率跟输入数据的时钟频率之间的关系实现所需的抽取因子。
如图5所示，所述梳状单元跟积分单元结构类似，都是保存每一级子单元的计算结果，不断传递给下一级子单元。所述梳状单元包括至少一级梳状子单元，且每一级梳状子单元包括第四寄存器reg2和第五寄存器reg3，其中：所述第四寄存器reg2用于存储由抽取单元输入的数据，并输出数据给同一级第五寄存器reg3；所述第五寄存器reg3用于存储梳状子单元的输入数据减去同一级的第四寄存器reg2的结果，并输出给下一级梳状子单元，若只有一级梳状子单元或所属的梳状子单元是最后一级梳状子单元，则输出给通用信号接口。具体实现过程与积分单元类似，在积分单元的积分操作这里变成了差分操作，同时使用的时钟与积分单元不同，是与抽取单元相同的由可配置时钟控制模块根据可配置的抽取因子进行分频后得到的低频时钟信号，同样也是通过时钟频率跟CIC滤波器输入数据的时钟频率之间的关系实现所需的抽取因子。
如图6所示，所述可配置时钟控制模块4包括第一固定计数器6、第一选择器mux1、第二选择器mux2、第三选择器mux3和第一抽取因子寄存器7，其中：所述第一固定计数器6用于根据输入的高频时钟进行计数累加，并将计数值的相应位传送给第一选择器mux1、第二选择器mux2和第三选择器mux3；所述第一选择器mux1用于根据第一抽取因子寄存器7确定的抽取因子选择计数值的对应位并输出给可配置级联梳状积分滤波器1和补偿滤波器2；所述第二选择器mux2用于根据第一抽取因子寄存器7确定的抽取因子选择计数值的对应位并输出给补偿滤波器2和半带滤波器3；所述第三选择器mux3用于根据第一抽取因子寄存器7确定的抽取因子选择计数值的对应位并输出半带滤波器3；所述第一抽取因子寄存器7用于存储由通用信号接口5输入的抽取因子，并输出给第一选择器mux1、第二选择器mux2和第三选择器mux3。具体实现时，输入的高频时钟时跟数据输入的采样时钟频率相同的时钟，这一时钟同时也提供给可配置CIC滤波器的积分单元使用。第一选择器mux1、第二选择器mux2和第三选择器mux3通过选择计数值的对应位得到输入时钟的分频输出，所选择的依据是第一抽取因子寄存器7中存储的抽取因子值。
本发明中，所述通用信号接口5可采用SPI接口完成输出的数据信号的并串转换，同时还用来配置抽取滤波器内的抽取因子寄存器和SPI接口状态寄存器。
由上述实施方案可以看出，本发明可以实现可变的抽样率和输出信号带宽，从而可以满足多模多频的需要；而且本发明通过配置时钟实现可变抽取因子，解决了CIC滤波器中的单元使用的时钟都是跟输入数据信号频率相同的高频时钟的问题，一定程度上降低了数字抽取滤波器整体的功耗；另外，本发明结构简单，易于硬件实现。

Claims (10)

1.一种可配置的数字抽取滤波器，其特征在于所述数字抽取滤波器包括可配置级联梳状积分滤波器、补偿滤波器、半带滤波器、可配置时钟控制模块和通用信号接口，其中：
所述数字抽取滤波器的数据输入端连接可配置级联梳状积分滤波器；
所述可配置级联梳状积分滤波器的输出端连接补偿滤波器的输入端；
所述补偿滤波器的输出端连接半带滤波器的输入端；
所述半带滤波器的输出端连接通用信号接口的输入端；
所述连接通用信号接口的第一输出端作为数字抽取滤波器的输出端；
所述连接通用信号接口的第二输出端连接可配置时钟控制模块的输入端；
所述可配置时钟控制模块的时钟输出端分别连接可配置级联梳状积分滤波器的时钟输入端、补偿滤波器的时钟输入端和半带滤波器的时钟输入端。
2.根据权利要求1所述的可配置的数字抽取滤波器，其特征在于所述可配置级联梳状积分滤波器包括积分单元、抽取单元和梳状单元三部分。
3.根据权利要求2所述的可配置的数字抽取滤波器，其特征在于所述积分单元包括第一寄存器和至少一级积分子单元，每一级积分子单元包括第二寄存器，其中：所述第一寄存器用于存储由可配置的数字抽取滤波器的数据输入端输入的数据，并输出数据给第一级积分子单元；所述第二寄存器用于存储对积分子单元的输入数据积分的结果，并输出给下一级积分子单元，若只有一级积分子单元或所属的积分子单元是最后一级积分子单元，则输出给抽取单元。
4.根据权利要求3所述的可配置的数字抽取滤波器，其特征在于所述积分单元中所有寄存器使用的时钟都是外部输入的与可配置的数字抽取滤波器的输入数据同频率的高频时钟信号。
5.根据权利要求2所述的可配置的数字抽取滤波器，其特征在于所述抽取单元包括第三寄存器，所述第三寄存器用于对输入数据进行采样，并输出给梳状单元。
6.根据权利要求5所述的可配置的数字抽取滤波器，其特征在于所述第三寄存器使用的时钟是由可配置时钟控制模块根据可配置的抽取因子进行分频后得到的低频时钟信号。
7.根据权利要求2所述的可配置的数字抽取滤波器，其特征在于所述梳状单元跟积分单元包括至少一级梳状子单元，且每一级梳状子单元包括第四寄存器和第五寄存器，其中：所述第四寄存器用于存储由抽取单元输入的数据，并输出数据给同一级第五寄存器；所述第五寄存器用于存储梳状子单元的输入数据减去同一级的第四寄存器的结果，并输出给下一级梳状子单元，若只有一级梳状子单元或所属的梳状子单元是最后一级梳状子单元，则输出给通用信号接口。
8.根据权利要求7所述的可配置的数字抽取滤波器，其特征在于所述梳状单元中所有的寄存器使用的时钟都是由可配置时钟控制模块根据可配置的抽取因子进行分频后得到的低频时钟信号。
9.根据权利要求1所述的可配置的数字抽取滤波器，其特征在于所述可配置时钟控制模块包括第一固定计数器、第一选择器、第二选择器、第三选择器和第一抽取因子寄存器，其中：所述第一固定计数器用于根据输入的高频时钟进行计数累加，并将计数值的相应位传送给第一选择器、第二选择器和第三选择器；所述第一选择器用于根据第一抽取因子寄存器确定的抽取因子选择计数值的对应位并输出给可配置级联梳状积分滤波器和补偿滤波器；所述第二选择器用于根据第一抽取因子寄存器确定的抽取因子选择计数值的对应位并输出给补偿滤波器和半带滤波器；所述第三选择器用于根据第一抽取因子寄存器确定的抽取因子选择计数值的对应位并输出半带滤波器；所述第一抽取因子寄存器用于存储由通用信号接口输入的抽取因子，并输出给第一选择器、第二选择器和第三选择器。
10.根据权利要求1所述的可配置的数字抽取滤波器，其特征在于所述通用信号接口采用SPI接口。
CN201811297385.7A 2018-11-01 2018-11-01 一种可配置的数字抽取滤波器 Active CN109391246B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811297385.7A CN109391246B (zh) 2018-11-01 2018-11-01 一种可配置的数字抽取滤波器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811297385.7A CN109391246B (zh) 2018-11-01 2018-11-01 一种可配置的数字抽取滤波器

Publications (2)

Publication Number Publication Date
CN109391246A true CN109391246A (zh) 2019-02-26
CN109391246B CN109391246B (zh) 2021-12-24

Family

ID=65428130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811297385.7A Active CN109391246B (zh) 2018-11-01 2018-11-01 一种可配置的数字抽取滤波器

Country Status (1)

Country Link
CN (1) CN109391246B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111404513A (zh) * 2020-03-26 2020-07-10 广州粒子微电子有限公司 一种cic抽取滤波器及其实现方法
CN114070265A (zh) * 2021-11-22 2022-02-18 中国电子科技集团公司第五十八研究所 一种可编程级联cic抽取滤波器
CN114499462A (zh) * 2022-03-31 2022-05-13 深圳市爱普特微电子有限公司 用于24bit Sigma Delta ADC的数字抽取滤波器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751615A (en) * 1995-11-14 1998-05-12 Advanced Micro Devices, Inc. Implementation of a digital decimation filter and method
CN100583855C (zh) * 2006-06-07 2010-01-20 华为技术有限公司 一种级联积分梳状滤波器
CN103166598A (zh) * 2013-03-01 2013-06-19 华为技术有限公司 数字滤波器及其配置方法、电子设备及无线通信系统
CN103457574A (zh) * 2013-05-20 2013-12-18 湘潭芯力特电子科技有限公司 可变抽取倍数的低消耗数字抽取滤波器组和数字抽取滤波方法
CN104393854A (zh) * 2014-12-04 2015-03-04 华侨大学 基于fpga的时分复用级联积分梳状抽取滤波器及其实现方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751615A (en) * 1995-11-14 1998-05-12 Advanced Micro Devices, Inc. Implementation of a digital decimation filter and method
CN100583855C (zh) * 2006-06-07 2010-01-20 华为技术有限公司 一种级联积分梳状滤波器
CN103166598A (zh) * 2013-03-01 2013-06-19 华为技术有限公司 数字滤波器及其配置方法、电子设备及无线通信系统
CN103457574A (zh) * 2013-05-20 2013-12-18 湘潭芯力特电子科技有限公司 可变抽取倍数的低消耗数字抽取滤波器组和数字抽取滤波方法
CN104393854A (zh) * 2014-12-04 2015-03-04 华侨大学 基于fpga的时分复用级联积分梳状抽取滤波器及其实现方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
贺冲: "多位量化Sigma-Delta模数转换器的设计", 《CNKI优秀硕士学位论文全文库》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111404513A (zh) * 2020-03-26 2020-07-10 广州粒子微电子有限公司 一种cic抽取滤波器及其实现方法
CN114070265A (zh) * 2021-11-22 2022-02-18 中国电子科技集团公司第五十八研究所 一种可编程级联cic抽取滤波器
CN114070265B (zh) * 2021-11-22 2023-08-15 中国电子科技集团公司第五十八研究所 一种可编程级联cic抽取滤波器
CN114499462A (zh) * 2022-03-31 2022-05-13 深圳市爱普特微电子有限公司 用于24bit Sigma Delta ADC的数字抽取滤波器

Also Published As

Publication number Publication date
CN109391246B (zh) 2021-12-24

Similar Documents

Publication Publication Date Title
CN109391246A (zh) 一种可配置的数字抽取滤波器
CN109523020A (zh) 一种运算装置和方法
CN103166598B (zh) 数字滤波器及其配置方法、电子设备及无线通信系统
CN102723952B (zh) 一种模数转换数据传输方法、传输器及模数转换芯片
CN102098004A (zh) 一种变带宽数字下变频器及实现方法
CN101510756A (zh) 基于mimo实时测试平台的数字信号下变频处理系统
CN106059530B (zh) 一种频率响应与系数量化位数弱相关的半带滤波器
CN100574098C (zh) 基于可编程逻辑器件的插值cic滤波器及实现方法
CN104102470A (zh) 可配置可扩展的流水线乘累加器
CN102025377B (zh) 一种改进型级联积分梳妆插值滤波器
CN106849904A (zh) 数字滤波设备
KR102581547B1 (ko) 입력 데이터 샘플들의 시퀀스를 소팅할 때 비교기를 재사용하는 스케줄링 회로를 사용하는 축소된 영역의 중간값 필터
CN110208755A (zh) 一种基于fpga的动态雷达回波数字下变频系统及方法
CN101183853A (zh) 一种基于坐标旋转数值计算算法的数字下变频器
CN108762154A (zh) 矢量信号分析中高速并行下变频fpga数据处理系统及方法
CN106972833A (zh) 一种可任意倍数重采样的数字上变频器
CN106708467B (zh) 一种宽位累加器电路及其设计方法、可编程逻辑器件
US20210328577A1 (en) Audio rate conversion system and electronic apparatus
CN100583855C (zh) 一种级联积分梳状滤波器
Li et al. Design of a Digital Decimation Filter with High Speed and Low Complexity
CN209373596U (zh) 一种信号处理电路
CN110798175B (zh) 一种基于负群时延电路的宽带线性相位滤波器
CN106896264A (zh) 用于电能表的降低噪底装置及方法
CN206461580U (zh) 数字滤波设备
CN114584109B (zh) 一种对高速串行接口传输的并行信号进行实时滤波的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant