CN209373596U - 一种信号处理电路 - Google Patents

Abstract

本实用新型公开了一种信号处理电路，包括射频芯片模块、第一AD转换芯片模块、第二AD转换芯片模块、控制模块、USB传输模块和网口传输模块；所述控制模块分别与所述第一AD转换芯片模块、所述第二AD转换芯片模块、所述USB传输模块、所述射频芯片模块和所述网口传输模块相连；所述射频芯片模块分别与所述第一AD转换芯片模块和所述第二AD转换芯片模块相连；通过加入第一AD转换芯片模块和第二AD转换芯片模块，能适用于不同的信号转换需求，并增加了USB传输模块和网口传输模块，丰富了传输接口。

Description

一种信号处理电路

技术领域

本实用新型涉及信号处理技术领域，尤其涉及一种信号处理电路。

背景技术

导航卫星可以从卫星上连续发射无线电信号，为地面、海洋、空中和空间用户导航定位的人造地球卫星。导航卫星发出的电信号需要根据需要接收并处理后使用。

由于接收到的信号不同，在对信号进行处理时，需要频繁更换设备，同一个信号处理电路不能满足不同信号的处理需求。

实用新型内容

本实用新型实施例提供了一种信号处理电路，旨在解决目前信号处理电路不能满足不同信号的处理需求的问题。

本实用新型实施例提供了一种信号处理电路，包括射频芯片模块、第一AD转换芯片模块、第二AD转换芯片模块、控制模块、USB传输模块和网口传输模块；

所述控制模块分别与所述第一AD转换芯片模块、所述第二AD转换芯片模块、所述USB传输模块、所述射频芯片模块和所述网口传输模块相连；所述射频芯片模块分别与所述第一AD转换芯片模块和所述第二AD转换芯片模块相连；

所述射频芯片模块将采集到的射频卫星信号转换成中频模拟信号，并将所述中频模拟信号分别传输至所述第一AD转换芯片模块和所述第二AD转换芯片模块；所述第一AD转换芯片模块接收所述射频芯片模块传输的中频模拟信号，将所述射频芯片模块传输的中频模拟信号转换成第一数字信号后输出至所述控制模块；所述第二AD转换芯片模块接收所述射频芯片模块传输的中频模拟信号，将所述射频芯片模块传输的中频模拟信号转换成第二数字信号后输出至所述控制模块；或者，所述射频芯片模块将采集到的射频卫星信号转换成第三数字信号，并将所述第三数字信号传输至控制模块；所述控制模块将所述第一数字信号和所述第二数字信号经过处理后传输至所述USB传输模块或所述网口传输模块；或者，所述控制模块将所述第三数字信号经过处理后传输至所述USB传输模块或所述网口传输模块；所述USB传输模块或所述网口传输模块输出所述数字信号。

在本实用新型实施例中，所述射频芯片模块包括射频芯片、电阻R140、电阻R133、电阻R122、电阻R155和电容C130；

所述射频芯片的第一正模拟差分电压输出脚与所述电阻R140的第一端相连，所述电阻R140的第二端为所述射频芯片模块的第一输出端；所述射频芯片的第一负模拟差分电压输出脚与所述电阻R133的第一端相连，所述电阻R133的第二端为所述射频芯片模块的第二输出端；所述射频芯片的第二正模拟差分电压输出脚与所述电阻R122的第一端相连，所述电阻R122的第二端为所述射频芯片模块的第三输出端；所述射频芯片的第二负模拟差分电压输出脚和所述电阻R155的第一端相连，所述电阻R155的第二端为所述射频芯片模块的第四输出端；所述射频芯片的振荡源端与所述电容C130的第一端相连，所述电容C130的第二端为所述射频芯片模块的第五输出端。

在本实用新型实施例中，所述第一AD转换芯片模块包括第一AD转换芯片、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电容C7、电容C8、电容C9、电容C10和电阻R3；

所述第一AD转换芯片的模拟信号正输入脚为所述第一AD转换芯片模块的第一输入端，所述第一AD转换芯片的模拟信号负输入脚为所述第一AD转换芯片模块的第二输入端，所述第一AD转换芯片的时钟信号输入脚为所述第一AD转换芯片模块的第三输入端；所述第一AD转换芯片的基准电压脚与所述第一AD转换芯片的内部或外部基准电压选择脚相连，所述第一AD转换芯片的共模基准电压输入输出脚接地，所述第一AD转换芯片的第一匹配电容输入脚分别与所述电容C5的第一端、所述电容C4的第一端和所述电容C1的第一端相连，所述第一AD转换芯片的第二匹配电容输入脚分别与所述电容C5的第二端、所述电容C4的第二端和所述电容C3的第一端相连，所述电容C1的第二端与所述电容C3的第二端共接接地，所述第一AD转换芯片的共模电平脚与所述电容C2的第一端相连，所述第一AD转换芯片的功耗编程脚与所述电阻R3的第一端相连，所述第一AD转换芯片的第一模拟电源输入脚、所述第一AD转换芯片的第二模拟电源输入脚、所述电容C6的第一端和所述电容C7的第一端共接接电源，所述电容C6的第二端和所述电容C7的第二端共接接地，所述第一AD转换芯片的驱动电源输入脚分别与所述电容C8的第一端和所述电容C9的第一端共接接入驱动电源，所述第一AD转换芯片的数字电源输入脚与所述电容C10的第一端相连接电源，所述第一AD转换芯片的第一并行数据输出脚、第二并行数据输出脚、第三并行数据输出脚、第四并行数据输出脚、第五并行数据输出脚、第六并行数据输出脚、第七并行数据输出脚、第八并行数据输出脚、第九并行数据输出脚、第十并行数据输出脚、第十一并行数据输出脚、第十二并行数据输出脚、第十三并行数据输出脚和第十四并行数据输出脚共接形成所述第一AD转换芯片模块的输入输出端。

在本实用新型实施例中，所述USB传输模块包括USB传输单元和USB接口单元；

所述USB传输单元的输入端为所述USB传输模块的输入端，所述USB传输单元的输出端分别与所述USB接口单元和所述控制模块相连。

在本实用新型实施例中，所述USB传输单元包括USB传输芯片、开关电源芯片、稳压二极管、电阻R26、电容C64、电容C65和电容C66；

所述USB传输芯片的第一数据输入脚、第二数据输入脚、第三数据输入脚、第四数据输入脚、第五数据输入脚、第六数据输入脚、第七数据输入脚和第八数据输入脚共接为所述USB传输单元的第一输入输出端，所述USB传输芯片的时钟信号脚为所述USB传输单元的第二输入输出端，所述USB传输芯片的输入信号脚为所述USB传输单元的第一输入端，所述USB传输芯片的复位端与所述稳压二极管的阳极相连，所述稳压二极管的阴极为所述USB传输单元的第二输入端，所述USB传输芯片的协议输出脚为所述USB传输单元的第一输出端，所述USB传输芯片的信号输出脚为所述USB传输单元的第二输出端，所述USB传输芯片的第一输出脚为所述USB传输单元的第三输出端，所述USB传输芯片的第二输出脚为所述USB传输单元的第四输出端，所述USB传输芯片的输出电源脚分别与所述电阻R26的第一端和所述开关电源芯片的电源的使能引脚相连，所述开关电源芯片的供电脚与所述电容C66的第一端相连外接电源，所述USB传输芯片的外部接口供电脚分别与所述开关电源芯片的输出脚、所述电容C64的第一端和所述电容C65的第一端相连，所述开关电源芯片的过流开放输出脚为所述USB传输单元的第五输出端。

在本实用新型实施例中，所述网口传输模块包括网口传输单元和网口接口单元；

所述网口传输单元的输入端为所述网口传输模块的输入端，所述网口传输单元的输出端分别与所述网口接口单元和所述控制模块相连。

在本实用新型实施例中，所述网口传输单元包括网口传输芯片、电阻R219、电阻R220、电阻R223、电阻R224、电阻R225和电阻R226；

所述网口传输芯片的时钟信号传输脚为所述网口传输单元的第一输出端，所述网口传输芯片的第一数据传输脚为所述网口传输单元的第二输出端，所述网口传输芯片的第二数据传输脚为所述网口传输单元的第三输出端，所述网口传输芯片的第三数据传输脚为所述网口传输单元的第四输出端，所述网口传输芯片的第四数据传输脚为所述网口传输单元的第五输出端，所述网口传输芯片的传输启用脚为所述网口传输单元的第六输出端，所述网口传输芯片的系统中断输出脚与所述电阻R224的第一端共接形成所述网口传输单元的第七输出端，所述网口传输芯片的时钟信号输出脚为所述网口传输单元的第一输入端，所述网口传输芯片的第一数据接收脚为所述网口传输单元的第二输入端，所述网口传输芯片的第二数据接收脚为所述网口传输单元的第三输入端，所述网口传输芯片的第三数据接收脚为所述网口传输单元的第四输入端，所述网口传输芯片的第四数据接收脚为所述网口传输单元的第五输入端，所述网口传输芯片的接收有效数据脚为所述网口传输单元的第六输入端，所述网口传输芯片的复位脚与所述电阻R220的第一端相连，所述电阻R220的第二端为所述网口传输单元的第七输入端，所述网口传输芯片的LAN唤醒中断输出脚与所述电阻R223的第一端共接形成所述网口传输单元的第八输入端，所述网口传输芯片的管理数据时钟参考脚为所述网口传输单元的第九输入端，所述网口传输芯片的同步以太网恢复时钟输出脚与所述电阻R225的第一端相连，所述电阻R225的第二端为所述网口传输芯片的第一输入输出端，所述网口传输芯片的数据管理脚与所述电阻R226的第一端共接形成所述网口传输芯片的第二输入输出端，所述网口传输芯片的介质接口脚与所述网口接口单元的第一输入脚相连，所述网口传输芯片的差分传输线脚与所述网口接口单元的第二输入脚相连。

在本实用新型实施例中，所述射频芯片模块包括第三AD转换芯片单元；

射频芯片与第三AD转换芯片单元相连，第三AD转换芯片单元与所述控制模块相连。

在本实用新型实施例中，还包括存储模块，所述存储模块与所述控制模块相连；

所述控制模块输出所述数字信号至所述存储模块，所述存储模块存储所述数字信号。

在本实用新型实施例中，所述存储模块包括Flash存储器。

本实用新型通过加入第一AD转换芯片模块和第二AD转换芯片模块，能适用于不同的信号转换需求，并增加了USB传输模块和网口传输模块，丰富了传输接口。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型的一个实施例提供的信号处理电路的结构示意图；

图2为本实用新型的一个实施例提供的射频芯片模块的电路连接示意图；

图3为本实用新型的一个实施例提供的差分信号转换芯片与外围电路的电路连接示意图；

图4为本实用新型的一个实施例提供的第一AD转换芯片模块的电路连接示意图；

图5为本实用新型的一个实施例提供的第二AD转换芯片模块的电路连接示意图；

图6为本实用新型的一个实施例提供的USB传输单元的电路连接示意图；

图7为本实用新型的一个实施例提供的USB接口单元的电路连接示意图；

图8为本实用新型的一个实施例提供的网口传输单元的电路连接示意图；

图9为本实用新型的一个实施例提供的存储模块的电路连接示意图。

具体实施方式

为了使本技术领域的人员更好地理解本方案，下面将结合本方案实施例中的附图，对本方案实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本方案一部分的实施例，而不是全部的实施例。基于本方案中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本方案保护的范围。

本方案的说明书和权利要求书及上述附图中的术语“包括”以及其他任何变形，是指“包括但不限于”，意图在于覆盖不排他的包含。此外，术语“第一”和“第二”等是用于区别不同对象，而非用于描述特定顺序。

以下结合具体附图对本实用新型的实现进行详细地描述：

图1示出了本实用新型一实施例所提供的一种信号处理电路，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：

如图1所示，本实用新型实施例所提供的一种信号处理电路，包括射频芯片模块110、第一AD转换芯片模块120、第二AD转换芯片模块130、控制模块140、USB传输模块150和网口传输模块160。

所述控制模块140分别与所述第一AD转换芯片模块120、所述第二AD转换芯片模块130、所述USB传输模块150、所述射频芯片模块110和所述网口传输模块160相连；所述射频芯片模块110分别与所述第一AD转换芯片模块120和所述第二AD转换芯片模块130相连。

所述射频芯片模块110将采集到的射频卫星信号转换成中频模拟信号，并将所述中频模拟信号分别传输至所述第一AD转换芯片模块120和所述第二AD转换芯片模块130；所述第一AD转换芯片模块120接收所述射频芯片模块110传输的中频模拟信号，将所述射频芯片模块110传输的中频模拟信号转换成第一数字信号后输出至所述控制模块140；所述第二AD转换芯片模块130接收所述射频芯片模块110传输的中频模拟信号，将所述射频芯片模块110传输的中频模拟信号转换成第二数字信号后输出至所述控制模块140；或者，所述射频芯片模块110将采集到的射频卫星信号转换成第三数字信号，并将所述第三数字信号传输至控制模块140；所述控制模块140将所述第一数字信号和所述第二数字信号经过处理后传输至所述USB传输模块150或所述网口传输模块160；或者，所述控制模块140将所述第三数字信号经过处理后传输至所述USB传输模块150或所述网口传输模块160；所述USB传输模块150或所述网口传输模块160输出所述数字信号。

在本实施例中，采用两个AD转换芯片模块是因为射频芯片模块110输出的是两路信号，使用一个AD转换模块无法完成对信号的处理。

本实用新型实施例中，在卫星信号处理过程中，用于接收信号的射频芯片模块110中的AD转换单元位数较低，不能满足不同的信号处理的需求，本实用新型通过加入第一AD转换芯片模块120和第二AD转换芯片模块130，能适用于不同的信号转换需求，并增加了USB传输模块150和网口传输模块160，丰富了传输接口；实现了北斗和GPS卫星导航信号的高速采集、多种方式高速传输和处理，同时具有大量卫星导航数据传输处理能力。将卫星导航数据(北斗或者GPS信号数据)稳定的，快速的可实时的传输给电脑终端平台等；本实用新型数据传输实时性好，并且AD的转换位数可以用户设置，解决了当一个实验或者研究需要多种AD位数的卫星信号采集器的时候，需要换取多个设备的问题。

在本实用新型实施例中，所述射频芯片模块110还与所述控制模块140相连，在需要较高AD采样率的时候们可以通过外扩的第一AD转换芯片模块120和第二AD转换芯片模块130进行AD转换，如果不需要较高AD采样率，则可以直接使用射频芯片模块110里的AD转换单元进行AD转换，可以根据需要选择使用或不使用外扩的AD转换芯片模块，外扩AD与射频芯片模块110内的AD形成互补。

如图2所示，在本实用新型实施例中，所述射频芯片模块110包括射频芯片、电阻R140、电阻R133、电阻R122、电阻R155和电容C130；

所述射频芯片的第一正模拟差分电压输出脚I1_OUT与所述电阻R140的第一端相连，所述电阻R140的第二端为所述射频芯片模块110的第一输出端；所述射频芯片的第一负模拟差分电压输出脚I0_OUT与所述电阻R133的第一端相连，所述电阻R133的第二端为所述射频芯片模块110的第二输出端；所述射频芯片的第二正模拟差分电压输出脚Q0_OUT与所述电阻R122的第一端相连，所述电阻R122的第二端为所述射频芯片模块110的第三输出端；所述射频芯片的第二负模拟差分电压输出脚Q1_OUT和所述电阻R155的第一端相连，所述电阻R155的第二端为所述射频芯片模块110的第四输出端；所述射频芯片的振荡源端XTAL与所述电容C130的第一端相连，所述电容C130的第二端为所述射频芯片模块110的第五输出端。

在本实施例中，射频芯片可以是MAX2769芯片。

在本实施例中，射频芯片模块110还包括与射频芯片相连接的外围电路。

在本实用新型实施例中，射频芯片模块110还包括第三AD转换芯片单元和差分信号转换芯片单元；射频芯片分别与第三AD转换芯片单元和差分信号转换芯片单元相连。

第三AD转换芯片单元包括第三AD转换芯片和与第三AD转换芯片相连的外围电路，第三AD转换芯片与控制模块140相连；

射频芯片将采集到的射频卫星信号转换成中频模拟信号，并将中频模拟信号传输至第三AD转换芯片单元，第三AD转换单元将所述中频模拟信号转换成第三数字信号，并将所述第三数字信号传输至控制模块140。

如图3所示，差分信号转换芯片单元包括差分信号转换芯片和与差分信号转换芯片相连的外围电路，差分信号转换芯片的输出可以与分析仪相连，供观察原始的信号。

在本实施例中，第三AD转换芯片可以是AD9240芯片，差分信号转换芯片可以是MAX4444芯片。

如图4所示，在本实用新型实施例中，所述第一AD转换芯片模块120包括第一AD转换芯片、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电容C7、电容C8、电容C9、电容C10和电阻R3；

所述第一AD转换芯片的模拟信号正输入脚VINA为所述第一AD转换芯片模块120的第一输入端，所述第一AD转换芯片的模拟信号负输入脚VINB为所述第一AD转换芯片模块120的第二输入端，所述第一AD转换芯片的时钟信号输入脚CLK为所述第一AD转换芯片模块120的第三输入端；所述第一AD转换芯片的基准电压脚VREF与所述第一AD转换芯片的内部或外部基准电压选择脚SENSE相连，所述第一AD转换芯片的共模基准电压输入输出脚REFCOM接地，所述第一AD转换芯片的第一匹配电容输入脚CAPF分别与所述电容C5的第一端、所述电容C4的第一端和所述电容C1的第一端相连，所述第一AD转换芯片的第二匹配电容输入脚CAPB分别与所述电容C5的第二端、所述电容C4的第二端和所述电容C3的第一端相连，所述电容C1的第二端与所述电容C3的第二端共接接地，所述第一AD转换芯片的共模电平脚CML与所述电容C2的第一端相连，所述第一AD转换芯片的功耗编程脚BIAS与所述电阻R3的第一端相连，所述第一AD转换芯片的第一模拟电源输入脚AVDD1、所述第一AD转换芯片的第二模拟电源输入脚AVDD2、所述电容C6的第一端和所述电容C7的第一端共接接电源，所述电容C6的第二端和所述电容C7的第二端共接接地，所述第一AD转换芯片的驱动电源输入脚DRVDD分别与所述电容C8的第一端和所述电容C9的第一端共接接入驱动电源，所述第一AD转换芯片的数字电源输入脚DVDD与所述电容C10的第一端相连接电源，所述第一AD转换芯片的第一并行数据输出脚BIT1、第二并行数据输出脚BIT2、第三并行数据输出脚BIT3、第四并行数据输出脚BIT4、第五并行数据输出脚BIT5、第六并行数据输出脚BIT6、第七并行数据输出脚BIT7、第八并行数据输出脚BIT8、第九并行数据输出脚BIT9、第十并行数据输出脚BIT10、第十一并行数据输出脚BIT11、第十二并行数据输出脚BIT12、第十三并行数据输出脚BIT13和第十四并行数据输出脚BIT14共接形成所述第一AD转换芯片模块120的输入输出端。

如图5所示，在本实用新型实施例中，第二AD转换芯片模块130包括第二AD转换芯片，第二AD转换芯片的外围电路连接结构与第一AD转换芯片的外围电路连接结构相同。

在本实用新型实施例中，第一AD转换芯片和第二AD转换芯片都可以是AD9240AS芯片。

在本实用新型实施例中，所述USB传输模块150包括USB传输单元和USB接口单元；

所述USB传输单元的输入端为所述USB传输模块150的输入端，所述USB传输单元的输出端分别与所述USB接口单元和所述控制模块140相连。

如图6所示，在本实用新型实施例中，所述USB传输单元包括USB传输芯片、开关电源芯片、稳压二极管、电阻R26、电容C64、电容C65和电容C66；

所述USB传输芯片的第一数据输入脚DATA0、第二数据输入脚DATA1、第三数据输入脚DATA2、第四数据输入脚DATA3、第五数据输入脚DATA4、第六数据输入脚DATA5、第七数据输入脚DATA6和第八数据输入脚DATA7共接为所述USB传输单元的第一输入输出端，所述USB传输芯片的时钟信号脚CLOCK为所述USB传输单元的第二输入输出端，所述USB传输芯片的输入信号脚STP为所述USB传输单元的第一输入端，所述USB传输芯片的复位端RESET与所述稳压二极管DD20的阳极相连，所述稳压二极管DD20的阴极为所述USB传输单元的第二输入端，所述USB传输芯片的协议输出脚DIR为所述USB传输单元的第一输出端，所述USB传输芯片的信号输出脚NXT为所述USB传输单元的第二输出端，所述USB传输芯片的第一输出脚DP为所述USB传输单元的第三输出端，所述USB传输芯片的第二输出脚DM为所述USB传输单元的第四输出端，所述USB传输芯片的输出电源脚CPEN分别与所述电阻R26的第一端和所述开关电源芯片的电源的使能引脚EN相连，所述开关电源芯片的供电脚IN与所述电容C66的第一端相连外接电源，所述USB传输芯片的外部接口供电脚VBUS分别与所述开关电源芯片的输出脚OUT、所述电容C64的第一端和所述电容C65的第一端相连，所述开关电源芯片的过流开放输出脚OC为所述USB传输单元的第五输出端。

在本实用新型实施例中，开关电源芯片可以是TPS2051BDBV芯片，USB传输芯片可以是TUSB1210BRHB芯片。

如图7所示，在本实用新型实施例中，USB接口单元包括接口芯片JD4以及与JD4连接的外围电路。

在本实用新型实施例中，所述网口传输模块160包括网口传输单元和网口接口单元；

所述网口传输单元的输入端为所述网口传输模块160的输入端，所述网口传输单元的输出端分别与所述网口接口单元和所述控制模块140相连。

如图8所示，在本实用新型实施例中，所述网口传输单元包括网口传输芯片、电阻R219、电阻R220、电阻R223、电阻R224、电阻R225和电阻R226；

所述网口传输芯片的时钟信号传输脚GTX_CLK为所述网口传输单元的第一输出端，所述网口传输芯片的第一数据传输脚TXD0为所述网口传输单元的第二输出端，所述网口传输芯片的第二数据传输脚TXD1为所述网口传输单元的第三输出端，所述网口传输芯片的第三数据传输脚TXD2为所述网口传输单元的第四输出端，所述网口传输芯片的第四数据传输脚TXD3为所述网口传输单元的第五输出端，所述网口传输芯片的传输启用脚TX_EN为所述网口传输单元的第六输出端，所述网口传输芯片的系统中断输出脚INT与所述电阻R224的第一端共接形成所述网口传输单元的第七输出端，所述网口传输芯片的时钟信号输出脚RX_CLK为所述网口传输单元的第一输入端，所述网口传输芯片的第一数据接收脚RXD0为所述网口传输单元的第二输入端，所述网口传输芯片的第二数据接收脚RXD1为所述网口传输单元的第三输入端，所述网口传输芯片的第三数据接收脚RXD2为所述网口传输单元的第四输入端，所述网口传输芯片的第四数据接收脚RXD3为所述网口传输单元的第五输入端，所述网口传输芯片的接收有效数据脚RX_DV为所述网口传输单元的第六输入端，所述网口传输芯片的复位脚RST与所述电阻R220的第一端相连，所述电阻R220的第二端为所述网口传输单元的第七输入端，所述网口传输芯片的LAN唤醒中断输出脚WOL_INT与所述电阻R223的第一端共接形成所述网口传输单元的第八输入端，所述网口传输芯片的管理数据时钟参考脚MDC为所述网口传输单元的第九输入端，所述网口传输芯片的同步以太网恢复时钟输出脚CLK_25M与所述电阻R225的第一端相连，所述电阻R225的第二端为所述网口传输芯片的第一输入输出端，所述网口传输芯片的数据管理脚MDIO与所述电阻R226的第一端共接形成所述网口传输芯片的第二输入输出端，所述网口传输芯片的介质接口脚TRXP与所述网口接口单元的第一输入脚相连，所述网口传输芯片的差分传输线脚TRXN与所述网口接口单元的第二输入脚相连。

在本实施例中，网口传输芯片的介质接口脚TRXP包括第一介质接口脚TRXP0、第二介质接口脚TRXP1、第三介质接口脚TRXP2和第四介质接口脚TRXP3；网口传输芯片的差分传输线脚TRXN包括第一网口传输芯片的差分传输线脚TRXN0、第二网口传输芯片的差分传输线脚TRXN1、第三网口传输芯片的差分传输线脚TRXN2和第四网口传输芯片的差分传输线脚TRXN3。

在本实用新型实施例中，所述控制模块140包括FPGA芯片。

在本实施例中，FPGA芯片可以是EP4CE115F484芯片。

在本实用新型实施例中，还包括存储模块，所述存储模块与所述控制模块140相连；

所述控制模块140输出所述数字信号至所述存储模块，所述存储模块存储所述数字信号。

如图9所示，在本实用新型实施例中，所述存储模块包括Flash存储器。

在本实用新型实施例中，Flash存储器可以是M25P64芯片以及与M25P64芯片相连接的外围电路。

需要说明的是，本实用新型说明书和附图中标号相同的端口或引脚即为连通。

以上所述，以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。

Claims (10)

1.一种信号处理电路，其特征在于，包括射频芯片模块、第一AD转换芯片模块、第二AD转换芯片模块、控制模块、USB传输模块和网口传输模块；

所述控制模块分别与所述第一AD转换芯片模块、所述第二AD转换芯片模块、所述USB传输模块、所述射频芯片模块和所述网口传输模块相连；所述射频芯片模块分别与所述第一AD转换芯片模块和所述第二AD转换芯片模块相连；

所述射频芯片模块将采集到的射频卫星信号转换成中频模拟信号，并将所述中频模拟信号分别传输至所述第一AD转换芯片模块和所述第二AD转换芯片模块；所述第一AD转换芯片模块接收所述射频芯片模块传输的中频模拟信号，将所述射频芯片模块传输的中频模拟信号转换成第一数字信号后输出至所述控制模块；所述第二AD转换芯片模块接收所述射频芯片模块传输的中频模拟信号，将所述射频芯片模块传输的中频模拟信号转换成第二数字信号后输出至所述控制模块；或者，所述射频芯片模块将采集到的射频卫星信号转换成第三数字信号，并将所述第三数字信号传输至控制模块；所述控制模块将所述第一数字信号和所述第二数字信号经过处理后传输至所述USB传输模块或所述网口传输模块；或者，所述控制模块将所述第三数字信号经过处理后传输至所述USB传输模块或所述网口传输模块；所述USB传输模块或所述网口传输模块输出所述数字信号。

2.如权利要求1所述的信号处理电路，其特征在于，所述射频芯片模块包括射频芯片、电阻R140、电阻R133、电阻R122、电阻R155和电容C130；

所述射频芯片的第一正模拟差分电压输出脚与所述电阻R140的第一端相连，所述电阻R140的第二端为所述射频芯片模块的第一输出端；所述射频芯片的第一负模拟差分电压输出脚与所述电阻R133的第一端相连，所述电阻R133的第二端为所述射频芯片模块的第二输出端；所述射频芯片的第二正模拟差分电压输出脚与所述电阻R122的第一端相连，所述电阻R122的第二端为所述射频芯片模块的第三输出端；所述射频芯片的第二负模拟差分电压输出脚和所述电阻R155的第一端相连，所述电阻R155的第二端为所述射频芯片模块的第四输出端；所述射频芯片的振荡源端与所述电容C130的第一端相连，所述电容C130的第二端为所述射频芯片模块的第五输出端。

3.如权利要求1所述的信号处理电路，其特征在于，所述第一AD转换芯片模块包括第一AD转换芯片、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电容C7、电容C8、电容C9、电容C10和电阻R3；

所述第一AD转换芯片的模拟信号正输入脚为所述第一AD转换芯片模块的第一输入端，所述第一AD转换芯片的模拟信号负输入脚为所述第一AD转换芯片模块的第二输入端，所述第一AD转换芯片的时钟信号输入脚为所述第一AD转换芯片模块的第三输入端；所述第一AD转换芯片的基准电压脚与所述第一AD转换芯片的内部或外部基准电压选择脚相连，所述第一AD转换芯片的共模基准电压输入输出脚接地，所述第一AD转换芯片的第一匹配电容输入脚分别与所述电容C5的第一端、所述电容C4的第一端和所述电容C1的第一端相连，所述第一AD转换芯片的第二匹配电容输入脚分别与所述电容C5的第二端、所述电容C4的第二端和所述电容C3的第一端相连，所述电容C1的第二端与所述电容C3的第二端共接接地，所述第一AD转换芯片的共模电平脚与所述电容C2的第一端相连，所述第一AD转换芯片的功耗编程脚与所述电阻R3的第一端相连，所述第一AD转换芯片的第一模拟电源输入脚、所述第一AD转换芯片的第二模拟电源输入脚、所述电容C6的第一端和所述电容C7的第一端共接接电源，所述电容C6的第二端和所述电容C7的第二端共接接地，所述第一AD转换芯片的驱动电源输入脚分别与所述电容C8的第一端和所述电容C9的第一端共接接入驱动电源，所述第一AD转换芯片的数字电源输入脚与所述电容C10的第一端相连接电源，所述第一AD转换芯片的第一并行数据输出脚、第二并行数据输出脚、第三并行数据输出脚、第四并行数据输出脚、第五并行数据输出脚、第六并行数据输出脚、第七并行数据输出脚、第八并行数据输出脚、第九并行数据输出脚、第十并行数据输出脚、第十一并行数据输出脚、第十二并行数据输出脚、第十三并行数据输出脚和第十四并行数据输出脚共接形成所述第一AD转换芯片模块的输入输出端。

4.如权利要求1所述的信号处理电路，其特征在于，所述USB传输模块包括USB传输单元和USB接口单元；

所述USB传输单元的输入端为所述USB传输模块的输入端，所述USB传输单元的输出端分别与所述USB接口单元和所述控制模块相连。

5.如权利要求4所述的信号处理电路，其特征在于，所述USB传输单元包括USB传输芯片、开关电源芯片、稳压二极管、电阻R26、电容C64、电容C65和电容C66；

所述USB传输芯片的第一数据输入脚、第二数据输入脚、第三数据输入脚、第四数据输入脚、第五数据输入脚、第六数据输入脚、第七数据输入脚和第八数据输入脚共接为所述USB传输单元的第一输入输出端，所述USB传输芯片的时钟信号脚为所述USB传输单元的第二输入输出端，所述USB传输芯片的输入信号脚为所述USB传输单元的第一输入端，所述USB传输芯片的复位端与所述稳压二极管的阳极相连，所述稳压二极管的阴极为所述USB传输单元的第二输入端，所述USB传输芯片的协议输出脚为所述USB传输单元的第一输出端，所述USB传输芯片的信号输出脚为所述USB传输单元的第二输出端，所述USB传输芯片的第一输出脚为所述USB传输单元的第三输出端，所述USB传输芯片的第二输出脚为所述USB传输单元的第四输出端，所述USB传输芯片的输出电源脚分别与所述电阻R26的第一端和所述开关电源芯片的电源的使能引脚相连，所述开关电源芯片的供电脚与所述电容C66的第一端相连外接电源，所述USB传输芯片的外部接口供电脚分别与所述开关电源芯片的输出脚、所述电容C64的第一端和所述电容C65的第一端相连，所述开关电源芯片的过流开放输出脚为所述USB传输单元的第五输出端。

6.如权利要求1所述的信号处理电路，其特征在于，所述网口传输模块包括网口传输单元和网口接口单元；

所述网口传输单元的输入端为所述网口传输模块的输入端，所述网口传输单元的输出端分别与所述网口接口单元和所述控制模块相连。

7.如权利要求6所述的信号处理电路，其特征在于，所述网口传输单元包括网口传输芯片、电阻R219、电阻R220、电阻R223、电阻R224、电阻R225和电阻R226；

所述网口传输芯片的时钟信号传输脚为所述网口传输单元的第一输出端，所述网口传输芯片的第一数据传输脚为所述网口传输单元的第二输出端，所述网口传输芯片的第二数据传输脚为所述网口传输单元的第三输出端，所述网口传输芯片的第三数据传输脚为所述网口传输单元的第四输出端，所述网口传输芯片的第四数据传输脚为所述网口传输单元的第五输出端，所述网口传输芯片的传输启用脚为所述网口传输单元的第六输出端，所述网口传输芯片的系统中断输出脚与所述电阻R224的第一端共接形成所述网口传输单元的第七输出端，所述网口传输芯片的时钟信号输出脚为所述网口传输单元的第一输入端，所述网口传输芯片的第一数据接收脚为所述网口传输单元的第二输入端，所述网口传输芯片的第二数据接收脚为所述网口传输单元的第三输入端，所述网口传输芯片的第三数据接收脚为所述网口传输单元的第四输入端，所述网口传输芯片的第四数据接收脚为所述网口传输单元的第五输入端，所述网口传输芯片的接收有效数据脚为所述网口传输单元的第六输入端，所述网口传输芯片的复位脚与所述电阻R220的第一端相连，所述电阻R220的第二端为所述网口传输单元的第七输入端，所述网口传输芯片的LAN唤醒中断输出脚与所述电阻R223的第一端共接形成所述网口传输单元的第八输入端，所述网口传输芯片的管理数据时钟参考脚为所述网口传输单元的第九输入端，所述网口传输芯片的同步以太网恢复时钟输出脚与所述电阻R225的第一端相连，所述电阻R225的第二端为所述网口传输芯片的第一输入输出端，所述网口传输芯片的数据管理脚与所述电阻R226的第一端共接形成所述网口传输芯片的第二输入输出端，所述网口传输芯片的介质接口脚与所述网口接口单元的第一输入脚相连，所述网口传输芯片的差分传输线脚与所述网口接口单元的第二输入脚相连。

8.如权利要求1所述的信号处理电路，其特征在于，所述射频芯片模块包括第三AD转换芯片单元；

射频芯片与第三AD转换芯片单元相连，第三AD转换芯片单元与所述控制模块相连。

9.如权利要求1所述的信号处理电路，其特征在于，还包括存储模块，所述存储模块与所述控制模块相连；

所述控制模块输出所述数字信号至所述存储模块，所述存储模块存储所述数字信号。

10.如权利要求9所述的信号处理电路，其特征在于，所述存储模块包括Flash存储器。